CN103310730A - 像素电路及其驱动方法和像素阵列结构 - Google Patents

Abstract

本发明公开了一种像素电路及驱动方法、像素阵列结构，用以减小OLED像素电路的充电时间。本发明实施例提供的一种像素电路，包括：负载控制模块、负载模块、灰阶选择模块、驱动模块和发光元件，负载控制模块受控于第一扫描信号线，将数据信号存储在第一节点和第二节点；负载模块分别连接第一电源端子、驱动模块、第一节点和第二节点，受控于第一节点信号和第二节点信号，将模拟数据信号存储在该负载模块，并向驱动模块提供模拟数据信号；灰阶选择模块受控于第二扫描信号线，将数字数据信号传输给位于灰阶选择模块的第三节点；驱动模块受控于第二节点信号和第三节点信号，驱动发光元件；发光元件的第一端连接第二电源端子，第二端连接驱动模块。

Description

像素电路及其驱动方法和像素阵列结构

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及驱动方法，以及一种像素阵列结构。

背景技术

有机电致发光显示OLED的亮度与通过它的驱动电流成正比，所以像素电路必须在整个帧周期为其提供持续稳定的驱动电流。目前OLED像素电路驱动方式可分为电流驱动和电压驱动，分别如图1和图2所示。

在电压驱动电路中，流经发光元件的电流I_oled为：

$I_{\mathrm{OLED}}=\frac{1}{2}{\mathrm{\μ}}_n\·\mathrm{Cox}\·\frac{W}{L}\·{(\mathrm{Vdata}-\mathrm{Voled}-\mathrm{Vth})}^2$

其中μ_n为载流子迁移率，C_ox为栅氧化层电容，W/L为晶体管宽长比，V_data为数据电压，V_oled为OLED工作电压，为所有子像素单元共享，V_th为晶体管的阈值电压。对于增强型薄膜晶体管TFT，V_th为正值，对于耗尽型TFT，V_th为负值。因此，如果不同像素单元之间的V_th不同，则电流也存在差异。如果像素的V_th随时间发生漂移，则可能造成电流随时间发生变化，导致残影。且由于OLED器件非均匀性引起OLED的工作电压不同，也会导致电流差异。

而电流驱动相比电压驱动的优点是：电流I_oled=I_data，如果像素的阈值电压随着时间发生漂移，电流驱动电路具有自主调整当前水平的能力，与TFT器件本身的V_th无关，可以实现空间上均匀和时间上稳定的显示。但由于驱动时间较长，电流型驱动电路一般用于小尺寸面板。如图3所示的一种电流驱动型像素驱动电路结构，图4为图3所示的电路结构的时序图，从两幅图中可以看出，此电路分为两个阶段：预充阶段t1和发光阶段t2。在t1阶段，ARVDD为低电平，晶体管M4关断，晶体管M1和M2导通，Cs充电；第二阶段，ARVDD为高电平，晶体管M1和M2关断，OLED发光。此类电流型驱动像素电路有个很大的缺陷是，电容充电时间过长，影响显示，且抑制了电流型驱动电路的大规模应用。

发明内容

本发明实施例提供了一种像素电路及驱动方法、一种像素阵列结构，用以减小OLED像素电路的充电时间。

本发明实施例提供的一种像素电路，包括：负载控制模块、负载模块、灰阶选择模块、驱动模块和发光元件，其中，

所述负载控制模块连接第一扫描信号线和数据信号线，用于受控于第一扫描信号，通过位于负载控制模块中的第一节点和第二节点输出模拟数据信号；

所述负载模块分别连接第一电源端子、驱动模块以及第一节点和第二节点，用于受控于第一节点信号和第二节点信号，并且在第一电源的作用下，存储模拟数据信号，并向驱动模块提供模拟数据信号；

所述灰阶选择模块连接第二扫描信号线和数据信号线，用于受控于第二扫描信号，将数字数据信号传输给位于灰阶选择模块中的第三节点；

所述驱动模块受控于第二节点信号和第三节点信号，用于驱动发光元件；

所述发光元件的第一端连接第二电源端子，第二端连接驱动模块，在第二电源和驱动模块的作用下发光。

本发明实施例提供的一种像素阵列结构，包括多个列驱动器和多个矩阵排列的上述的像素电路，所述列驱动器用于给所述像素电路输出数据信号。

本发明实施例提供的一种像素电路的驱动方法，包括：

第一阶段：数据信号线输出模拟数据信号，所述负载控制模块将模拟数据信号传输给负载模块，并将模拟数据信号存储在负载模块，发光元件不发光；

第二阶段：数据信号线输出数字数据信号，将数字数据信号传输给第三节点，发光元件不发光；

第三阶段：数据信号线输出保持信号，所述驱动模块根据第二节点信号和第三节点信号驱动发光元件发光。

本发明实施例提供了一种像素电路结构及其驱动方法，以及像素阵列结构。本发明实施例提供的一种像素电路，包括：负载控制模块、负载模块、灰阶选择模块、驱动模块和发光元件，其中，所述负载控制模块连接第一扫描信号线和数据信号线，用于受控于第一扫描信号，通过位于负载控制模块中的第一节点和第二节点输出模拟数据信号；所述负载模块分别连接第一电源端子、驱动模块以及第一节点和第二节点，用于受控于第一节点信号和第二节点信号，并且在第一电源的作用下，存储模拟数据信号，并向驱动模块提供模拟数据信号；所述灰阶选择模块连接第二扫描信号线和数据信号线，用于受控于第二扫描信号，将数字数据信号传输给位于灰阶选择模块中的第三节点；所述驱动模块受控于第二节点信号和第三节点信号，用于驱动发光元件；所述发光元件的第一端连接第二电源端子，第二端连接驱动模块，在第二电源和驱动模块的作用下发光。负载模块存储模拟信号，驱动模块受控于第二节点和第三节点的信号，选择性的驱动发光元件，能够在正常显示的情况下减小OLED像素电路的充电时间。

附图说明

图1为现有技术中电压型驱动电路的基本结构示意图；

图2为现有技术中电流型驱动电路的基本结构示意图；

图3为现有技术中一种电流型驱动电路的结构示意图；

图4为图3所示的电路结构的时序图；

图5为本发明实施例1提供的一种像素电路的结构示意图；

图6为图5所示的像素电路的时序图；

图7为本发明实施例2提供的一种像素电路的结构示意图；

图8为图7所示的像素电路的仿真模拟时序图；

图9为本发明实施例3提供的一种像素电路的结构示意图；

图10为图9所示的像素电路的时序图；

图11为本发明实施例4提供的一种像素电路的结构示意图；

图12为本发明实施例提供的一种像素阵列结构的示意图。

具体实施方式

本发明实施例提供了一种像素电路及驱动方法、及一种像素阵列结构，用以减小OLED像素电路的充电时间。

本发明实施例提供的一种像素电路，包括：负载控制模块、负载模块、灰阶选择模块、驱动模块和发光元件，其中，

所述负载控制模块连接第一扫描信号线和数据信号线，用于受控于第一扫描信号，通过位于负载控制模块中的第一节点和第二节点输出模拟数据信号；

所述负载模块分别连接第一电源端子、驱动模块以及第一节点和第二节点，用于受控于第一节点信号和第二节点信号，并且在第一电源的作用下，存储模拟数据信号，并向驱动模块提供模拟数据信号；

所述灰阶选择模块连接第二扫描信号线和数据信号线，用于受控于第二扫描信号，将数字数据信号传输给位于灰阶选择模块中的第三节点；

所述驱动模块受控于第二节点信号和第三节点信号，用于驱动发光元件；

所述发光元件的第一端连接第二电源端子，第二端连接驱动模块，在第二电源和驱动模块的作用下发光。

较佳地，所述负载控制模块包括第一薄膜晶体管和第二薄膜晶体管，其中，

所述第一薄膜晶体管的栅极连接第一扫描信号线，源极连接数据信号线，漏极连接位于负载控制模块中的第一节点；

所述第二薄膜晶体管的栅极连接第一扫描信号线，源极连接数据信号线，漏极连接位于负载控制模块中的第二节点。

较佳地，所述负载模块包括第一存储电容和第三薄膜晶体管，其中，

所述第一存储电容位于所述第二节点和所述第一电源端子之间；

所述第三薄膜晶体管的栅极连接第一存储电容的第一端，源极连接第一节点，漏极连接第一电源端子。

较佳地，所述负载模块还包括第四薄膜晶体管，其中，所述第四薄膜晶体管的栅极和源极连接第二电源端子，漏极连接所述第三节点。

较佳地，所述灰阶选择模块包括第五薄膜晶体管，所述第五薄膜晶体管的栅极连接第二扫描信号线，源极连接数据信号线，漏极连接第三节点。

较佳地，所述驱动模块包括第二存储电容、第六薄膜晶体管、第七薄膜晶体管和第八薄膜晶体管，其中，

所述第二存储电容位于所述第三节点和所述第一电源端子之间；

所述第六薄膜晶体管的栅极连接第三节点，源极连接发光元件的第二端，漏极连接第七薄膜晶体管的源极；

所述第七薄膜晶体管的栅极连接第二节点，源极连接第六薄膜晶体管的漏极，漏极连接第一电源端子；

所述第八薄膜晶体管的栅极连接第二节点，源极连接发光元件的第二端，漏极连接第一电源端子。

较佳地，所述第七薄膜晶体管的宽长比和第八薄膜晶体管的宽长比的比值大于1。由于第三薄膜晶体管、第七薄膜晶体管和第八薄膜晶体管组成电流镜结构，因此流过第七薄膜晶体管的电流和流过第八薄膜晶体管的电流的比值，正比于第七薄膜晶体管的宽长比和第八薄膜晶体管的宽长比的比值，同时，流过OLED的电流为流过第七薄膜晶体管的电流与流过第八薄膜晶体管的电流之和，且通过设定第三薄膜晶体管、第七薄膜晶体管和第八薄膜晶体管三个薄膜晶体管的比例关系，可以使流过OLED的电流即为数据信号线的模拟数据电流。例如，优选的，若第七薄膜晶体管的宽长比和第八薄膜晶体管的宽长比的比值为N，则为了利用电流镜的原理来按比例分配电流，可设第三薄膜晶体管的宽长比、第七薄膜晶体管的宽长比和第八薄膜晶体管的宽长比的比值为N+1：N:1，当第七薄膜晶体管和第八薄膜晶体管同时导通时，流过第七薄膜晶体管的电流值和流过第八薄膜晶体管的电流值的比值也为N。

较佳地，所述发光元件为有机发光二极管OLED。

本发明实施例提供的一种像素阵列结构，包括矩阵排列的多个像素电路和多个列驱动器。每一像素单元包括三个子像素单元，每一子像素单元对应一像素电路，该像素电路用于驱动电路中的OLED发光，从而实现显示。

较佳地，所述列驱动器包括多个半数字化电流源，所述半数字化电流源用于输出数字数据信号和模拟数据信号。在现有技术中，电流源主要输出模拟数据信号，也就是对应每一帧需要显示的画面的亮度所对应的驱动电流，该数据信号的电流值的大小，取决于各帧画面的亮度值，因而一般是不同的，亮度有高、低灰阶之分。一般的，对于RGB24位的色彩，单色共有8位256灰阶，在此，0-31灰阶为低灰阶，32-255灰阶为高灰阶。而对于低灰阶图像的显示，其驱动电流很小，因此对电容充电的过程将耗时较长。本发明实施例提供的一种半数字化电流源，对于高灰阶和低灰阶的图像，分别对应正负电流数字数据信号。当需要显示低灰阶画面时，可以通过输出高于低灰阶的电流作为模拟数据信号，但通过输出负的数字数据信号（负电流），控制只有低灰阶画面对应的电流流过发光元件，从而加大了充电电流，减小了充电时间，同时达到低灰阶显示的目的。

或者，所述列驱动器包括电流源和电压源，所述电流源输出模拟数据信号，所述电压源输出数字数据信号。在此情况下，对于高灰阶和低灰阶的图像，分别对应正负电压数字数据信号。当需要显示低灰阶画面时，可以通过输出高于低灰阶的电流作为模拟数据信号，但通过输出负的数字数据信号（负电压），控制只有低灰阶画面对应的电流流过发光元件，从而加大了充电电流，减小了充电时间，同时达到低灰阶显示的目的。

本发明实施例提供的像素电路的驱动方法包括：

第一阶段：数据信号线输出模拟数据信号，所述负载控制模块将模拟数据信号传输给负载模块，并将模拟数据信号存储在负载模块，发光元件不发光；

第二阶段：数据信号线输出数字数据信号，将数字数据信号传输给第三节点，发光元件不发光；

第三阶段：数据信号线输出保持信号，所述驱动模块根据第二节点信号和第三节点信号驱动发光元件发光。

较佳地，当第一阶段所述模拟数据信号的电流值在32灰阶的电流或32灰阶的电流以上时，在第二阶段中所述数字数据信号为正电流或正电压；

当第一阶段所述模拟数据信号的电流值在31灰阶的电流以下时，在第二阶段中所述数字数据信号为负电流或负电压。

下面结合附图和具体实施例，对本发明进行详细介绍。需要说明的是，以下实施例是为了更详细的说明本发明，但不用来限制本发明。

实施例1

本实施例1中，所有的薄膜晶体管管为N型薄膜晶体管TFT，所有N型TFT在高电平时打开，低电平时关断，第一电源为负极电源VSS，第二电源为正极电源VDD。且优选的，数据信号线由半数字化电流源提供数据信号，以下实施例均相同，不在赘述。

如图5所示，本发明实施例提供的一种像素电路1，包括：负载控制模块101、负载模块102、灰阶选择模块103、驱动模块104和发光元件105，其中，

所述负载控制模块101连接第一扫描信号线scan1和数据线Idata，受控于第一扫描信号，通过第一节点A1和第二节点A2输出模拟数据信号；

所述负载模块102分别连接第一电源端子VSS、驱动模块104以及第一节点A1和第二节点A2，用于受控于第一节点信号和第二节点信号，并且在第一电源的作用下，存储模拟数据信号，并向驱动模块104提供模拟数据信号；

所述灰阶选择模块103连接第二扫描信号线scan2和数据信号线Idata，用于受控于第二扫描信号，将数字数据信号传输给位于灰阶选择模块103的第三节点A3；

所述驱动模块104受控于第二节点A2信号和第三节点A3信号，用于驱动发光元件105；

所述发光元件105的第一端连接第二电源端子VDD，第二端连接驱动模块104，在第二电源和驱动模块的作用下发光。

其中，所述负载控制模块包括第一薄膜晶体管T101和第二薄膜晶体管T102，其中，

所述第一薄膜晶体管T101的栅极连接第一扫描信号线scan1，源极连接数据信号线I_data，漏极连接位于负载控制模块101中的第一节点A1；

所述第二薄膜晶体管T102的栅极连接第一扫描信号线scan1，源极连接数据信号线I_data，漏极连接位于负载控制模块101中的第二节点A2。

所述负载模块102包括第一存储电容C11和第三薄膜晶体管T103，其中，

所述第一存储电容C11位于所述第二节点A2和所述第一电源端子VSS之间；

所述第三薄膜晶体管T103的栅极连接第一存储电容C11的第一端，源极连接第一节点A1，漏极连接第一电源端子VSS。

所述灰阶选择模块103包括第五薄膜晶体管T105，所述第五薄膜晶体管T105的栅极连接第二扫描信号线scan2，源极连接数据信号线I_data，漏极连接第三节点A3。

所述驱动模块104包括第二存储电容C12、第六薄膜晶体管T106、第七薄膜晶体管T107和第八薄膜晶体管T108，其中，

所述第二存储电容C12位于所述第三节点A3和所述第一电源端子VSS之间；

所述第六薄膜晶体管T106的栅极连接第三节点A3，源极连接发光元件105的第二端，漏极连接第七薄膜晶体管T107的源极；

所述第七薄膜晶体管T107的栅极连接第二节点A2，源极连接第六薄膜晶体管T106的漏极，漏极连接第一电源端子VSS；所述第八薄膜晶体管T108的栅极连接第二节点A2，源极连接发光元件105的第二端，漏极连接第一电源端子VSS。

其中，优选的，第三薄膜晶体管、第七薄膜晶体管和第八薄膜晶体管的宽长比的比值为N+1：N：1。

下面对本发明实施例提供的像素电路的驱动方法进行详细介绍。结合图6所示的时序图进行说明，其中，该时序图图示出两个帧周期，以第一周期V1为例进行详细说明，并且Vscan1表示第一扫描线的电压波形，Vscan2表示第二扫描线的电压波形，Frame1表示第一桢扫描周期。VDD表示第二电源端子电压波形，Idata表示数据信号线的信号波形。

具体实施过程中，本发明实施例1提供的一种像素电路的驱动方法，包括：

第一阶段T11：第一扫描信号scan1为高电平，第二扫描信号scan2为低电平，第二电源端子VDD输出低电平，数据信号线Idata输出模拟数据信号，所述负载控制模块101将模拟数据信号传输给负载模块102，并将模拟数据信号存储在负载模块102，发光元件105不发光；

具体实施过程中，该T11时间为预充阶段，晶体管T101～T103打开，其余晶体管关断，此过程完成了对电容C11的充电过程，由于VDD为低电平，这时发光元件OLED不发光；在T11时间内，数据信号为一低灰阶的小电流的模拟数据信号。

第二阶段T12：第一扫描信号scan1为高电平，第二扫描信号scan2为低电平，第二电源端子VDD输出低电平，数据信号线Idata输出数字数据信号，将数字数据信号传输给第三节点A3，发光元件105不发光；

具体实施过程中，该T12时间为放电阶段。T101、T102关断，T103、T107、T108打开，由于T11阶段输入的是低灰阶数据信号，因此此阶段中Idata是负的数字数据信号，因此C12放电，T105关断，从而致使T106的电流不流过OLED。假设晶体管T107和T108的宽长比为N:1，在此情况下只有T108的电流流过OLED。

第三阶段T13：第一扫描信号scan1和第二扫描信号scan2均为低电平，第二电源端子VDD输出高电平，数据信号线输出保持信号，所述驱动模块104根据第二节点A2信号和第三节点A3信号驱动发光元件105发光；

具体实施过程中，由于VDD输出高电平，那么在这种情况下OLED导通，则电流Ioled仅为第一阶段的输入电流的1/（N+1）。从而在第一阶段输入较大电流Idata加快对C11的充电过程，但驱动电流Ioled较小，实现低灰阶显示。

当然，具体实施过程中，在T12阶段，如果输入的模拟数据信号Idata是高灰阶信号，那么C12充电，同时T106打开；接下来在T13阶段，由于VDD是高电平，因此OLED导通，那么由于T106打开，因此流过OLED的电流包括T107和T108的电流，与T103的比例可知，在这种情况下，Ioled为对应高灰阶的大电流。

实施例2

与实施例1不同的是，本发明实施例2中，负载模块102还包括第四薄膜晶体管T104，其中，第四薄膜晶体管T104的栅极和源极连接第二电源端子VDD，漏极连接第三节点A3，如图7所示。

本发明实施例2的驱动方法，与实施例1中的像素电路不同的是：

第三阶段：T104打开，防止T103进入深线性区，防止T103漏极电压下降对T103栅压造成干扰，从而能够保证T103能够工作在饱和区，为第七薄膜晶体管T107和第八薄膜晶体管T108提供电流。

因此第四薄膜晶体管的加入，优化了像素电路结构。

本发明实施例2的仿真模拟结果如图8所示，Frame1表示第一桢扫描周期，Frame2表示第二桢扫描周期，以两个帧周期为例进行说明。其中，第一帧周期内，把10nA的低灰阶电流写入像素，第二帧周期内把3μA的高灰阶电流写入像素。且，针对图7所示的结构，T107和T108的宽长比选择为9:1。因此，在第一阶段，以10倍于10nA的电流100nA作为模拟数据信号输入，从图中可以看出，第一周期中获得的Ioled为10nA；在第二个帧周期内，T107和T108同时工作，输入的模拟数据信号为3μA，从图中看出，扫描完成后Ioled的电流近似为3μA。

实施例3

与实施例1不同的是，本发明实施例3中所有的TFT为P型TFT，且均在低电平打开，高电平关断，第一电源为正极电源VDD，第二电源为负极电源VSS。本实施例2所述的像素电路结构如图9所示，其时序图如图10所示，因此其驱动方法，包括：

本发明实施例3提供的像素电路的驱动方法，包括：

第一阶段T11：第一扫描信号scan1为低电平，第二扫描信号scan2为高电平，第二电源端子VSS输出高电平，数据信号线输出模拟数据信号，所述负载控制模块101将模拟数据信号传输给负载模块102，并将模拟数据信号存储在负载模块102，发光元件105不发光；

具体实施过程中，该T21时间为预充阶段，晶体管T201～T203打开，其余晶体管关断，此过程完成了对电容C21的充电过程，由于VDD为低电平，这时发光元件OLED不发光；在T21时间内，数据信号为一低灰阶的小电流的模拟数据信号。

第二阶段T12：第一扫描信号scan1为低电平，第二扫描信号scan2为高电平，第二电源端子VSS输出高电平，数据信号线输出数字数据信号，将数字数据信号传输给第三节点A3，发光元件105不发光；

具体实施过程中，该T22时间为放电阶段。T201、T202关断，T203、T207、T208打开，由于T21阶段输入的是低灰阶数据信号，因此此阶段中Idata是负的数字数据信号，因此C22放电，T205关断，从而致使T206的电流不流过OLED。假设晶体管T207和T208的宽长比为N:1，在此情况下只有T208的电流流过OLED。

第三阶段T23：第一扫描信号scan1和第二扫描信号scan2均为低电平，第二电源端子VSS输出低电平，数据信号线输出保持信号，所述驱动模块104根据第二节点A2信号和第三节点A3信号驱动发光元件105发光；

具体实施过程中，由于VSS输出低电平，那么在这种情况下OLED导通，则电流Ioled仅为第一阶段的输入电流的1/（N+1）。从而在第一阶段输入较大电流加快对C21的充电过程，但驱动电流Ioled较小，实现低灰阶显示。

当然，具体实施过程中，在T22阶段，如果输入的模拟数据信号是高灰阶信号，那么C22充电，同时T206打开；接下来在T23阶段，由于VSS是低电平，因此OLED导通，那么由于T206打开，因此流过OLED的电流包括T207和T208的电流，与T203的比例可知，在这种情况下，Ioled为对应高灰阶的大电流。

实施例4

在实施例3所示的像素电路的结构的基础上，所述负载模块包括第四薄膜晶体管T204，其中，第四薄膜晶体管T204的栅极和源极连接第二电源端子VSS，漏极连接第三节点A3，如图11所示。

本发明实施例4的驱动方法，与实施例3中的像素电路的驱动方法不同的是：

第三阶段：T204打开，防止T203进入深线性区，防止T203漏极电压下降对T203栅压造成干扰，从而能够保证T203能够工作在饱和区，为第七薄膜晶体管T207和第八薄膜晶体管T208提供电流。

同样的，第四薄膜晶体管的加入，优化了像素电路结构。

本发明实施例提供的一种像素阵列结构，如图12所示，包括多个矩阵排列的上述像素电路1，以及多个列驱动器，图12中，所述列驱动器包括多个半数字化电流源S1（S11、S12、S13等），所述半数字化电流源S1用于输出数字数据信号和模拟数据信号；本发明实施例采用了半数字化电流源，是优选方案。由于采用的是电流驱动的电路结构，在具体实施过程中，通过一个电流源先后输出电流形式的模拟数据信号和数字数据信号，即当第一阶段所述模拟数据信号的电流值在32灰阶的电流或32灰阶的电流以上时，在第二阶段中所述数字数据信号为正电流；当第一阶段所述模拟数据信号的电流值在31灰阶的电流以下时，在第二阶段中所述数字数据信号为负电流。采用半数字化电流源的方式是方便实施并简化结构的。当然，也可以采用另外一种实施方式，即所述列驱动器包括电流源和电压源，其中电流源输出电压形式的模拟数据信号，电压源输出电压形式的数字数据信号，即当第一阶段所述模拟数据信号的电流值在32灰阶的电流或32灰阶的电流以上时，在第二阶段中所述数字数据信号为正电压；当第一阶段所述模拟数据信号的电流值在31灰阶的电流以下时，在第二阶段中所述数字数据信号为负电压。

需要说明的是，图12所示的只是像素阵列结构的部分示意图，并不是整个阵列像素结构。

综上所述，本发明实施例提供了一种像素电路、像素阵列结构，以及驱动方法。本发明实施例提供的一种像素电路，本发明实施例提供的一种像素电路，包括：负载控制模块、负载模块、灰阶选择模块、驱动模块和发光元件，其中，所述负载控制模块连接第一扫描信号线和数据信号线，用于受控于第一扫描信号，通过第一节点和第二节点输出模拟数据信号；所述负载模块分别连接第一电源端子、驱动模块以及第一节点和第二节点，用于受控于第一节点信号和第二节点信号，并且在第一电源的作用下，存储模拟数据信号，并向驱动模块提供模拟数据信号；所述灰阶选择模块连接第二扫描信号线和数据信号线，用于受控于第二扫描信号，将数字数据信号传输给位于灰阶选择模块的第三节点；所述驱动模块受控于第二节点信号和第三节点信号，用于驱动发光元件；所述发光元件的第一端连接第二电源端子，第二端连接驱动模块，在第二电源和驱动模块的作用下发光。负载模块存储模拟信号，驱动模块受控于第二节点和第三节点的信号，进而选择性的驱动发光元件，当需要显示低灰阶画面时，其利用多倍的电流编程输入，来加快充电时间。同时，在显示阶段，通过数字数据信号的控制，选择关断相应TFT的电流，来实现低灰阶的电流流过OLED，实现低灰阶显示；当需要显示高灰阶画面时，输入高灰阶对应的电流，保证短的充电时间，同时，在显示阶段，通过数字数据信号的控制，选择导通相应的TFT的电流，实现高灰阶的电流流过OLED，实现高灰阶显示。因此，本发明实施例提供的像素电路，能够有效的减小充电时间，提高显示效果。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种像素电路，其特征在于，该电路包括：负载控制模块、负载模块、灰阶选择模块、驱动模块和发光元件，其中，

所述负载控制模块连接第一扫描信号线和数据信号线，用于受控于第一扫描信号，通过位于负载控制模块中的第一节点和第二节点输出模拟数据信号；

所述负载模块分别连接第一电源端子、驱动模块以及第一节点和第二节点，用于受控于第一节点信号和第二节点信号，并且在第一电源的作用下，存储模拟数据信号，并向驱动模块提供模拟数据信号；

所述灰阶选择模块连接第二扫描信号线和数据信号线，用于受控于第二扫描信号，将数字数据信号传输给位于灰阶选择模块中的第三节点；

所述驱动模块受控于第二节点信号和第三节点信号，用于驱动发光元件；

所述发光元件的第一端连接第二电源端子，第二端连接驱动模块，在第二电源和驱动模块的作用下发光。

2.根据权利要求1所述的电路，其特征在于，所述负载控制模块包括第一薄膜晶体管和第二薄膜晶体管，其中，

所述第一薄膜晶体管的栅极连接第一扫描信号线，源极连接数据信号线，漏极连接位于负载控制模块中的第一节点；

所述第二薄膜晶体管的栅极连接第一扫描信号线，源极连接数据信号线，漏极连接位于负载控制模块中的第二节点。

3.根据权利要求1所述的电路，其特征在于，所述负载模块包括第一存储电容和第三薄膜晶体管，其中，

所述第一存储电容位于所述第二节点和所述第一电源端子之间；

所述第三薄膜晶体管的栅极连接第一存储电容的第一端，源极连接第一节点，漏极连接第一电源端子。

4.根据权利要求3所述的电路，其特征在于，所述负载模块还包括第四薄膜晶体管，其中所述第四薄膜晶体管的栅极和源极连接第二电源端子，漏极连接所述第一节点。

5.根据权利要求1所述的电路，其特征在于，所述灰阶选择模块包括第五薄膜晶体管，所述第五薄膜晶体管的栅极连接第二扫描信号线，源极连接数据信号线，漏极连接第三节点。

6.根据权利要求1所述的电路，其特征在于，所述驱动模块包括第二存储电容、第六薄膜晶体管、第七薄膜晶体管和第八薄膜晶体管，其中，

所述第二存储电容位于所述第三节点和所述第一电源端子之间；

所述第六薄膜晶体管的栅极连接第三节点，源极连接发光元件的第二端，漏极连接第七薄膜晶体管的源极；

所述第七薄膜晶体管的栅极连接第二节点，源极连接第六薄膜晶体管的漏极，漏极连接第一电源端子；

所述第八薄膜晶体管的栅极连接第二节点，源极连接发光元件的第二端，漏极连接第一电源端子。

7.根据权利要求6所述的电路，其特征在于，所述第七薄膜晶体管的宽长比和第八薄膜晶体管的宽长比的比值大于1。

8.根据权利要求1所述的电路，其特征在于，所述发光元件为有机发光二极管OLED。

9.一种像素阵列结构，其特征在于，该像素阵列结构包括多个列驱动器和多个矩阵排列的权利要求1～8任一权利要求所述的像素电路，所述列驱动器用于给所述像素电路输出数据信号。

10.根据权利要求9所述的像素阵列结构，其特征在于，所述列驱动器包括多个半数字化电流源，所述半数字化电流源用于输出数字数据信号和模拟数据信号。

11.根据权利要求9所述的像素阵列结构，其特征在于，所述列驱动器包括电流源和电压源，所述电流源输出模拟数据信号，所述电压源输出数字数据信号。

12.一种如权利要求1～8任一权项所述的像素电路的驱动方法，其特征在于，所述方法包括：

第一阶段：数据信号线输出模拟数据信号，所述负载控制模块将模拟数据信号传输给负载模块，并将模拟数据信号存储在负载模块，发光元件不发光；

第二阶段：数据信号线输出数字数据信号，将数字数据信号传输给第三节点，发光元件不发光；

第三阶段：数据信号线输出保持信号，所述驱动模块根据第二节点信号和第三节点信号驱动发光元件发光。

Images