CN103305139A - 半导体器件生产用耐热性压敏粘合带以及使用其生产半导体器件的方法 - Google Patents

半导体器件生产用耐热性压敏粘合带以及使用其生产半导体器件的方法 Download PDF

Info

Publication number
CN103305139A
CN103305139A CN2012100655979A CN201210065597A CN103305139A CN 103305139 A CN103305139 A CN 103305139A CN 2012100655979 A CN2012100655979 A CN 2012100655979A CN 201210065597 A CN201210065597 A CN 201210065597A CN 103305139 A CN103305139 A CN 103305139A
Authority
CN
China
Prior art keywords
sensitive adhesive
pressure
adhesive tape
chip
thermotolerance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100655979A
Other languages
English (en)
Inventor
有满幸生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to CN2012100655979A priority Critical patent/CN103305139A/zh
Publication of CN103305139A publication Critical patent/CN103305139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component

Abstract

本发明涉及半导体器件生产用耐热性压敏粘合带以及使用其生产半导体器件的方法。本发明提供半导体器件生产用耐热性压敏粘合带，其包括具有玻璃化转变温度超过180℃的基材层，和形成于所述基材层的一侧或两侧上的具有在180℃下的弹性模量为1.0×105Pa以上的压敏粘合剂层。本发明的耐热性压敏粘合带可在不使用金属框的无基板半导体封装体的生产方法(例如，WLP的生产方法)中用于临时固定芯片。

Description

半导体器件生产用耐热性压敏粘合带以及使用其生产半导体器件的方法
技术领域
本发明涉及半导体器件生产用耐热性压敏粘合带，其在不使用金属引线框的无基板半导体封装体的生产方法中用于临时固定芯片；以及使用所述带生产半导体器件的方法。 
背景技术
近年来，在LSI的安装技术中CSP(芯片尺寸封装，Chip Size/Scale Package)技术备受关注。该技术中，就尺寸减少和高集成而言，由WLP(晶片级封装，Wafer Level Package)表示的以不使用基板而仅使用芯片的形式的封装为特别受关注的封装形式之一。根据WLP的生产方法，将不使用基板的以有序方式排列的多个半导体Si晶片芯片整体用包封树脂包封，然后通过切断分成单独的结构体，从而可有效生产与使用基板的常规封装体相比更小尺寸的封装体。 
此类WLP的生产方法需要将常规地固定在基板上的芯片固定在分开的(separate)支承体上。此外，在通过树脂包封成型为单独的封装体后必须解除固定。因而该支承体不应永久粘合而是必须可再剥离的。从该观点来看，存在使用压敏粘合带作为临时固定芯片用支承体的技术。 
专利文献1：JP-A-2001-308116 
专利文献2：JP-A-2001-313350 
发明内容
以下参考示出无基板半导体器件的生产方法的图2A至2F 描述通过本发明要解决的问题。 
将多个芯片1粘合至在其两侧上均具有压敏粘合剂层的半导体器件生产用耐热性压敏粘合带2，将该半导体器件生产用耐热性压敏粘合带2固定至基板3以形成如图2A所示的结构。可选地，将半导体器件生产用压敏粘合带2粘合至基板3，然后将芯片1固定于所述带2以形成图2A所示的结构。 
用包封树脂4从具有图2A所示结构的芯片1上面包封所述芯片1以便集成多个芯片1从而形成图2B所示的结构。 
然后，如图2C所示，通过以下方法获得用包封树脂4包封的多个芯片1：从半导体器件生产用耐热性压敏粘合带2与基板3的集成产物分离用包封树脂4包封的多个芯片1的方法，或者从基板剥离包括用包封树脂4包封的多个芯片1和半导体器件生产用耐热性压敏粘合带2的组件，然后从所述包封的芯片仅剥离半导体器件生产用耐热性压敏粘合带2的方法。 
电极5形成于在用包封树脂4包封的多个芯片1的一侧的芯片1表面上的必要区域上，在所述侧上设置有半导体器件生产用耐热性压敏粘合带2并且芯片1的表面露出，从而形成图2D所示的结构。 
然后，为了切割步骤，将可选地在包封树脂侧具有切割环7的切割带8粘合至所述结构以固定用包封树脂4包封的多个芯片1。如图2E所示，用切割刀6对所得组件进行切割，从而最终获得如图2F所示的各自具有用树脂包封的多个芯片的多个无基板封装体。 
在此类方法中，存在以下情况：由于包封树脂的压力导致芯片不受带支持并且从指定位置偏移，或者因为包封树脂的压力过强、或半导体器件生产用耐热性压敏粘合带2过软的原因、或因为那些组合原因，芯片1可嵌入半导体器件生产用耐热性压 敏粘合带2，如图3B所示。在此类情况中，令人担忧的是芯片1不能完全用包封树脂4包封，并且芯片从树脂表面突出以形成包封树脂面和芯片面之间产生位置(level)差异的状态(偏离(standoff))。 
在芯片的一部分从树脂面突出的状态下，在随后所形成的电极的面的高度上发生偏移。因此，在将芯片连接到电路基板时，变得难以确定地将芯片连接到电路基板。 
在芯片1不嵌入半导体器件生产用耐热性压敏粘合带2的情况中，如图3A所示，芯片不从固化的包封树脂面突出，并且芯片之间电极的随后形成也确定地进行。此外，甚至在电路基板上设置封装体的情况下，各电极也可确定地连接到电路基板上的预定区域。 
此外，用树脂包封期间，由于基材层和半导体器件生产用耐热性压敏粘合带2的压敏粘合剂层的膨胀和弹性，示于图4(a)的半导体器件生产用耐热性压敏粘合带2沿如图4(b)所示的平面方向变形，从而设置于半导体器件生产用耐热性压敏粘合带2上的芯片1的位置在某些情况下会移动。此外，芯片有时可由于在封装用于包封的树脂时所引起的压力而移动。 
结果，在芯片1上设置电极时，芯片和电极之间的相对位置关系与预定的位置关系不同。此外，在用树脂包封芯片1并随后切割时，切割步骤中基于芯片1的预定位置而提前确定的切割线与通过芯片1的实际位置变得必要的切割线不同。 
在此情况下，通过切割所获得的各封装体在包封芯片的位置产生偏移，随后的步骤不能平稳地进行。此外，可不期望地获得未充分包封的封装体。 
在从用树脂包封的芯片剥离半导体器件生产用耐热性压敏粘合带2时，特别取决于在半导体器件生产用耐热性压敏粘合带 2的芯片侧形成的压敏粘合剂的性质，由于包封树脂的固化和加热，粘合力变强，从而显示重剥离性(heavy peelability)。因此，令人担忧的是剥离变难，发生如图5所示的残胶，或者发生剥离带电。 
在剥离变难的情况下，剥离时间延长，导致生产性劣化。在发生如图5所示的残胶9的情况下，不能进行随后的步骤如电极的形成。此外，在产生剥离放电的情况下，由于灰尘等的附着在随后的步骤中可发生不利情况。 
如上所述，在使用半导体器件生产用耐热性压敏粘合带作为临时固定用支承体的无基板半导体封装体的生产方法中，由于当用树脂包封时的压力，芯片不被所述带支持，并从指定位置偏移。此外，由于当粘合芯片时或当用树脂包封时的压力，芯片嵌入压敏粘合剂层，并发生其中芯片面相对于包封树脂面变得突出的位置差异(偏移)。此外，由于包封树脂的固化和加热，压敏粘合带可变得强烈粘合至芯片表面，并且在剥离所述带时封装体会破损。 
本发明提供一种半导体器件生产用耐热性压敏粘合带，其通过在用树脂包封不使用金属引线框的无基板半导体芯片时被粘合至所述芯片来使用，所述带包括具有玻璃化转变温度超过180℃的基材层和形成于所述基材层的一侧或两侧上的具有在180℃下的弹性模量为1.0×105Pa以上的压敏粘合剂层。 
在一个优选实施方案中，所述基材层具有在0至180℃的温度范围内的线性膨胀系数为3.0×10-5/℃以下。 
在另一优选实施方案中，所述耐热性压敏粘合带对于硅晶片在0至180℃的温度范围内在至少一个点处的180°剥离粘合力为50mN/20mm以上。 
在又一优选实施方案中，所述耐热性压敏粘合带对于在所 述压敏粘合剂层上固化的包封树脂在0至180℃的温度范围内在至少一个点处的180°剥离粘合力为20mN/20mm以下。 
在又一优选实施方案中，所述压敏粘合剂层具有在180℃下的重量损失为3.0重量％以下。 
此外，本发明还提供一种用于生产半导体器件的方法，在所述半导体器件中用树脂包封不使用金属引线框的无基板半导体芯片，所述方法包括使用上述半导体器件生产用耐热性压敏粘合带。 
本发明可提供半导体器件生产用耐热性压敏粘合带，其为在不使用金属框的无基板半导体封装体的生产方法(例如，WLP的生产方法)中用于临时固定芯片的压敏粘合带，其中，所述带支持芯片以便芯片在树脂包封步骤期间不转移，从而减少芯片的位置从指定位置的偏移，通过在压敏粘合剂层中嵌入芯片的偏离小，所述带可在使用后轻轻剥离(light-peeled)。 
附图说明
图1为示出使用本发明的半导体器件生产用耐热性压敏粘合带生产无基板BGA的步骤的流程图。 
图2A至2F为示出无基板封装体的生产方法的示意图。 
图3A和3B为比较芯片不涉及偏离的情况和芯片涉及偏离的情况的图。 
图4为示出半导体器件生产用耐热性压敏粘合带的图，其具有装配于其上的当用包封树脂包封时由于加热而变形的芯片。 
图5为示出在剥离半导体器件生产用耐热性压敏粘合带时发生带电和残胶的图。 
图6为本发明的半导体器件生产用耐热性压敏粘合带的截面图。 
附图标记说明
1：芯片 
2：半导体器件生产用耐热性压敏粘合带 
3：基板 
4：包封树脂 
5：电极 
6：切割刀 
7：切割环 
8：切割带 
9：残胶 
10：平滑剥离片 
11：基材层 
12：压敏粘合剂层 
13：基板固定用压敏粘合剂层 
14：端子 
具体实施方式
作为克服上述问题的各种研究的结果，本发明人已发现如下。在包封芯片时，进行加热来固化包封树脂(通常从150至180℃)。在该情况下，当将具有高于加热温度的玻璃化转变温度的基材用作固定芯片用压敏粘合带的基材时，即使在高于加热温度的温度区域内压敏粘合带的线性膨胀系数也小。结果，粘合的芯片不从指定位置偏移，可防止位置精度的劣化。
如单轴或双轴拉伸的基材所代表，在高于玻璃化转变温度的温度下，在带的生产步骤中通过拉伸等引起的伸长开始收缩，在许多情况中，在高于玻璃化转变点的温度下发生的收缩沿MD方向和TD方向具有不同的收缩度。然而，当用树脂包封芯片时， 带的玻璃化转变温度高于加热温度的场合下，带不收缩。因此，粘合的带不从指定位置偏移，位置精度不会劣化。 
因此，当将具有高于180℃的玻璃化转变温度的基材层用作在半导体器件生产用耐热性压敏粘合带中所使用的基材层时，其通过在用树脂包封不使用金属引线框的无基板半导体芯片时被粘合至所述芯片来使用，可改进芯片的位置精度。此外，当基材层的在0至180℃的温度范围内的线性膨胀系数为3.0×10-5/℃以下时，可进一步降低粘合的芯片由于基材层的膨胀从指定位置的偏移。 
当压敏粘合剂层的180℃下的弹性模量为1.0×105Pa以上时，可降低由于当将芯片粘合至带时以及当用树脂包封芯片时的压力导致的芯片嵌入压敏粘合剂层，以及降低伴随嵌入的芯片面相对于包封树脂面变得突出的位置差异(偏离)。此外，存在将芯片粘合至压敏粘合带以确定地支持芯片的需要。因此，对于具有压敏粘合带粘合至其的硅晶片在0至180℃的温度范围内在至少一个点处的压敏粘合带的180°剥离粘合力优选为50mN/20mm以上。 
包封后，由于包封树脂的固化和加热，压敏带可强烈粘合至芯片面，这会引起在剥离压敏粘合带时封装体的破损。特别地，因为树脂在压敏粘合剂层上固化，所以对树脂的粘合性趋于增加。因此，当对于在压敏粘合剂层上固化的包封树脂在0至180℃的温度范围内在至少一个点处的压敏粘合带的180°剥离粘合力为20mN/20mm以下时，压敏粘合带可以在封装体不破损的情况下被剥离。 
在热固化包封树脂的步骤中，存在封装体被由压敏粘合带产生的气体污染的情况，导致封装体的可靠性劣化，如重新布线期间的镀覆不良。当压敏粘合剂层在180℃下的重量损失为 3.0重量％以下时，压敏粘合剂层可用于该用途而无封装体可靠性的劣化。 
半导体器件生产用耐热性压敏粘合带 
以下参考附图具体描述本发明的半导体器件生产用耐热性压敏粘合带2和半导体器件的实施方案。首先，以下描述本发明的半导体器件生产用耐热性压敏粘合带2。如图6的截面图所示，本发明的半导体器件生产用耐热性压敏粘合带2包括基材层11和压敏粘合剂层12。所述带2可进一步包括在要固定和包封芯片的面相对的一侧的用于将带固定至金属基板的压敏粘合剂层等，如基板固定用压敏粘合剂层13。这些所使用的压敏粘合剂层的组成不特别限定。可使用任何材料，只要其可在芯片粘合、包封树脂的注入以及包封树脂的固化的各个步骤中确定地固定基材和带即可。 
为了保护使用前的半导体器件生产用耐热性压敏粘合带2中的两个压敏粘合剂层的表面，剥离片10可粘合至各个压敏粘合剂层的表面。 
基材层 
在用于本发明的基材层11中，基材层的种类不特别限定。然而，在使用具有玻璃化转变温度低于固化包封树脂的加热温度的基材的情况下，在高于玻璃化转变温度的温度区域中的线性膨胀系数大于低于玻璃化转变温度的温度区域中的线性膨胀系数，导致来自所粘合的芯片的指定位置的精度的劣化。 
此外，在单轴或双轴拉伸的基材中，在高于玻璃化转变温度的温度下，由拉伸引起的伸长开始收缩，这导致从所粘合的芯片的指定位置的精度的劣化。为此，在树脂包封不使用金属引线框的无基板半导体芯片时，当用于通过被粘合至芯片来使用的半导体器件生产用耐热性压敏粘合带2中的基材层11的玻 璃化转变温度超过180℃时，可改进芯片的位置精度。从该点来看，基材优选为耐热性基材，并优选选自塑料基材如聚酯、聚酰胺、聚苯硫醚、聚醚酰亚胺、聚酰亚胺、聚酰胺酰亚胺、聚砜和聚醚酮；塑料基材的多孔质基材；纸基材如玻璃纸、高质量纸和日本纸；无纺布基材如纤维素、聚酰胺、聚酯和芳族聚酰胺；金属膜基材如铝箔、SUS箔和Ni箔。此处所使用的“玻璃化转变温度”是指在DMA法(拉伸法)中，在升温速度：5℃/min、样品宽度：5mm、卡盘间距：20mm和频率：10Hz的条件下证实的显示损耗角正切(tanδ)的峰的温度。 
当基材的在0至180℃的温度范围内的线性膨胀系数为3.0×10-5/℃以下、并优选2.0×10-5/℃以下时，可进一步减少由于基材的膨胀导致的所粘合的芯片从指定位置的偏移。为此，基材更优选为具有耐热性和相对小的线性膨胀系数的聚酰亚胺。 
基材具有通常为5至200μm、优选10至150μm、并更优选20至100μm的厚度。厚度小于5μm的情况下，在固化包封树脂后剥离半导体器件生产用耐热性压敏粘合带2时，半导体器件生产用耐热性压敏粘合带2损坏，并可能不会被剥离。超过200μm的厚度增加成本。 
压敏粘合剂层 
在用于本发明的压敏粘合剂层12中，压敏粘合剂不特别限定，只要其具有耐热性即可。 
具体地，可使用可在常温下将芯片粘合至片的各种压敏粘合剂如丙烯酸类压敏粘合剂、硅酮类压敏粘合剂、橡胶类压敏粘合剂和环氧类压敏粘合剂。此外，当将芯片粘合至片时，可通过加热而不在常温下进行粘合。从该点来看，使用各种压敏粘合剂，并且其实例包括具有耐热性的热塑性聚酰亚胺树脂、聚醚酰亚胺树脂、聚醚酰胺树脂、聚酰胺酰亚胺树脂、聚醚酰 胺酰亚胺树脂、嵌段共聚物如苯乙烯-乙烯丁烯-苯乙烯(SEBS)、苯乙烯-丁二烯-苯乙烯(SBS)和苯乙烯-异丁二烯-苯乙烯(SIS)等以及含氟树脂。 
那些中，从耐热性和成本的观点来看，优选使用硅酮类压敏粘合剂和丙烯酸类压敏粘合剂，并更优选使用硅酮类压敏粘合剂。 
硅酮类压敏粘合剂的实例包括包含二甲基聚硅氧烷的那些。 
丙烯酸类压敏粘合剂的实例包括包含通过至少包含(甲基)丙烯酸烷基酯的单体的共聚所获得的丙烯酸类共聚物的那些。在本说明书中，术语“(甲基)丙烯酸烷基酯”是指丙烯酸烷基酯和/或甲基丙烯酸烷基酯。 
(甲基)丙烯酸烷基酯的实例包括(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异戊酯、(甲基)丙烯酸正己酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸异辛酯、(甲基)丙烯酸异壬酯、(甲基)丙烯酸癸酯和(甲基)丙烯酸十二烷基酯。这些中，优选丙烯酸单体和(甲基)丙烯酸2-乙基己酯单体的共聚物，以及(甲基)丙烯酸甲酯和/或(甲基)丙烯酸乙酯、丙烯酸单体和(甲基)丙烯酸2-乙基己酯单体的共聚物。 
作为硅酮类压敏粘合剂，可使用通过使用不饱和基团如乙烯基和SiH基团交联有机聚硅氧烷结构、优选二甲基聚硅氧烷结构，然后用铂催化剂固化而获得的加成聚合型硅酮压敏粘合剂，或者通过用有机过氧化物如BPO固化而获得的硅酮压敏粘合剂。从耐热性的观点来看优选加成聚合型硅酮压敏粘合剂。在该情况中，考虑到所获得的粘合力，可根据不饱和基团的密度来调整交联密度。 
为了进行加成聚合，该硅酮压敏粘合剂的压敏粘合剂层的 形成需要进行加热等。 
如必要，压敏粘合剂层可包含交联剂。 
交联剂的实例包括异氰酸酯交联剂、环氧交联剂、氮丙啶化合物和螯合物交联剂。
交联剂的含量不特别限定。在使用丙烯酸类压敏粘合剂的情况中，交联剂的含量优选每100重量份丙烯酸类聚合物为0.1至20重量份，更优选0.5至10重量份。 
当压敏粘合剂层12具有180℃下的弹性模量为1.0×105Pa以上、优选2.0×105Pa以上、更优选3.0×105Pa以上时，变得可以降低芯片面比包封树脂突出的位置差异(偏离)，其伴随着由于当将芯片粘合至带时或当用树脂包封芯片时产生的压力导致的芯片嵌入压敏粘合剂层12。当180℃下的弹性模量小于1.0×105Pa时，由于树脂包封的压力，压敏粘合剂层12容易变形，并且偏离增加。当偏离增加时，在将封装体重新布线的随后步骤中，位置差异变得大于配线的厚度，并且未产生传导，导致不良封装。 
此外，由于芯片需要粘合至片以确保支持芯片，对于具有耐热性压敏粘合带2粘合至其的硅晶片，在0至180℃的温度范围内在至少一个点处的半导体器件生产用耐热性压敏粘合带2的180°剥离粘合力优选为50mN/20mm以上，优选100mN/20mm以上，并进一步优选200mN/20mm以上。当180°剥离粘合力小于50mN/20mm时，对芯片的粘合性可变得不充分，可通过在操作期间剥离以及树脂包封期间的压力发生芯片位置的偏移。 
包封后，存在以下情况：由于包封树脂的固化和加热，半导体器件生产用耐热性压敏粘合带2强烈地粘合至芯片面，导致在将带剥离时封装体的破损。特别地，由于树脂在压敏粘合剂层12上固化，所以对树脂的粘合性趋于增加。为此，当对于在 耐热性压敏粘合带2上固化的包封树脂，在0至180℃的温度范围内在至少一个点处的半导体器件生产用耐热性压敏粘合带2的180°剥离粘合力为20N/20mm以下、更优选15N/20mm以下、并进一步优选10N/20mm以下时，半导体器件生产用耐热性压敏粘合带2可在不损坏封装体的情况下剥离。在180°剥离粘合力大于20N/20mm的情况下，固化的包封树脂可能无法经受半导体器件生产用耐热性压敏粘合带2的剥离强度，并可发生破损。此外，当剥离半导体器件生产用耐热性压敏粘合带2时，从可加工性的观点来看，优选在常温下将带剥离。然而，在常温下的粘合性大的情况下，普通的压敏粘合剂具有在高温气氛下粘合性变小以及剥离强度变小的趋势。因此，可通过在加热气氛下将带剥离而防止破坏封装体。 
在热固化包封树脂的步骤中由半导体器件生产用耐热性压敏粘合带2产生的气体使封装体污染的情况下，封装的可靠性会劣化(如当重新布线时的不良镀覆)。为此，当压敏粘合剂层12(压敏粘合剂)的180℃下的重量损失为3.0重量％以下、优选2.0重量％以下时，压敏粘合剂层可用于该使用目的，而不劣化封装的可靠性。 
压敏粘合剂层12可进一步包括通常用于本技术领域中的各种添加剂，如增塑剂、颜料、染料、抗氧化剂、抗静电剂、和为了改进压敏粘合剂层12的性质(例如，弹性模量)而添加的填料。所添加的添加剂的含量不特别限定，只要量不影响适当的粘合性即可。 
半导体器件生产用耐热性压敏粘合带2包括基材层以及由此生产的在其上具有厚度通常为1至50μm的压敏粘合剂层12，并以片或带等的形式使用。 
基板固定用压敏粘合剂层 
在基板固定用压敏粘合剂层13中使用的压敏粘合剂可与压敏粘合剂层12中所使用的相同。 
在从基板剥离半导体器件生产用耐热性压敏粘合带2时，从将带从基板剥离的步骤可通过借助于向基板固定用压敏粘合剂层13添加发泡剂而加热来进行，所述发泡剂由于加热而发泡。此外，代替加热是指，当通过紫外线交联的组分预先已添加到基板固定用压敏粘合剂层13中时，可通过固化基板固定用压敏粘合剂层13来降低基板固定用压敏粘合剂层13的粘合力。 
基板固定用压敏粘合剂层13对基板或基材层的粘合力通过进行上述处理来降低，然后将半导体器件生产用耐热性压敏粘合带2和基材层从基板和基板固定用压敏粘合剂层13剥离，从而从基板分离用树脂包封的芯片。 
平滑剥离片 
平滑剥离片10为包括基材膜和形成于其一侧上的剥离剂层的片，并且是为了在使用本发明的半导体器件生产用耐热性压敏粘合带之前露出压敏粘合剂层的各个面而剥离的片。 
剥离剂层可通过以下来获得：根据要与其接触的压敏粘合剂，从常规剥离剂层如长链烷基类、氟树脂类和硅酮树脂类中适当地选择。 
作为基材膜，可使用常规膜，并可选自，例如，塑料膜如聚醚醚酮、聚醚酰亚胺、多芳基化合物、聚萘二甲酸乙二酯、聚乙烯膜、聚丙烯膜、聚丁烯膜、聚丁二烯膜、聚甲基戊烯膜、聚氯乙烯膜、聚氯乙烯共聚物膜、聚对苯二甲酸乙二酯膜、聚对苯二甲酸丁二酯膜、聚氨酯膜、乙烯-乙酸乙烯酯共聚物膜、离子键树脂膜、乙烯-(甲基)丙烯酸共聚物膜、乙烯-(甲基)丙烯酸酯共聚物膜、聚苯乙烯薄膜和聚碳酸酯膜。 
根据压敏粘合剂层的树脂，可使用的剥离剂层为包含选自 如下的剥离剂的层：常规剥离剂如氟化硅酮树脂类剥离剂、氟树脂类剥离剂、硅酮树脂类剥离剂、聚乙烯醇树脂、聚丙烯树脂以及长链烷基化合物。 
半导体器件生产用耐热性压敏粘合带的生产方法 
本发明的半导体器件生产用耐热性压敏粘合带2可通过一般生产方法生产。例如，用于组成压敏粘合剂层如硅酮压敏粘合剂层的组合物溶于给定的溶剂以制备涂布液，将涂布液施涂至基材层以便获得目标半导体器件生产用耐热性压敏粘合带的层结构，然后在给定条件下将所得涂布层加热并干燥。 
此外，单一膜可通过，例如在可剥离膜等上流延压敏粘合剂如硅酮压敏粘合剂来制备，并且可在基材上层压该膜。可组合涂布液的施涂和由单一膜的层压。所使用的溶剂不特别限定。考虑到用于构成压敏粘合剂层的材料的良好溶解性的需要，优选使用酮类溶剂如甲基乙基酮。还可使用以下形成压敏粘合带的方法：将压敏粘合剂层的构成材料制成水性分散溶液，将该溶液施涂至基材层，加热并干燥所得涂布层，重复那些步骤，从而层压压敏粘合剂层。 
使用半导体器件生产用耐热性压敏粘合带的方法 
将半导体器件生产用耐热性压敏粘合带2用于图1和图2A至2F等中所示的步骤。 
作为实例，以下描述用于生产无基板BGA的方法的概要。 
图1为示出其中用树脂包封无基板半导体芯片的半导体器件的生产方法的图，该方法采用本发明的半导体器件生产用耐热性压敏粘合带2。 
在步骤(a)中，将本发明的半导体器件生产用耐热性压敏粘合带2粘合并固定至基板3。在步骤(b)中，将半导体芯片以任意的间隔粘合并固定至该带。在随后的步骤(c)中，用包封树脂4 包封已固定的半导体芯片以便嵌入芯片。 
在步骤(d)中，通过加热剥离将由此包封的多个芯片与包封树脂和半导体器件生产用耐热性压敏粘合带2一起从基板剥离。在步骤(e)中，将本发明的半导体器件生产用耐热性压敏粘合带2从树脂包封的半导体芯片剥离。 
在步骤(f)中，将各种图案印刷施加于半导体芯片与半导体芯片表面之间的区域以形成布线用引线等。在随后的步骤(g)中，布线用引线形成作为芯片表面上的球形连接电极的凸块等。 
最终，在步骤(h)中，通过切割等将半导体芯片间的包封树脂部分切断，从而可获得装配有单独的半导体芯片的各半导体器件。 
以下参考图2A至2F具体描述该方法。 
半导体芯片的粘合步骤 
通过粘合等将半导体器件生产用耐热性压敏粘合带2固定至基板，并且在上面露出压敏粘合剂层侧。 
将要用树脂包封的给定的半导体芯片放置于并粘合至压敏粘合剂层以便获得给定的构造，从而将芯片固定至半导体器件生产用耐热性压敏粘合带2的压敏粘合剂层。在该情况下，半导体芯片的结构、形状和尺寸等不特别限定。 
包封步骤 
用于其中使用本发明的半导体器件生产用耐热性压敏粘合带2的包封步骤的树脂可为常规包封树脂如环氧树脂。考虑到半导体器件生产用耐热性压敏粘合带2的耐热性，选择粉状树脂的熔融温度和固化温度以及液体树脂的固化温度。本发明的半导体器件生产用耐热性压敏粘合带2在普通包封树脂的熔融温度和固化温度下具有耐热性。 
为了保护芯片的目的，使用上述树脂在模具中进行包封步 骤，并在例如170至180℃的温度下进行。 
在剥离半导体器件生产用耐热性压敏粘合带2之后，进行后成型固化。 
剥离步骤 
在固定于基板上的半导体器件生产用耐热性压敏粘合带2的芯片用树脂包封后，在如下条件下进行加热：200至250℃的温度下，1至90秒的时间(热板等)或1至15分钟的时间(热风干燥器)，以便解除在半导体器件生产用耐热性压敏粘合带2和基板之间通过压敏粘合剂等的固定，且半导体器件生产用耐热性压敏粘合带2和基板彼此分开。 
其后，将半导体器件生产用耐热性压敏粘合带2从包括用树脂包封的芯片的层剥离。 
可选地，还可使用以下方法：其中半导体器件生产用耐热性压敏粘合带2和基板不彼此分离，并保持集成形式，将用包封树脂包封的多个芯片从半导体器件生产用耐热性压敏粘合带2的压敏粘合剂层分离。 
电极形成步骤 
在包括用树脂包封的芯片的层的一侧，其上层压半导体器件生产用耐热性压敏粘合带2，并露出芯片表面的一部分，通过如丝网印刷的方法使电极形成于各芯片的给定区域上。所使用的电极材料可为常规材料。 
切割步骤 
将包括用树脂包封的芯片的层固定于优选具有切割环的切割片，并使用用于普通切割步骤的切割刀切断成各封装体。在该情况下，当各芯片不定位于给定位置时，电极的形成变得不精确，并且各封装体中芯片的位置变得不精确。在最坏的情况下，存在当进行切割时切割刀接触芯片的可能性。 
当使用本发明的半导体器件生产用耐热性压敏粘合带2时，在用树脂的包封步骤中可防止芯片的位置偏移。因此，切割步骤可在无此类问题的情况下平稳地进行，结果，可获得其中芯片精确定位于包封树脂的封装体。 
参考实施例更详细地描述本发明，但应注意，本发明不解释为受实施例限制。 
实施例 
实施例1 
将25μm厚的聚酰亚胺膜(KAPTON 100H(商品名)，由Du pont-Toray Co.，Ltd.制造，线性膨胀系数：2.7×10-5/℃，Tg：402℃)用作基材层。将由Dow Corning Toray Silicone Co.，Ltd.制造的硅酮压敏粘合剂“SD-4586”(100份)和铂催化剂(3份)添加到甲苯并均匀分散于甲苯中。将所得分散液施涂于基材层的一侧，随后干燥。因此，制备具有约6μm厚压敏粘合剂层的耐热性压敏粘合剂层。压敏粘合剂在180℃下的储能模量为4.0×105Pa。该带在23℃下对于硅晶片的180°剥离角度下的粘合力为250mN/20mm宽。此外，压敏粘合带在树脂包封后对于包封树脂的180°剥离角度下在23℃下的粘合力为3.1N/20mm。 
180℃下加热3小时后的压敏粘合剂的重量损失为0.1％，180℃下加热3小时后基材层的热收缩度为0.35％。 
将具有5mm×5mm尺寸的Si晶片芯片放置于耐热性压敏粘合带上，在其上喷射粉状环氧树脂包封树脂(GE-7470LA，由Nitto Denko Corporation制造)，并在175℃的温度下在压力3.0kg/cm2下成型2分钟。在150℃下将带加热60分钟以加速树脂的固化(后成型固化)。由此，制备封装。 
在制备封装体后，用数字显微镜测量芯片从初始位置的偏移距离。通过切断封装体并用数字显微镜测量切面来测量偏离。 目视确认剥离压敏粘合带后封装体的破损。 
实施例2 
除了使用25μm厚的聚酰亚胺膜(商品名：APICAL 25NPI，由Kaneka Corporation制造，线性膨胀系数：1.7×10-5/K，Tg：421℃)用作基材层以外，以与实施例1相同的方式获得压敏粘合带。该带在23℃下对于硅晶片的180°剥离角度下的粘合力为260mN/20mm宽。此外，压敏粘合带在树脂包封后对于包封树脂的180°剥离角度下在23℃下的粘合力为3.3N/20mm。 
180℃下加热3小时后压敏粘合剂的重量损失为0.1％，180℃下加热3小时后基材层的热收缩度为0.11％。 
比较例1 
除了使用25μm厚的聚苯硫醚膜(商品名：TORELINA 3030，由Toray制造，线性膨胀系数：3.2×10-5/K，Tg：127℃)用作基材层以外，以与实施例1相同的方式获得压敏粘合带。带在23℃下对于硅晶片的180°剥离角度下的粘合力为260mN/20mm宽。此外，压敏粘合带在树脂包封后对于包封树脂的180°剥离角度下在23℃下的粘合力为3.0N/20mm。 
180℃下加热3小时后的压敏粘合剂的重量损失为0.1％，进一步在180℃下加热3小时后基材层的热收缩度为1.9％。 
比较例2 
除了使用通过共聚50份丙烯酸丁酯、50份丙烯酸乙酯和5份丙烯酸而获得的压敏粘合剂以及3份异氰酸酯交联剂的混合物作为压敏粘合剂以外，以与实施例1相同的方式获得耐热性压敏粘合带。压敏粘合剂在180℃下的储能模量为0.2×105Pa。该带在23℃下对于硅晶片的180°剥离角度下的粘合力为3,000mN/20mm宽。此外，压敏粘合带在树脂包封后对于包封树脂的180°剥离角度下在23℃下的粘合力为26N/20mm。 
180℃下加热3小时后压敏粘合剂的重量损失为0.5％，180℃下加热3小时后基材层的热收缩度为0.35％，压敏粘合剂的5％重量损失温度为270℃，180℃下加热3小时后基材层的热收缩度为0.35％。 
以上所获得的结果示于下表1。 
表1 
结果 
Figure BDA0000142989060000191
在实施例1和2中，在制备不使用引线框的无基板半导体封装体时确定地支持芯片，芯片从指定位置的偏移小，由于嵌入 压敏粘合剂导致的偏离小，并且使用后，在无封装体破损的情况下，轻轻剥离是可能的。 
在比较例1中，基材层的玻璃化转变温度低至127℃，其热收缩度大。结果，180℃下加热3小时后芯片的偏移距离大，在随后的电极形成和切割步骤中没有获得期望的稳定的半导体器件。 
在比较例2中，在固化包封树脂之后耐热性压敏粘合带的压敏粘合剂层的储能模量低。因此，在树脂包封步骤中芯片嵌入压敏粘合剂层，从而发生2.5μm的大的偏离，由于压敏粘合剂层的高粘合力，当剥离时封装体破损。 
如从上述结果清楚可见，根据本发明，可获得半导体器件生产用耐热性压敏粘合带，其可在树脂包封步骤期间确定地支持芯片，并且其中芯片从指定位置的偏移小，由于芯片嵌入压敏粘合剂层导致的偏离小，使用后轻轻剥离是可能的。 
在详细描述本发明并参考其具体实施方案的同时，在不偏离其范围的情况下，可进行各种改变和修饰，这对于本领域技术人员将是显而易见的。 
本申请基于2010年9月14日提交的日本专利申请2010-206159，在此将其全部内容引入以作参考。 

Claims (6)

1.一种半导体器件生产用耐热性压敏粘合带，其通过在用树脂包封不使用金属引线框的无基板半导体芯片时被粘合至所述芯片来使用，
所述带包括具有玻璃化转变温度超过180℃的基材层和形成于所述基材层的一侧或两侧上的具有在180℃下的弹性模量为1.0×105Pa以上的压敏粘合剂层。
2.根据权利要求1所述的半导体器件生产用耐热性压敏粘合带，其中所述基材层具有在0至180℃的温度范围内的线性膨胀系数为3.0×10-5/℃以下。
3.根据权利要求1所述的半导体器件生产用耐热性压敏粘合带，其对于硅晶片在0至180℃的温度范围内在至少一个点处的180°剥离粘合力为50mN/20mm以上。
4.根据权利要求1所述的半导体器件生产用耐热性压敏粘合带，其对于在所述压敏粘合剂层上固化的包封树脂在0至180℃的温度范围内在至少一个点处的180°剥离粘合力为20mN/20mm以下。
5.根据权利要求1所述的半导体器件生产用耐热性压敏粘合带，其中所述压敏粘合剂层具有在180℃下的重量损失为3.0重量％以下。
6.一种用于生产半导体器件的方法，在所述半导体器件中用树脂包封不使用金属引线框的无基板半导体芯片，所述方法包括使用根据权利要求1所述的半导体器件生产用耐热性压敏粘合带。
CN2012100655979A 2012-03-13 2012-03-13 半导体器件生产用耐热性压敏粘合带以及使用其生产半导体器件的方法 Pending CN103305139A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100655979A CN103305139A (zh) 2012-03-13 2012-03-13 半导体器件生产用耐热性压敏粘合带以及使用其生产半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100655979A CN103305139A (zh) 2012-03-13 2012-03-13 半导体器件生产用耐热性压敏粘合带以及使用其生产半导体器件的方法

Publications (1)

Publication Number Publication Date
CN103305139A true CN103305139A (zh) 2013-09-18

Family

ID=49130872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100655979A Pending CN103305139A (zh) 2012-03-13 2012-03-13 半导体器件生产用耐热性压敏粘合带以及使用其生产半导体器件的方法

Country Status (1)

Country Link
CN (1) CN103305139A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109082241A (zh) * 2017-06-13 2018-12-25 麦克赛尔控股株式会社 双面粘着胶带、及薄膜部件与支承部件的层叠体
CN110494958A (zh) * 2017-04-12 2019-11-22 日东电工株式会社 晶圆加工用粘合片
TWI712667B (zh) * 2015-09-01 2020-12-11 日商琳得科股份有限公司 黏著薄片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712667B (zh) * 2015-09-01 2020-12-11 日商琳得科股份有限公司 黏著薄片
CN110494958A (zh) * 2017-04-12 2019-11-22 日东电工株式会社 晶圆加工用粘合片
CN109082241A (zh) * 2017-06-13 2018-12-25 麦克赛尔控股株式会社 双面粘着胶带、及薄膜部件与支承部件的层叠体

Similar Documents

Publication Publication Date Title
JP5718005B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP5144634B2 (ja) 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP5137937B2 (ja) 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP5010668B2 (ja) 積層型半導体集積装置の製造方法
JP5552404B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
WO2009131405A2 (ko) 에폭시계 조성물, 접착 필름, 다이싱 다이본딩 필름 및 반도체 장치
EP3040390B1 (en) Adhesive film and method for manufacturing seminconductor device
WO2004065510A1 (ja) 粘着シート、半導体ウエハの表面保護方法およびワークの加工方法
TW201215655A (en) Dicing-diebonding film, method for producing dicing-diebonding film, and method for producing semiconductor device
WO2018207408A1 (ja) 半導体封止成形用仮保護フィルム
CN103305140A (zh) 半导体器件生产用耐热性压敏粘合带和使用其生产半导体器件的方法
JP2012151761A (ja) 固体撮像デバイス用表面保護用粘着テープ
US20130244377A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
KR20010052801A (ko) 반도체 칩의 수지 밀봉 방법 및 리드 프레임 등의 부착용점착 테이프
JP2012059846A (ja) 半導体製造用粘着フィルム及びその製造方法
CN103305139A (zh) 半导体器件生产用耐热性压敏粘合带以及使用其生产半导体器件的方法
JP2012064714A (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
EP2639278A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing seminconductor device using the tape
CN105324454A (zh) 用于形成切割膜的粘着层的组合物及切割膜
WO2012099159A1 (ja) 半導体パッケージ製造工程用耐熱性粘着テープ
US20130240141A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
EP2639277A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
KR20130103947A (ko) 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법
JP2004186323A (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
KR20130103950A (ko) 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130918