KR20130103950A - 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법 - Google Patents

반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20130103950A
KR20130103950A KR1020120024999A KR20120024999A KR20130103950A KR 20130103950 A KR20130103950 A KR 20130103950A KR 1020120024999 A KR1020120024999 A KR 1020120024999A KR 20120024999 A KR20120024999 A KR 20120024999A KR 20130103950 A KR20130103950 A KR 20130103950A
Authority
KR
South Korea
Prior art keywords
semiconductor device
resin
adhesive tape
adhesive
heat
Prior art date
Application number
KR1020120024999A
Other languages
English (en)
Inventor
가즈키 소에지마
신지 호시노
다카마사 히라야마
가즈유키 기우치
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Priority to KR1020120024999A priority Critical patent/KR20130103950A/ko
Publication of KR20130103950A publication Critical patent/KR20130103950A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/02—Polysilicates
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/318—Applications of adhesives in processes or use of adhesives in the form of films or foils for the production of liquid crystal displays
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/12—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers
    • C09J2301/124—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers the adhesive layer being present on both sides of the carrier, e.g. double-sided adhesive tape
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60015—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using plate connectors, e.g. layer, film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Abstract

본 발명은, 기재층, 및 상기 기재층의 양면에 형성된 점착제층을 포함하고, 적어도 반도체 칩을 수지에 의해 봉지하는 측의 점착제층이 실리콘 점착제를 함유하는 반도체 장치 제조용 내열성 점착 테이프를 제공한다. 상기 내열성 점착 테이프는 금속제의 리드 프레임을 이용하지 않는 무기판 반도체 패키지의 제조 방법에서 칩을 가고정하기 위해 사용된다.

Description

반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법{HEAT-RESISTANT PRESSURE-SENSITIVE ADHESIVE TAPE FOR PRODUCTION OF SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE USING THE TAPE}
본 발명은, 금속제의 리드 프레임을 이용하지 않는 무기판(substrateless) 반도체 패키지의 제조 방법에서 칩을 가고정하기 위해 사용되는 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법에 관한 것이다.
최근, LSI의 실장 기술에서 CSP(Chip Size/Scale Package) 기법이 주목받고 있다. 이 기술 중, WLP(Wafer Level Package)로 대표되는, 기판을 이용하지 않고 칩만을 이용하는 형태의 패키지는, 소형화와 고집적의 면에서 특히 주목받는 패키지 형태의 하나이다. WLP의 제조 방법에 의하면, 기판을 이용하지 않고서 정연히 배열한 복수의 반도체 Si 웨이퍼 칩을 봉지 수지에 의해 일괄 봉지한 후, 절단에 의해 개별 구조물로 분할함으로써, 기판을 이용하는 종래의 패키지보다도 소형의 패키지를 효율적으로 생산할 수 있다.
이러한 WLP의 제조 방법에서는, 종래에 기판에 고정하던 칩을 별도의 지지체 상에 고정하는 것이 필요하다. 또한, 수지 봉지를 거쳐서 개별 패키지로 성형된 후에는 고정을 해제해야 한다. 따라서, 상기 지지체는 영구 접착되어서는 안되고 재박리 가능해야 한다. 이러한 점에서, 칩을 가고정하기 위한 지지체로서 점착 테이프를 이용하는 수법이 존재한다.
일본 특허공개 2001-308116호 공보 일본 특허공개 2001-313350호 공보
이하에서, 무기판 반도체 장치의 제조 방법을 나타내는 도 2a 내지 2f를 참조하면서 본 발명이 해결하고자 하는 과제를 설명한다.
복수의 칩(1)을, 양면에 점착제층을 갖는 반도체 장치 제조용 내열성 점착 테이프(2)에 접착하고, 또한 반도체 장치 제조용 내열성 점착 테이프(2)를 기판(3)에 고정시켜, 도 2a에 도시된 바와 같은 구조를 형성한다. 또는, 기판(3)에 반도체 장치 제조용 내열성 점착 테이프(2)를 접착하고, 이어서 칩(1)을 상기 테이프(2)에 고정시켜, 도 2a에 도시된 구조를 형성한다.
상기 도 2a에 도시된 구조를 갖는 칩(1)을, 그 칩(1)의 위로부터 봉지 수지(4)에 의해 복수의 칩이 일체가 되도록 봉지하여, 도 2b에 도시된 구조를 형성한다.
그 다음, 도 2c에 도시된 바와 같이, 반도체 장치 제조용 내열성 점착 테이프(2)와 기판(3)의 일체물로부터, 봉지 수지(4)에 의해 봉지된 복수의 칩(1)을 분리하는 방법, 또는 봉지 수지(4)에 의해 봉지된 복수의 칩(1)과 반도체 장치 제조용 내열성 점착 테이프(2)를 포함하는 조립물을 기판(3)으로부터 박리하고, 이어서 반도체 장치 제조용 내열성 점착 테이프(2)만을 봉지된 칩으로부터 박리하는 방법에 의해, 봉지 수지(4)에 의해 봉지된 복수의 칩(1)을 얻는다.
상기 봉지 수지(4)에 의해 봉지된 복수의 칩(1)의, 반도체 장치 제조용 내열성 점착 테이프(2)가 설치되어 있었던 측이면서 칩(1)의 표면이 노출되어 있는 측에서, 칩(1) 표면의 필요 개소에 전극(5)을 형성하여, 도 2d에 도시된 구조를 형성한다.
그 다음, 상기 구조에 대해, 봉지 수지측에 필요에 따라 다이싱 링(7)을 갖춘 다이싱 테이프(8)를 접착하여, 다이싱 공정을 위해 봉지 수지(4)에 의해 봉지된 복수의 칩(1)을 고정한다. 얻어진 조립물을, 도 2e에 도시된 바와 같이 다이싱 블레이드(6)에 의해 다이싱을 실시하여, 마지막으로 도 2f에 도시된 바와 같이 수지에 의해 봉지된 복수의 칩을 각각 갖는 복수의 무기판 패키지를 얻는다.
수지에 의한 봉지시에, 반도체 장치 제조용 내열성 점착 테이프(2)의 기재층 및 점착제층의 팽창 및 탄성으로 인해, 도 3의 (a)에 도시된 반도체 장치 제조용 내열성 점착 테이프(2)가 도 3의 (b)에 도시된 바와 같이 평면 방향으로 변형됨으로써, 반도체 장치 제조용 내열성 점착 테이프(2) 상에 설치되어 있었던 칩(1)의 위치가 이동하는 경우가 있다.
그 결과, 칩(1) 상에 전극을 설치할 때에는, 칩과 전극 간의 상대적 위치 관계가 예정한 위치 관계와 다르게 된다. 또한, 칩(1)을 수지에 의해 봉지하고, 그 후에 다이싱할 때에는, 칩(1)의 예정한 위치에 근거하여 미리 정해져 있었던 다이싱 공정에서의 다이싱 선과, 칩(1)의 실제 위치에 의해 필요해지는 다이싱 선이 다르게 된다.
그러한 경우, 다이싱에 의해 얻어진 각 패키지는 봉지되어 있는 칩의 위치에 격차가 생겨, 후속 공정을 원활히 진행시킬 수 없다. 또한, 봉지가 충분히 이루어져 있지 않은 패키지가 얻어져 바람직하지 않을 수 있다.
반도체 장치 제조용 내열성 점착 테이프(2)를 수지에 의해 봉지된 칩으로부터 박리할 때에는, 특히 반도체 장치 제조용 내열성 점착 테이프(2)의 칩측에 형성된 점착제의 성질에 따라서는, 테이프가 중(重)박리성을 나타낸다. 따라서, 박리가 곤란해지거나, 도 4에 도시된 바와 같이 접착제가 잔류하거나, 또는 박리 대전이 생길 우려가 있다.
박리가 곤란해지는 경우, 박리 시간이 길어지기 때문에 중박리성으로 인해 생산성이 저하된다. 도 4에 도시된 바와 같이 접착제 잔류물(9)이 남는 경우, 전극 형성과 같은 후속 공정을 수행할 수 없게 된다. 또한, 박리 대전이 발생하는 경우, 분진 등의 접착으로 인해 후속 공정에서 불편함이 생길 수 있다.
전술한 바와 같이, 점착 테이프를 사용한 무기판 반도체 패키지의 제조 방법에 있어서는, 수지에 의한 봉지시의 압력으로 인해 칩이 테이프에 의해 유지되지 않고 지정 위치로부터 어긋난다. 또는, 반도체 장치 제조용 내열성 점착 테이프가 봉지 수지의 경화 및 열로 인해 칩면 또는 봉지 수지면에 강하게 점착되어, 점착 테이프 박리시에 패키지가 파손될 수 있다.
본 발명은, 무기판 반도체 칩을 수지에 의해 봉지할 때에 상기 칩을 가고정하기 위해 상기 칩에 접착되어 사용되는 반도체 장치 제조용 내열성 점착 테이프로서, 기재층, 및 상기 기재층의 양면에 형성된 점착제층을 포함하고, 적어도 반도체 칩을 수지에 의해 봉지하는 측의 점착제층이 실리콘 점착제를 포함하는 반도체 장치 제조용 내열성 점착 테이프를 제공한다.
하나의 바람직한 실시형태에서, 반도체 칩을 수지에 의해 봉지하지 않는 측의 점착제층은, 열팽창성 미소구를 함유하는 열팽창성 점착제를 함유한다.
다른 바람직한 실시형태에서, 실리콘 점착제 중의 실리콘 고무와 실리콘 수지의 비율은 95/5 내지 20/80이다.
또 다른 바람직한 실시형태에서, 반도체 칩을 수지에 의해 봉지하는 측의 점착제층의 실리콘 점착제는 175℃에서의 SUS304BA판에 대한 180° 박리 점착력이 0.2N/20mm 이상이다.
또 다른 바람직한 실시형태에서, 반도체 칩을 수지에 의해 봉지하는 측의 점착제층의 실리콘 점착제는 175℃ 가열 후의 봉지 수지에 대한 180° 박리 점착력이 5.0N/20mm 이하이다.
또한, 본 발명은, 전술한 반도체 장치 제조용 내열성 점착 테이프를 사용하는 것을 포함하는, 금속제의 리드 프레임을 이용하지 않는 무기판 반도체 장치의 제조 방법도 제공한다.
하나의 바람직한 실시형태에서, 상기 방법은
(A) 상기 점착 테이프의 열팽창성 점착제층 표면에 지지체를 접착하고, 실리콘 점착제층 표면에 피착체를 접착하는 공정,
(B) 피착체를 가공하는 공정,
(C) 가열 처리에 의해 지지체로부터 상기 점착 테이프를 박리하는 공정, 및
(D) 가공 후의 피착체로부터 상기 점착 테이프를 박리하는 공정
을 포함한다.
본 발명은 금속제의 프레임을 이용하지 않는 무기판 반도체 장치의 제조 방법(예를 들어, WLP의 제조 방법)에서 칩을 가고정하기 위해 사용되는 점착 테이프로서, 수지 봉지시의 압력으로 인해 칩이 테이프에 의해 유지되지 않고서 지정 위치로부터 어긋나는 일이 없고, 봉지 후에 봉지 수지에 대한 접착제 잔류물의 발생 없이 사용 후에 경(輕)박리될 수 있는 반도체 장치 제조용 내열성 점착 테이프를 제공한다.
도 1은 본 발명의 반도체 장치 제조용 내열성 점착 테이프를 사용하여 무기판 BGA를 제조하는 공정을 나타내는 흐름도이다.
도 2a 내지 2f는 무기판 패키지의 제조 방법을 나타내는 모식도이다.
도 3은 봉지 수지에 의한 봉지시의 열에 의해, 칩을 탑재한 반도체 장치 제조용 내열성 점착 테이프가 변형되는 것을 나타내는 도면이다.
도 4는 반도체 장치 제조용 내열성 점착 테이프를 박리할 때에 대전 및 접착제 잔류물이 생기는 것을 나타내는 도면이다.
도 5는 본 발명의 반도체 장치 제조용 내열성 점착 테이프의 단면도이다.
본 발명자들은 상기 과제를 해결하기 위해 반도체 장치 제조용 내열성 점착 테이프의 재료, 구성 등에 대해 다양한 연구를 한 결과, 실리콘 점착제를 함유하는 점착제층을 갖는 반도체 장치 제조용 내열성 점착 테이프를 사용함으로써 상기 과제를 해결할 수 있다는 것을 발견하여, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은, 금속제의 리드 프레임을 이용하지 않는 무기판 반도체 칩을 수지에 의해 봉지할 때에 상기 칩을 가고정하기 위해 상기 칩에 접착되어 사용되는 반도체 장치 제조용 내열성 점착 테이프에 관한 것이다. 상기 반도체 장치 제조용 내열성 점착 테이프는 기재층, 및 상기 기재층의 양면에 형성된 점착제층을 포함한다. 적어도 수지 봉지가 행해지는 측에 설치되는 점착제층은 실리콘 점착제를 함유한다. 수지 봉지가 행해지는 측의 반대측의 점착제층은 열팽창성 미소구를 함유하는 열팽창성 점착제층일 수 있다.
상기 반도체 장치 제조용 내열성 점착 테이프에 있어서, 상기 열팽창성 점착제층도 실리콘 점착제를 이용할 수 있다.
이하에서, 본 발명의 반도체 장치 제조용 내열성 점착 테이프를 설명한다.
도 5는 본 발명에 사용되는 반도체 장치 제조용 내열성 점착 테이프(2)의 일 실시형태를 나타낸다. 10은 평활한 박리 시트, 11은 실리콘 점착제층, 12는 기재층, 13은 고무상 유기 탄성층, 14는 열팽창성 점착제층이다.
실리콘 점착제층 (11)
실리콘 점착제층(11)을 구성하는 실리콘 점착제는 200℃에서의 저장 탄성률이 5.0×103N/cm2 이상인 것이 바람직하고, 실리콘 점착제층(11)의 두께는 2 내지 50㎛인 것이 바람직하다. 또한, 실리콘 점착제층(11)은 JIS C2107에 준거한 200℃ 가열 후의 점착력이 0.05 내지 4.0N/20mm 폭인 것이 바람직하다.
상기 점착제층으로서는, 오가노폴리실록세인 구조, 바람직하게는 다이메틸 폴리실록세인 구조를, 바이닐기와 같은 불포화기, 및 SiH기를 이용하여 가교시킨 다음, 백금계 촉매에 의해 경화시켜 얻어지는 부가 중합형 실리콘 점착제층, 또는 BPO와 같은 유기 과산화물에 의해 경화시켜 얻어지는 실리콘 점착제층을 사용할 수 있다. 내열성의 관점에서 부가 중합형의 것이 바람직하다. 이 때, 얻어지는 점착력을 고려하여 불포화기의 밀도에 따라 가교 밀도를 조정할 수 있다.
이 실리콘 점착제층의 형성에서는 부가 중합을 행하기 위해 가열 등을 행하는 것이 필요하다.
그 점착력에 관하여, 실리콘에 대한 점착력과 수지에 대한 점착력 사이에서 큰 차이가 생기는 경우에는, 그 점착력의 차이로 인해 대전이 생길 가능성이 있다. 따라서, 양자의 점착력 값이 가능한 한 가까울 것이 요구된다는 관점에서, 양자에 대한 점착력을 상기 범위에 들게 하는 것이 필요하다.
상기 관점에서, 실리콘 점착제층은 175℃에서의 SUS304BA판에 대한 180° 박리 점착력이 바람직하게는 0.2N/20mm 이상, 보다 바람직하게는 0.5N/20mm 이상이다. 또한, 실리콘 점착제층은 175℃ 가열 후의 봉지 수지에 대한 180° 박리 점착력이 바람직하게는 5.0N/20mm 이하, 보다 바람직하게는 3.0N/20mm 이하이다.
실리콘 점착제층은 열팽창성이 작다. 따라서, 수지에 의한 봉지 후에 칩 위치의 어긋남이 작다. 그 어긋남의 정도는 0.3mm 이하, 바람직하게는 0.1mm 이하이다.
봉지 수지를 가열 경화시키는 공정에서 반도체 장치 제조용 내열성 점착 테이프(2)로부터의 발생 가스에 의해 패키지가 오염되는 경우, 패키지의 신뢰성이 떨어질 수도 있다(예를 들어, 재배선(rewiring) 시의 도금 불량). 이 때문에, 실리콘 점착제층(11)의 180℃에서의 중량 감소량(weight loss)은 바람직하게는 3.0중량% 이하, 보다 바람직하게는 2.0중량% 이하이다.
실리콘 점착제층(11)의 겔 분율은 바람직하게는 30중량% 이상, 보다 바람직하게는 40중량% 이상, 보다 더 바람직하게는 50중량% 이상이다. 실리콘 점착제층(11)의 겔 분율이 30중량% 이상이면, 고온 영역에서 실리콘 점착제층의 특성 유지가 용이해져, 수지에 의한 봉지시에 웨이퍼가 어긋나는 일이 없고, 봉지 수지에 대해 접착제 잔류물이 발생하는 일이 없다.
실리콘 점착제층(11)은, 가소제, 안료, 염료, 산화방지제, 대전방지제, 및 실리콘 점착제층(11)의 특성(예를 들어, 탄성률) 개선을 위해 첨가되는 충전제와 같은 당해 기술분야에서 통상 사용되는 각종 첨가제를 추가로 포함할 수도 있다. 추가되는 첨가제의 함유량은, 적당한 점착성을 손상시키지 않는 한, 특별히 한정되지 않는다.
기재층(12)
기재층(12)의 재료의 종류는 특별히 한정되지 않고, 수지에 의한 봉지시의 가열 조건 하에서 내열성을 갖는 기재가 사용된다. 수지 봉지 공정에는 일반적으로 약 175℃의 온도가 요구된다. 이러한 점에서, 그러한 온도 조건 하에서 현저한 수축이 발생하지 않거나 또는 기재층(12) 그 자체가 파괴되지 않을 정도의 내열성을 갖고 있는 재료가 바람직하게 사용된다. 이 때문에, 상기 재료의 온도 50 내지 250℃에서의 선 열팽창 계수가 0.8×10-5 내지 5.6×10-5/K인 것이 바람직하다.
봉지 수지를 경화시키는 가열 온도보다도 낮은 유리 전이 온도를 갖는 기재를 이용한 경우, 유리 전이 온도보다 높은 온도 영역에서의 선팽창 계수는 유리 전이 온도보다도 낮은 온도 영역에서의 선팽창 계수보다도 커서, 접착된 칩의 지정 위치로부터의 정밀도가 떨어지게 된다.
1축 또는 2축 연신된 기재에서는, 연신에 의해 야기된 신장이 유리 전이 온도보다 높은 온도에서는 수축되기 시작한다. 이것도, 접착된 칩의 지정 위치로부터의 정밀도가 떨어지게 한다. 따라서, 금속제의 리드 프레임을 이용하지 않는 무기판 반도체 칩을 수지 봉지할 때에, 상기 칩에 접착되어 사용되는 반도체 장치 제조용 내열성 점착 테이프(2)에 사용하는 기재층(12)의 유리 전이 온도가 180℃를 초과하면, 칩의 위치 정밀도를 향상시킬 수 있다.
기재의 예로서는, 폴리에틸렌 나프탈레이트(PEN) 필름, 폴리에틸렌 설폰(PES) 필름, 폴리에터 이미드(PEI) 필름, 폴리설폰(PSF) 필름, 폴리페닐렌 설파이드(PPS) 필름, 폴리에터 에터 케톤(PEEK) 필름, 폴리아릴레이트(PAR) 필름, 아라마이드 필름 및 액정 폴리머(LCP) 필름과 같은 내열성 플라스틱 필름을 들 수 있다.
또한, 수지에 의한 봉지시의 가열 조건이 150℃ 이하인 한, 폴리에틸렌 테레프탈레이트(PET) 필름도 사용할 수 있다.
내열성 기재로서는, 글라신지(glassine paper), 상질지 및 일본 종이와 같은 종이 기재; 셀룰로스, 폴리아마이드, 폴리에스터 및 아라마이드와 같은 부직포 기재; 및 알루미늄박, SUS박 및 Ni박과 같은 금속 필름 기재를 사용할 수 있다. 또한, 이들 재료를 적층하여 기재층(12)으로서 사용할 수도 있다.
기재층(12)의 두께는, 굽힘 및 찢어짐을 방지하기 위해 적어도 10 내지 200㎛, 바람직하게는 25 내지 100㎛이다. 그의 두께가 10㎛ 미만인 경우 취급성이 저하된다. 두께가 200㎛를 초과하면 비용이 상승되어 바람직하지 않다.
고무상 유기 탄성층 (13)
고무상 유기 탄성층(13)은, 반도체 장치 제조용 점착 테이프를 접착할 때에 그의 표면이 피착체의 표면 형상에 잘 추종하여 큰 접촉 면적을 제공하는 기능을 한다. 또한, 고무상 유기 탄성층(13)은, 반도체 장치 제조용 내열성 점착 테이프로부터 피착체를 박리하기 위해 열팽창성 점착제층(14)을 가열하여 발포 및/또는 팽창시킬 때에 반도체 장치 제조용 내열성 점착 테이프의 평면 방향에서의 발포 및/또는 팽창의 구속을 적게 하여 열팽창성 점착제층(14)의 삼차원적 구조가 변화됨으로 인한 물결모양 구조 형성을 조장하는 기능을 한다.
이러한 성질을 갖도록 하기 위해, 고무상 유기 탄성층(13)의 두께는 5 내지 50㎛인 것이 바람직하다.
고무상 유기 탄성층은, ASTM D-2240에 준거한 쇼어 D 경도가 바람직하게는 50 이하, 보다 바람직하게는 40 이하인 천연 고무 또는 합성 고무, 또는 고무 탄성을 갖는 합성 수지에 의해 형성될 수 있다.
상기 합성 고무 또는 합성 수지의 예로서는, 나이트릴계, 다이엔계 및 아크릴계와 같은 합성 고무, 폴리올레핀계 및 폴리에스터계와 같은 열가소성 엘라스토머, 및 에틸렌-아세트산 바이닐 공중합체, 폴리우레탄, 폴리뷰타다이엔 및 연질 폴리염화바이닐과 같은 고무 탄성을 갖는 합성 수지를 들 수 있다. 폴리염화바이닐과 같이 본질적으로는 경질인 폴리머는, 그것을 가소제 또는 유연제와 같은 배합 첨가제와 조합하여 그것에 고무 탄성을 부여해서 본 발명에 이용할 수 있다.
또한, 고무상 유기 탄성층은 고무계 점착제 및 수지계 점착제와 같은 종래의 점착제에 의해 형성될 수도 있다.
상기 점착제로서는, 고무계 점착제, 아크릴계 점착제 및 스타이렌/공액 다이엔 블록 공중합체계 점착제와 같은 적당한 점착제가 이용될 수 있다. 또한, 융점이 약 200℃ 이하인 열용융성(hot-melt) 수지를 함유시켜 크리프(creep)성을 개선한 점착제도 이용할 수 있다.
상기 점착제는 대전방지제, 가교제, 점착부여제, 가소제, 충전제 및 노화방지제와 같은 적당한 첨가제를 함유할 수도 있다.
보다 구체적으로, 상기 점착제의 예로서는, 천연 고무 또는 합성 고무를 베이스 폴리머로 하는 고무계 점착제, 및 메틸기, 에틸기, 프로필기, 뷰틸기, 2-에틸헥실기, 아이소옥틸기, 아이소노닐기, 아이소데실기, 도데실기, 라우릴기, 트라이데실기, 펜타데실기, 헥사데실기, 헵타데실기, 옥타데실기, 노나데실기 및 에이코실기와 같은 탄소 원자수 20 이하의 알킬기를 갖는 아크릴산 또는 메타크릴산의 아크릴산계 알킬 에스터, 아크릴산, 메타크릴산, 이타콘산, 아크릴산 하이드록시에틸, 메타크릴산 하이드록시에틸, 아크릴산 하이드록시프로필, 메타크릴산 하이드록시프로필, N-메틸올 아크릴아마이드, 아크릴로나이트릴, 메타크릴로나이트릴, 아크릴산 글리시딜, 메타크릴산 글리시딜, 아세트산 바이닐, 스타이렌, 아이소프렌, 뷰타다이엔, 아이소뷰틸렌, 및 바이닐 에터를 주성분으로 하는 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제를 들 수 있다.
열팽창성 점착제층 (14)
열팽창성 점착제층(14)을 형성하는 점착제는, 가열시에 열팽창성 미소구의 발포 및/또는 팽창을 허용하는 것이 필요하고, 상기 고무상 유기 탄성층에 사용될 수 있는 고무계 재료 또는 (메트)아크릴계 수지를 베이스로 하는 종래의 점착제, 바람직하게는 열팽창성 미소구의 발포 및/또는 팽창을 구속하지 않을 정도의 탄성을 갖는 점착제가 사용될 수 있다.
상기 폴리머는 점착부여제(예를 들어, 종래의 수지), 가소제, 안료, 충전제, 도전제, 대전방지제 등을 적절히 함유하고, 다작용성 에폭시 화합물, 아이소사이아네이트 화합물, 아지리딘 화합물, 멜라민 수지, 요소 수지, 무수 화합물, 폴리아민, 또는 카복실기 함유 폴리머와 같은 가교제에 의해 가교된다.
열팽창성 점착제층(14)은 점착제에 열팽창성 미소구를 함유시킴으로써 형성될 수 있다. 열팽창성 미소구의 예로서는, 아이소뷰텐, 프로페인 또는 펜테인과 같이 용이하게 가스화되어 열팽창성을 나타내는 적절한 물질을 코아세르베이션(coacervation)법 또는 계면 중합법으로 쉘 형성 물질에 의해 피복하여 얻어진 열팽창성 미소구를 들 수 있다. 바람직하게는 열팽창성 미소구는 체적 팽창 배율이 5배 이상, 바람직하게는 10배 이상이다.
열팽창성 미소구를 형성하는 쉘 형성 물질의 예로서는, 일반적으로 염화바이닐리덴-아크릴로나이트릴 공중합체, 폴리바이닐 알코올, 폴리바이닐 뷰티랄, 폴리메틸 메타크릴레이트, 폴리아크릴로나이트릴, 폴리염화바이닐리덴 및 폴리설폰을 들 수 있다. 본 발명에 있어서는, 쉘 형성 물질은 열용융성 물질 또는 열팽창으로 파괴되는 물질일 수 있다.
발포제의 첨가량은 열팽창성 점착제층(14)을 팽창(발포)시키는 정도 또는 점착력을 저하시키는 정도에 따라 적당히 결정된다. 발포제는 베이스 폴리머 100중량부당 일반적으로 1 내지 150중량부, 바람직하게는 25 내지 100중량부의 양으로 첨가된다. 열팽창성 점착제층의 두께는 바람직하게는 5 내지 80㎛, 보다 바람직하게는 15 내지 50㎛이다.
본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 피착체로부터 용이하게 박리할 수 있도록 하기 위한 가열 처리 조건은, 피착체의 표면 상태 또는 열팽창성 미소구의 종류로 인한 접착 면적의 감소성, 기재 및 피착체의 내열성, 가열 방법 등과 같은 조건에 의해 결정된다. 일반적인 조건은 가열 온도가 100 내지 250℃이고 가열 시간이 1 내지 90초(예를 들어, 핫 플레이트) 또는 5 내지 15분(예를 들어, 열풍 건조기)이다. 본 용도에 있어서는, 수지 봉지 온도가 약 175℃이기 때문에, 가열 조건은 가열 온도가 200 내지 250℃이고 가열 시간이 1 내지 90초(예를 들어, 핫 플레이트) 또는 1 내지 15분(예를 들어, 열풍 건조기)인 것이 바람직하다.
평활한 박리 시트(10)
평활한 박리 시트(10)는, 기재 필름 및 이의 편면에 형성된 박리제층을 포함하는 시트이고, 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 사용하기 전에 각 면의 점착제층을 노출시키기 위해 박리되는 시트이다.
박리제층은, 이와 접하는 점착제에 따라 장쇄 알킬계, 불소 수지계 및 실리콘 수지계와 같은 종래의 박리제층으로부터 적절히 선택하여 얻어질 수 있다.
기재 필름으로서는 종래의 필름이 사용될 수 있고, 예를 들어 폴리에터 에터 케톤 필름, 폴리에터 이미드 필름, 폴리아릴레이트 필름, 폴리에틸렌 나프탈레이트 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리뷰텐 필름, 폴리뷰타다이엔 필름, 폴리메틸 펜텐 필름, 폴리염화바이닐 필름, 폴리염화바이닐 공중합체 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리뷰틸렌 테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌-아세트산 바이닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌-(메트)아크릴산 공중합체 필름, 에틸렌-(메트)아크릴산 에스터 공중합체 필름, 폴리스타이렌 필름 및 폴리카보네이트 필름과 같은 플라스틱 필름으로부터 선택될 수 있다.
사용될 수 있는 박리제층은, 불소화된 실리콘 수지계 박리제, 불소 수지계 박리제, 실리콘 수지계 박리제, 폴리바이닐 알코올 수지, 폴리프로필렌 수지 및 장쇄 알킬 화합물과 같은 종래의 박리제로부터 점착제층의 수지에 따라 적당한 박리제를 선택하고, 선택된 박리제를 상기 수지에 함유시켜 얻어지는 층이다.
반도체 장치 제조용 내열성 점착 테이프(2)의 제조 방법
본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)는 일반적인 제조 방법에 의해 제조될 수 있다. 예를 들면, 실리콘 점착제층(11), 및 필요에 따라 고무상 유기 탄성층(13) 및 열팽창성 점착제층(14)의 각각을 구성하는 조성물을 소정의 용제에 용해시켜 각각의 도공액을 조제하고, 이들 도공액을 목적하는 반도체 장치 제조용 내열성 점착 테이프(2)의 층 구성이 되도록 기재층(12)에 도포한 후, 얻어진 도공층을 소정 조건 하에서 가열·건조한다.
또한, 실리콘 점착제층(11), 고무상 유기 탄성층(13) 및 열팽창성 점착제층(14)을 구성하는 조성물의 각 용액을 박리성 필름 등에 예를 들어 캐스팅함으로써 단체(單體)의 필름을 작성하고, 이들 필름을 기재에 순차적으로 적층시킬 수도 있다. 상기 도공액의 도포와 상기 단체의 필름에 의한 적층을 조합할 수도 있다. 사용되는 용제는 특별히 한정되지 않는다. 실리콘 점착제층(11)을 구성하는 재료의 용해성이 양호한 점을 고려하면, 메틸 에틸 케톤과 같은 케톤계 용제가 바람직하게 사용된다. 또한, 상기 구성 재료를 수계(水系)의 디스퍼젼 용액으로 하고, 이 용액을 기재층(12)에 도포하고, 얻어진 도공층을 가열·건조하고, 이들 절차를 반복함으로써 실리콘 점착제층(11)을 적층하여 반도체 장치 제조용 내열성 점착 테이프(2)를 형성하는 방법도 사용할 수 있다.
반도체 장치 제조용 내열성 점착 테이프의 사용 방법
반도체 장치 제조용 내열성 점착 테이프(2)는 도 1 및 도 2a 내지 2f 등에 도시된 공정에서 사용된다.
예로서 무기판 BGA를 제조하는 공정의 개요를 이하에서 설명한다.
도 1은, 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 사용한, 무기판 반도체 칩을 수지에 의해 봉지하는 반도체 장치의 제조 방법을 나타내는 도면이다.
공정 (a)에서, 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 기판(3)에 접착·고정시킨다. 공정 (b)에서는, 상기 테이프에 반도체 칩을 임의의 간격을 두고 접착·고정시킨다. 후속 공정 (c)에서, 고정된 반도체 칩을 매립하도록 봉지 수지(4)에 의해 상기 칩을 봉지한다.
공정 (d)에서는, 이렇게 하여 봉지된 복수의 칩을 봉지 수지 및 반도체 장치 제조용 내열성 점착 테이프(2)와 함께 기판으로부터 가열 박리에 의해 박리한다. 공정 (e)에서는, 수지 봉지된 반도체 칩으로부터 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 박리한다.
공정 (f)에서는, 반도체 칩들 사이의 부분 및 반도체 칩 표면에 각종의 패턴 인쇄를 실시하여 배선용 리드 등을 형성한다. 후속 공정 (g)에서, 상기 배선용 리드는 칩 표면에 구상의 접속 전극인 범프 등을 형성한다.
마지막으로, 공정 (h)에서, 반도체 칩들 사이의 봉지 수지부를 다이싱 등에 의해 절단하여, 개별 반도체 칩(들)이 설치된 각 반도체 장치를 얻을 수 있다.
이하에서, 상기 방법을 도 2a 내지 2f를 참조하면서 구체적으로 설명한다.
반도체 칩의 접착 공정
양면의 박리 시트를 제거한 반도체 장치 제조용 내열성 점착 테이프(2)의 열팽창성 점착제층(14)측을 기판에 접착하고, 실리콘 점착제층(11)측이 상면에 노출되도록 한다.
상기 실리콘 점착제층(11) 상에, 수지에 의해 봉지하고자 하는 소정의 반도체 칩(1)을 소정의 배치가 되도록 탑재·접착하여, 반도체 장치 제조용 내열성 점착 테이프(2)의 실리콘 점착제층(11)에 상기 칩을 고정시킨다. 이 때, 반도체 칩(1)의 구조, 형상, 크기 등은 특별히 한정되지 않는다.
봉지 공정
본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)가 사용되는 봉지 공정에 이용되는 수지는 에폭시 수지와 같은 종래의 봉지용 수지일 수 있다. 분말상 수지의 용융 온도 및 경화 온도, 및 액상 수지의 경화 온도는 반도체 장치 제조용 내열성 점착 테이프(2)의 내열성을 감안하여 선택된다. 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)는 통상의 봉지 수지의 용융 온도 및 경화 온도에서 내열성을 갖는다.
봉지 공정은 칩 보호 목적으로 상기 수지를 이용하여 금형 내에서 행해지고, 예를 들어 170 내지 180℃의 온도에서 행해진다.
반도체 장치 제조용 내열성 점착 테이프(2)를 박리한 후에, 포스트-몰드 경화(post-mold curing)를 행한다.
박리 공정
기판 상의 반도체 장치 제조용 내열성 점착 테이프(2)에 고정된 칩이 수지에 의해 봉지된 후, 200 내지 250℃의 온도에서 1 내지 90초의 기간 동안(핫 플레이트 등) 또는 1 내지 15분의 기간 동안(열풍 건조기)의 조건 하에 가열을 행하여 반도체 장치 제조용 내열성 점착 테이프(2)의 열팽창성 잠착제층(14)을 팽창시킴으로써, 반도체 장치 제조용 내열성 점착 테이프(2)의 열팽창성 잠착제층(14)과 기판(3)의 점착력을 저하시키고, 반도체 장치 제조용 내열성 점착 테이프(2)와 기판(3)을 서로 분리한다.
그 후, 수지에 의해 봉지된 칩을 포함하는 층으로부터 반도체 장치 제조용 내열성 점착 테이프(2)를 박리한다.
또는, 반도체 장치 제조용 내열성 점착 테이프(2)와 기판(3)을 서로 분리하지 않고 일체 형태를 유지하고, 반도체 장치 제조용 내열성 점착 테이프(2)의 실리콘 점착제층으로부터 봉지 수지(4)에 의해 봉지된 복수의 칩(1)을 분리하는 방법을 이용할 수도 있다.
전극 형성 공정
수지(4)에 의해 봉지된 칩(1)을 포함하는 층의, 반도체 장치 제조용 내열성 점착 테이프(2)가 적층되어 있었고 칩(1) 표면의 일부가 노출되어 있는 측에서, 스크린 인쇄와 같은 방법 및 돌기 형상 등의 접속 전극을 형성하는 수단에 의해, 각각의 칩의 소정 개소에 전극(5)을 형성한다. 사용되는 전극 재료는 종래의 재료일 수 있다.
다이싱 공정
수지(4)에 의해 봉지된 칩(1)을 포함하는 층을, 바람직하게는 다이싱 링(7)을 갖춘 다이싱 시트(8)에 고정한 후, 통상의 다이싱 공정에서 사용되는 다이싱 블레이드(6)를 이용하여 각 패키지로 절단한다. 이 때, 각 칩(1)이 소정 위치에 존재하고 있지 않으면, 전극의 형성이 부정확해지고 각 패키지의 칩(1) 위치가 부정확해진다. 최악의 경우에는, 다이싱을 행할 때 다이싱 블레이드(6)가 칩(1)에 접촉할 가능성이 있다.
본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 사용하면, 수지(4)에 의한 봉지 공정에서 칩(1)의 위치가 어긋나는 것을 방지할 수 있다. 따라서, 이러한 지장 없이 원활히 다이싱 공정을 수행할 수 있고, 결과적으로 봉지 수지 내에 정확히 칩(1)이 위치하는 패키지가 얻어질 수 있다.
이하에서, 실시예를 참조하여 본 발명을 보다 상세히 설명하지만, 본 발명이 실시예에 한정되는 것으로 해석되지 않음을 주의해야 한다.
실시예
실시예 1
열팽창성 점착제 조성물로서, 에틸 아크릴레이트-뷰틸 아크릴레이트-아크릴산(20부-80부-10부)을 포함하는 공중합체 100부에 에폭시 가교제 1.0부, 로진계 점착부여제 5부, 200℃ 발포/팽창 타입의 열팽창성 미소구 50부 및 톨루엔을 균일하게 혼합, 용해하여 도공액을 제작하였다.
실리콘 점착제층으로서, 부가 반응형 실리콘 점착제(실리콘 고무비/실리콘 수지비 = 50/50), 백금계 촉매 및 톨루엔을 균일하게 혼합, 용해하여 도공액을 제작하였다. 이 도공액을 25㎛ 두께의 폴리이미드 필름(도레이듀퐁사(Du pont-Toray Co., Ltd.)제 캅톤(KAPTON) 100H)에 두께 5㎛가 되도록 기재층으로서 도포한 다음, 건조시켰다. 실리콘 점착제가 도포되어 있지 않은 기재층의 면에, 상기에서 제작된 열팽창성 점착제 조성물을 도포한 다음, 건조시켰다. 이렇게 하여, 두께 약 40㎛의 열팽창성 점착제층을 갖는 반도체 장치 제조용 내열성 점착 테이프를 얻었다.
상기 반도체 장치 제조용 내열성 점착 테이프의 열팽창성 점착제면을 편평하고 평활한 테이블에 압착 고정시킨 후, 실리콘 점착제면 상에 5mm×5mm 크기의 Si 웨이퍼 칩을 배치하고, 그 위에 분말상 에폭시 봉지 수지(닛토덴코사(Nitto Denko Corporation)제 GE-7470LA)를 스프레이하고, 온도 175℃에서 압력 400kPa 하에 2분간 몰딩하였다. 그 테이프를 150℃에서 60분간 가열하여 수지의 경화를 촉진(포스트-몰드 경화)시켰다. 이렇게 하여 패키지를 제작하였다.
패키지 제작 후, 칩의 초기 위치로부터의 어긋남 거리를 디지털 현미경으로 측정하였다. 또한, 반도체 장치 제조용 내열성 점착 테이프를 박리한 후 접착제 잔류물의 유무를 육안으로 확인하였다.
실시예 2
열팽창성 점착제 조성물로서, 부가 반응형 실리콘 점착제(실리콘 고무비/실리콘 수지비 = 70/30), 백금계 촉매 및 톨루엔을 균일하게 혼합, 용해하여 얻어진 도공액, 200℃ 발포/팽창 타입의 열팽창성 미소구 50부 및 톨루엔을 균일하게 혼합, 용해하여 제작된 도공액을 이용한 것 이외는, 실시예 1과 동일한 방법으로 패키지를 제작하였다.
비교예 1
실리콘 점착제층으로서, 부가 반응형 실리콘 점착제(실리콘 고무비/실리콘 수지비 = 98/2), 백금계 촉매 및 톨루엔을 균일하게 혼합, 용해하여 제작된 도공액을 이용한 것 이외는, 실시예 1과 동일한 방법으로 패키지를 제작하였다.
비교예 2
실리콘 점착제층으로서, 부가 반응형 실리콘 점착제(실리콘 고무비/실리콘 수지비 = 10/90), 백금계 촉매 및 톨루엔을 균일하게 혼합, 용해하여 제작된 도공액을 이용한 것 이외는, 실시예 1과 동일한 방법으로 패키지를 제작하였다.
비교예 3
실리콘 점착제층 대신에, 뷰틸 (메트)아크릴레이트 모노머 100중량부 및 구성 모노머로서의 (메트)아크릴산 모노머 3중량부를 포함하는 아크릴계 공중합체 100중량부에 에폭시 가교제(미쓰비시가스화학사(Mitsubishi Gas Chemical Company, Inc.)제 테트라드(Tetrad)-C) 0.6중량부 및 아이소사이아네이트 가교제(닛폰폴리우레탄사(Nippon Polyurethane Industry Co., Ltd.)제 코로네이트(CORONATE)-L) 2중량부를 첨가하여 얻어진 점착제 조성물을 이용한 것 이외는, 실시예 1과 동일한 방법으로 패키지를 제작하였다.
비교예 4
실리콘 점착제층 대신에, 천연 고무 100중량부에 페놀 수지 50중량부 및 금속 가교제 30중량부를 첨가하여 얻어진 점착제 조성물을 이용한 것 이외는, 실시예 1과 동일한 방법으로 패키지를 제작하였다.
비교예 5
열팽창성 점착제층으로서, 에틸 아크릴레이트-뷰틸 아크릴레이트-아크릴산(20부-80부-10부)을 포함하는 공중합체 폴리머 100부, 에폭시 가교제(미쓰비시가스화학사제 테트라드-C) 1.0부, 로진계 점착부여제 5부 및 톨루엔을 균일하게 혼합, 용해하여 얻어진 도공액을 이용한 것 이외는, 실시예 1과 동일한 방법으로 패키지를 제작하였다.
결과
이상과 같이 하여 제작한 반도체 장치 제조용 내열성 점착 테이프 및 패키지에 있어서, 175℃에서의 SUS304BA판에 대한 180° 박리 점착력(이하, "175℃ 점착력"이라고 함), 패키지로부터 반도체 장치 제조용 내열성 점착 테이프를 실제로 박리할 때의 180° 박리 점착력(이하, "박리력"이라고 함), 칩의 초기 위치로부터의 어긋남 거리의 값, 및 반도체 장치 제조용 내열성 점착 테이프 박리 후 접착제 잔류물의 현미경으로의 육안 관찰에 의한 유무를 하기 표 1에 나타낸다.
단위 실시예 1 실시예 2 비교예 1 비교예 2 비교예 3 비교예 4 비교예 5
SUS304에 대한
175℃ 점착력		 N/20mm 0.67 0.72 0.08 1.02 0.11 0.14 0.16
패키지에 대한 박리력 N/20mm 1.34 2.48 1.11 6.01 8.88 7.73 *1
칩 어긋남
거리
mm		 0.01 0.01 3.1 0.02 2.7 3.3 *1
접착제 잔류물 - 없음 없음 없음 관찰됨 관찰됨 관찰됨 *1
*1: 열팽창성 점착제층에 열팽창성 미소구가 함유되어 있지 않았기 때문에, 봉지 후의 패키지를 회수할 때에 패키지의 현저한 파손이 확인되었다. 이 파손으로 인해, 본 항목은 측정 불가능하였다.
실시예 1에서는, 몰딩시에 충분한 점착력을 가짐으로써 칩의 어긋남을 억제하고, 또한 봉지 수지에 대한 점착력이 작다는 실리콘 점착제의 특징을 이용하여, 경박리 가능하고 박리 후의 접착제 잔류물도 없는 양호한 패키지를 얻을 수 있었다.
실시예 2에서도, 실시예 1과 마찬가지로 175℃ 점착력이 높기 때문에, 칩의 어긋남을 억제할 수 있으며, 경박리 가능하고 박리 후의 접착제 잔류물도 없는 양호한 패키지를 얻을 수 있었다.
비교예 1에서, 경박리 가능하고 박리 후의 접착제 잔류물도 없는 패키지를 얻을 수 있었다. 그러나, 실리콘 점착제 중의 실리콘 고무비가 많기 때문에, 점착력이 저하되어 칩 어긋남을 억제할 수 없었다. 이 결과는, 수지 봉지면에 실리콘 점착제가 존재하더라도 실리콘 고무비/실리콘 수지비를 최적화하지 않으면 칩의 어긋남을 해결할 수 없다는 것을 나타낸다.
비교예 2에서, 몰딩시에 충분한 점착력을 가짐으로 인해 칩의 어긋남을 억제할 수 있었다. 그러나, 실리콘 점착제 중의 실리콘 고무비가 적기 때문에, 점착제의 응집력이 저하되고, 패키지에 대한 점착력이 증가하며, 박리 후의 접착제 잔류물이 발생하였다. 이 결과는, 수지 봉지면에 실리콘 점착제가 존재하더라도 실리콘 고무비/실리콘 수지비를 최적화하지 않으면 패키지의 경박리 및 박리 후의 접착제 잔류물을 해결할 수 없다는 것을 나타낸다.
비교예 3 및 4에서는, 아크릴계 점착제 및 고무계 점착제의 특징인 고온 영역에서의 점착력 저하 때문에 칩의 어긋남을 억제할 수 없었다. 이 결과는, 기재층만이 낮은 열팽창률을 갖고 있더라도 실리콘 점착제층을 사용하지 않으면 칩의 어긋남을 해결할 수 없다는 것을 나타낸다. 게다가, 아크릴계 점착제 및 고무계 점착제의 특징이기도 한, 다작용 봉지 수지에 대한 점착력이 높기 때문에, 박리력이 실시예보다도 높고, 박리 후의 접착제 잔류물이 발생하였다.
비교예 5에서는, 기판면 상의 점착제가 열박리 기능을 갖고 있지 않기 때문에, 기판으로부터의 패키지 회수가 불가능하고, 패키지를 본 공정에서 사용할 수 없었다.
이상의 결과로부터, 본 발명은, 수지 봉지 공정에서 칩을 유지하고, 후속의 가열 처리로 인한 점착제층의 경화에 의해 접착제 잔류물을 저감할 수 있는, 무기판 반도체 패키지 제조시의 칩을 가고정하는 반도체 장치 제조용 내열성 점착 테이프를 제공할 수 있다.
본 발명을 그의 특정 실시형태를 참조하여 상세히 설명하였지만, 본 발명의 범위로부터 이탈하지 않고 다양한 변화 및 변경을 행할 수 있음은 당업자에게 자명할 것이다.
본 출원은 2010년 9월 14일자로 출원된 일본 특허출원 제2010-206160호에 기초하며, 그 출원의 전체 내용은 본 발명에 참고로 인용된다.
1: 칩
2: 반도체 장치 제조용 내열성 점착 테이프
3: 기판 4: 봉지 수지
5: 전극 6: 다이싱 블레이드
7: 다이싱 링 8: 다이싱 테이프
9: 접착제 잔류물 10: 평활한 박리 시트
11: 실리콘 점착제층 12: 지지 기재층
13: 고무상 유기 탄성층 14: 열팽창성 점착제층
15: 단자

Claims (7)

  1. 무기판(substrateless) 반도체 칩을 수지에 의해 봉지할 때에 상기 칩을 가고정하기 위해 상기 칩에 접착되어 사용되는 반도체 장치 제조용 내열성 점착 테이프로서,
    기재층, 및 상기 기재층의 양면에 형성된 점착제층을 포함하고,
    적어도 반도체 칩을 수지에 의해 봉지하는 측의 점착제층이 실리콘 점착제를 포함하는
    반도체 장치 제조용 내열성 점착 테이프.
  2. 제 1 항에 있어서,
    반도체 칩을 수지에 의해 봉지하지 않는 측의 점착제층이, 열팽창성 미소구를 함유하는 열팽창성 점착제를 포함하는 반도체 장치 제조용 내열성 점착 테이프.
  3. 제 1 항에 있어서,
    실리콘 점착제 중의 실리콘 고무와 실리콘 수지의 비율이 95/5 내지 20/80인 반도체 장치 제조용 내열성 점착 테이프.
  4. 제 1 항에 있어서,
    반도체 칩을 수지에 의해 봉지하는 측의 점착제층의 실리콘 점착제는 175℃에서의 SUS304BA판에 대한 180° 박리 점착력이 0.2N/20mm 이상인 반도체 장치 제조용 내열성 점착 테이프.
  5. 제 1 항에 있어서,
    반도체 칩을 수지에 의해 봉지하는 측의 점착제층의 실리콘 점착제는 175℃ 가열 후의 봉지 수지에 대한 180° 박리 점착력이 5.0N/20mm 이하인 반도체 장치 제조용 내열성 점착 테이프.
  6. 제 1 항에 따른 반도체 장치 제조용 내열성 점착 테이프를 사용하는 것을 포함하는, 금속제의 리드 프레임을 이용하지 않는 무기판 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    (A) 상기 점착 테이프의 열팽창성 점착제층 표면에 지지체를 접착하고, 실리콘 점착제층 표면에 피착체를 접착하는 공정,
    (B) 피착체를 가공하는 공정,
    (C) 가열 처리에 의해 지지체로부터 상기 점착 테이프를 박리하는 공정, 및
    (D) 가공 후의 피착체로부터 상기 점착 테이프를 박리하는 공정
    을 포함하는 반도체 장치의 제조 방법.
KR1020120024999A 2012-03-12 2012-03-12 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법 KR20130103950A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120024999A KR20130103950A (ko) 2012-03-12 2012-03-12 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120024999A KR20130103950A (ko) 2012-03-12 2012-03-12 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130103950A true KR20130103950A (ko) 2013-09-25

Family

ID=49452877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120024999A KR20130103950A (ko) 2012-03-12 2012-03-12 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20130103950A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085842A (ko) * 2017-11-16 2020-07-15 닛토덴코 가부시키가이샤 반도체 프로세스 시트 및 반도체 패키지 제조 방법
KR20210144812A (ko) * 2019-04-26 2021-11-30 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 필름 및 전자 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085842A (ko) * 2017-11-16 2020-07-15 닛토덴코 가부시키가이샤 반도체 프로세스 시트 및 반도체 패키지 제조 방법
KR20210144812A (ko) * 2019-04-26 2021-11-30 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 필름 및 전자 장치의 제조 방법

Similar Documents

Publication Publication Date Title
JP5552404B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP5144634B2 (ja) 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP5718005B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP4728380B2 (ja) ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP5137937B2 (ja) 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP4810565B2 (ja) ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP5961055B2 (ja) 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
JP6295304B1 (ja) ダイシングテープ一体型接着シート
JP2010129700A (ja) ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP2011174042A (ja) 半導体装置製造用フィルム及び半導体装置の製造方法
JP2006160935A (ja) 被着物の加熱剥離方法及び被着物加熱剥離装置
JP6484061B2 (ja) 電子部品パッケージの製造方法
JP2009130320A (ja) チップ保護用フィルム
US20170278716A1 (en) Sealing sheet, sealing sheet with separator, semiconductor device, and production method for semiconductor device
CN103305140A (zh) 半导体器件生产用耐热性压敏粘合带和使用其生产半导体器件的方法
JPWO2018101090A1 (ja) 両面粘着シートおよび半導体装置の製造方法
US20130244377A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
KR20160088883A (ko) 양면 세퍼레이터 부착 봉지용 시트 및 반도체 장치의 제조 방법
JP2012064714A (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP2014239154A (ja) 半導体装置の製造方法
US20130240141A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
EP2639278A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing seminconductor device using the tape
EP2639277A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
KR20130103950A (ko) 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법
JP2011236370A (ja) 多層接着シート及びその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination