CN103297035B - 浮接闸驱动器电路以及平移切换信号准位的方法 - Google Patents

浮接闸驱动器电路以及平移切换信号准位的方法 Download PDF

Info

Publication number
CN103297035B
CN103297035B CN201210063100.XA CN201210063100A CN103297035B CN 103297035 B CN103297035 B CN 103297035B CN 201210063100 A CN201210063100 A CN 201210063100A CN 103297035 B CN103297035 B CN 103297035B
Authority
CN
China
Prior art keywords
signal
high voltage
voltage transistor
limiting element
input transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210063100.XA
Other languages
English (en)
Other versions
CN103297035A (zh
Inventor
曾培凯
唐健夫
陈曜洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richtek Technology Corp
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Publication of CN103297035A publication Critical patent/CN103297035A/zh
Application granted granted Critical
Publication of CN103297035B publication Critical patent/CN103297035B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种浮接闸驱动器电路以及平移切换信号准位的方法，其中，浮接闸驱动器电路包括准位平移器，用来将设定信号及重设信号分别传送到第一输出端及第二输出端，该准位平移器包括第一高压晶体管、第一限流元件及第一输入晶体管串联在该第一输出端及接地端之间，以及第二高压晶体管、第二限流元件及第二输入晶体管串联在该第二输出端及该接地端之间，该第一高压晶体管及该第二高压晶体管一直维持在导通的状态。此电路安排让该准位平移器能够在较佳安全操作区的情况下将信号从低侧传送到高侧，而且具有较佳的抗串扰能力。

Description

浮接闸驱动器电路以及平移切换信号准位的方法
技术领域
本发明有关一种浮接闸(floatinggate)驱动器电路，特别是关于一种改善浮接闸驱动器电路的准位平移器的安全操作区及抗串扰(noiseimmunity)能力的电路。
背景技术
高压集成电路是电机、安定器、双电感单电容转换器及冷阴极管等高压应用中必须使用的元件。例如参照图1的浮接闸驱动器电路，控制器集成电路10分别根据切换信号Hin及Lin产生栅极控制信号Vh及Vl切换半H桥电路的高侧(highside)功率晶体管Ht及低侧(lowside)功率晶体管Lt，为了减小高侧电路承受的电压，以半H桥电路的切换节点SX的电压Vs作为高侧电路的参考电位，再将参考到接地端GND产生的低压逻辑信号Hin平移到较高的准位去产生高侧功率晶体管Ht的栅极控制信号Vh。为了平移高侧功率晶体管Ht的切换信号Hin的准位，参照图1及图2，边缘脉冲产生器12检测高侧功率晶体管Ht的切换信号Hin的上升缘及下降缘分别触发设定信号Set及重设信号Reset，二者皆为短脉冲信号，准位平移器14包含第一输入晶体管M1及第二输入晶体管M2分别接受设定信号Set及重设信号Reset，因而在准位平移器14的第一输出端AA及第二输出端BB造成第一输出电压VAA的负脉冲及第二输出电压VBB的负脉冲，逻辑再生电路16根据第一输出电压VAA的负脉冲及第二输出电压VBB的负脉冲产生切换信号Hin准位平移后的信号，其与切换信号Hin具有相同的逻辑表态，因此，由其产生的栅极控制信号Vh受设定信号Set触发，被重设信号Reset关闭。
在这种浮接闸驱动器电路中，透过耦接在直流电源输入端Vboot及切换节点SX之间的靴带电容Cboot，切换节点SX的电压Vs的暂态变化会在准位平移器14的第一输出端AA及第二输出端BB各引起电压串扰，可能进而造成逻辑再生电路16误动作，甚至造成高侧功率晶体管Ht及低侧功率晶体管Lt同时打开而让直流电源Vin直接短路到接地端GND。为了改善准位平移器14的抗串扰能力，美国专利申请公开号2011/0006828将第一输入晶体管M1及第二输入晶体管M2改为差动输入对，藉由固定的共用偏压电流的限制，将串扰引起的充、放电电流分摊到差动输入对的两个晶体管，因而降低在第一输出端AA及第二输出端BB引起的串扰电压的大小。然而此法使用共用偏压电流源将差动输入对的两个晶体管捆绑在一起，反而导致两个晶体管容易互相干扰。
另一方面，高侧电路需要以超高压(UltraHighVoltage，UHV)工艺制作，而UHV工艺非常昂贵，因此控制器集成电路10具有很高的成本。使用多芯片模块(Multi-ChipModule，MCM)可以减少成本，例如参照图1，以虚线18标示的界线将浮接闸驱动器电路分成两部份，虚线18上方的高侧电路及准位平移器14的一部分制作在UHV芯片中，虚线18下方的低侧电路及准位平移器14的另一部份制作在低压芯片中，如此减少UHV芯片的电路及尺寸，因而减少成本。不过此MCM是以电压的形式将信号从低侧传送到高侧，而MCM传送电压信号通常具有较差的抗串扰能力，因此准位平移器14的抗串扰能力变差。
再者，介于高侧电路及低侧电路之间的第一输入晶体管M1及第二输入晶体管M2必须使用高压元件，因此在设计控制器集成电路10时必须在第一输入晶体管M1及第二输入晶体管M2的击穿电压与其他参数之间妥协。虽然增加晶体管的尺寸可以提高其击穿电压，但同时也会增加集成电路的面积和成本，尤其是在使用UHV工艺的情况下，增加第一输入晶体管M1及第二输入晶体管M2的尺寸更是不利的作法，因此通常以调整第一输入晶体管M1及第二输入晶体管M2的工作点的方式来改善其安全操作区。以NMOSFET为例，参照图3，在不同的栅-源极电压Vgs下，晶体管有不同的电流-电压特性曲线，图中Vgs1＞Vgs2＞Vgs3＞Vgs4，右侧的虚线是在不同的Vgs下的击穿电压连线而成，左侧的虚线是在不同的Vgs下的开启电压连线而成，介于此二虚线之间的区域为安全操作区。当晶体管操作在较大的栅-源极电压Vgs时，其击穿电压较低，较容易发生击穿，因此将晶体管操作在较小的栅-源极电压Vgs或较小的漏极电流Ids，可以让晶体管的工作点距离其击穿电压较远，亦即比较不容易发生击穿，但这同时也会降低晶体管的抗串扰能力。
美国专利号5896043提出一种改良的准位平移器，将两个输入晶体管各并联一个电阻-电容电路，在刚打开输入晶体管时提高其电流，以加快转态的速度，但此法需要更复杂的控制。
发明内容
本发明的目的之一，在于改善浮接闸驱动器电路的准位平移器。
本发明的目的之一，在于提出一种准位平移器以电流的形式将信号从低侧传送到高侧的电路及方法。
本发明的目的之一，在于提出一种具较佳安全操作区及抗串扰能力的浮接闸驱动器电路。
根据本发明，在浮接闸驱动器电路的准位平移器中增加高压晶体管及限流元件串联在输入晶体管及输出端之间，控制该高压晶体管一直维持在导通的状态，在该输入晶体管导通时产生脉冲传输电流信号传送到该输出端，藉该限流元件限制该脉冲传输电流信号的大小，并进而限制该高压晶体管的栅-源极电压。
由于该准位平移器改用电流的形式将信号从低侧传送到高侧，因此提高其抗串扰能力。
对该脉冲传输电流信号的限流作用限制了该高压晶体管的栅-源极电压的大小，因此获得较佳的安全操作区。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是浮接闸驱动器电路；
图2是图1的浮接闸驱动器电路平移切换信号准位的示意图；
图3是NMOSFET的电流-电压特性曲线以及安全操作区的示意图；
图4是本发明的第一实施例的示意图；
图5是图4中的准位平移器将信号从低侧传送到高侧的示意图；
图6是本发明的第二实施例的示意图；
图7是本发明的第三实施例的示意图；以及
图8是本发明的第四实施例的示意图。
附图标号：
10控制器集成电路
12边缘脉冲产生器
14准位平移器
16逻辑再生电路
18UHV芯片和低压芯片的界线
20UHV芯片
22低压芯片
AA准位平移器的第一输出端
BB准位平移器的第二输出端
Cboot靴带电容
GND接地端
Ht高侧功率晶体管
Hin高侧功率晶体管的切换信号
Is设定信号的脉冲传输电流信号
Ir重设信号的脉冲传输电流信号
Lt低侧功率晶体管
Lin低侧功率晶体管的切换信号
M1第一输入晶体管
M2第二输入晶体管
M3第一高压晶体管
M4第二高压晶体管
R1电阻
R2电阻
Rcl1电阻
Rcl2电阻
Rcl3电阻
Rcl4电阻
Reset重设信号
Set设定信号
SX半H桥电路的切换节点
VCC直流电源电压
Vh高侧功率晶体管的栅极控制信号
Vl低侧功率晶体管的栅极控制信号
Vreset负脉冲重设电压信号
Vs切换节点的电压
Vset负脉冲设定电压信号
ZD1齐纳二极管
ZD2齐纳二极管
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图4是本发明的第一实施例，其是在第一输入晶体管M1及第二输入晶体管M2与其各自的负载R1及R2之间增加迭接的第一高压晶体管M3及第二高压晶体管M4以及电阻Rcl1及Rcl2，并控制第一高压晶体管M3及第二高压晶体管M4一直维持在导通的状态。参照图4及图5，当设定信号Set导通第一输入晶体管M1时，在第一输入晶体管M1导通期间，产生脉冲传输电流信号Is＝[(VCC-Vt)/Rcl1]，在第一输入晶体管M1关闭后，脉冲传输电流信号Is＝[(VCC-Vt)/Rcl1]×e-t/(Rp×Cp)，此处Vt是第一高压晶体管M3的临界电压，t为第一输入晶体管M1关闭后经过的时间，Rp为限流电阻Rcl1及第一输入晶体管M1的导通阻值的和，Cp为第一高压晶体管M3的源极对地端GND的寄生等效电容，在第一输出端AA的第一输出电压VAA＝Vboot-[(VCC-Vt)/Rcl1]×R1产生负脉冲设定电压信号Vset＝(VCC-Vt/Rcl1)×R1；当重设信号Reset导通第二输入晶体管M2时，在第二输入晶体管M2导通期间，产生脉冲传输电流信号Ir＝[(VCC-Vt)/Rcl2]，在第二输入晶体管M2关闭后，脉冲传输电流信号Ir＝[(VCC-Vt)/Rcl2]×e-t/(Rp×Cp)，此处Vt是第二高压晶体管M4的临界电压，t为第二输入晶体管M1关闭后经过的时间，Rp为限流电阻Rcl2及第二输入晶体管M1的导通阻值的和，Cp为第二高压晶体管M4的源极对地端GND的寄生等效电容，在第二输出端BB的第二输出电压VBB＝Vboot-[(VCC-Vt)/Rcl2]×R2产生负脉冲重设电压信号Vreset＝(VCC-Vt/Rcl2)×R2。换言之，准位平移器14被改成以电流的形式将信号从低侧传送到高侧。在此实施例中，电阻Rcl1及Rcl2作为限流元件限制脉冲电流Is及Ir的大小，当电阻Rcl1增加时，脉冲电流Is减小，因而使第一高压晶体管M3的栅-源极电压Vgs减小，进而增加第一高压晶体管M3的安全操作区，随着电阻Rcl1的增加，第一输出电压VAA的负脉冲Vset的大小也跟着减小，同理，电阻Rcl2对第二高压晶体管M4的安全操作区及第二输出电压VBB的负脉冲Vreset的大小也是一样的作用。在其他实施例中，亦可改用其他限流元件或电路来取代电阻Rcl1及Rcl2。较佳者，增加齐纳二极管ZDl及ZD2分别并联到电阻R1及R2，以限制第一输出电压VAA及第二输出电压VBB不低于某个值。在此实施例中，第一高压晶体管M3及第二高压晶体管M4皆为增强型NMOSFET，在其他实施例中，第一高压晶体管M3及第二高压晶体管M4可以改用空乏型NMOSFET，如图6的实施例所示，但其栅极改为连接到接地端GND，使其一直维持在导通的状态。
图7是本发明的第三实施例，除了前述的第一高压晶体管M3及第二高压晶体管M4以外，电阻Rcl3和Rcl1串联在第一高压晶体管M3及第一输入晶体管M1之间，电阻Rcl4和Rcl2串联在第二高压晶体管M4及第二输入晶体管M2之间，并且将逻辑再生电路16、第一高压晶体管M3、第二高压晶体管M4、齐纳二极管ZD1、ZD2以及电阻R1、R2、Rcl3、Rcl4制作在UHV芯片20中，将边缘脉冲产生器12、第一输入晶体管M1、第二输入晶体管M2以及电阻Rcl1、Rcl2制作在低压芯片22中。此实施例使用MCM，因此可以降低成本，而且因为改用电流的型式将设定信号Set及重设信号Reset从低压芯片22传送到UHV芯片20，所以也消除了MCM的低抗串扰能力的缺点。此外，在UHV芯片20及低压芯片22皆设置限流电阻，可以在UHV芯片20及低压芯片22各自调整电阻Rcl3、Rcl4、Rcl1、Rcl2的电阻值，例如在UHV芯片20的空间太小而无法提高电阻值Rcl3、Rcl4时，可以提高在低压芯片22中的电阻值Rcl1、Rcl2达到想要的效果。在其他实施例中，可以取消电阻Rcl1、Rcl3其中之一，也可以取消电阻Rcl2、Rcl4其中之一。在此实施例中，第一高压晶体管M3及第二高压晶体管M4皆为增强型NMOSFET，在其他实施例中，第一高压晶体管M3及第二高压晶体管M4可以改用空乏型NMOSFET，如图8的实施例所示，但其栅极改为连接到接地端GND，使其一直维持在导通的状态。
如以上的实施例所展示的，电阻Rcl1、Rcl2、Rcl3、Rcl4提供的限流作用限制了第一高压晶体管M3及第二高压晶体管M4的栅-源极电压Vgs的大小，因此不必加大第一高压晶体管M3及第二高压晶体管M4的尺寸也可以获得较佳的安全操作区，同时因为准位平移器14改成以电流的形式将信号从低侧传送到高侧，所以也提高了其抗串扰能力，进而可应用在MCM，进一步降低成本。
以上对于本发明之较佳实施例所作的叙述系为阐明之目的，而无意限定本发明精确地为所揭露的形式，基于以上的教导或从本发明的实施例学习而作修改或变化是可能的，实施例是为解说本发明的原理以及让熟习该项技术者以各种实施例利用本发明在实际应用上而选择及叙述，本发明的技术思想由以权利要求范围及其均等来决定。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读取存储介质中，比如ROM/RAM、磁碟、光盘等。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种浮接闸驱动器电路，其特征在于，所述的浮接闸驱动器电路包括：
边缘脉冲产生器，检测一切换信号的上升缘及下降缘而分别触发设定信号及重设信号；
准位平移器，包含第一输入晶体管及第二输入晶体管皆连接所述边缘脉冲产生器，分别将所述设定信号及所述重设信号传送到第一输出端及第二输出端，产生负脉冲设定电压信号及负脉冲重设电压信号；以及
逻辑再生电路，连接所述第一输出端及所述第二输出端，根据所述负脉冲设定电压信号及所述负脉冲重设电压信号产生所述切换信号准位平移后的信号；
其中，所述准位平移器还包含：
第一高压晶体管及第二高压晶体管分别连接所述第一输出端及所述第二输出端，所述第一高压晶体管及所述第二高压晶体管一直维持在导通的状态；
第一限流元件，连接在所述第一高压晶体管及所述第一输入晶体管之间；以及
第二限流元件，连接在所述第二高压晶体管及所述第二输入晶体管之间。
2.根据权利要求1所述的浮接闸驱动器电路，其特征在于，所述第一高压晶体管及所述第二高压晶体管各为一增强型NMOSFET。
3.根据权利要求1所述的浮接闸驱动器电路，其特征在于，所述第一高压晶体管及所述第二高压晶体管各为一空乏型NMOSFET。
4.根据权利要求1所述的浮接闸驱动器电路，其特征在于，所述第一限流元件及所述第二限流元件各包括一电阻。
5.根据权利要求1所述的浮接闸驱动器电路，其特征在于，所述边缘脉冲产生器、所述准位平移器及所述逻辑再生电路全部制作在一超高压芯片中。
6.根据权利要求1所述的浮接闸驱动器电路，其特征在于，所述逻辑再生电路、所述第一高压晶体管及所述第二高压晶体管制作在一超高压芯片中，所述边缘脉冲产生器、所述第一输入晶体管、所述第二输入晶体管、所述第一限流元件及所述第二限流元件制作在一低压芯片中。
7.根据权利要求1所述的浮接闸驱动器电路，其特征在于，所述逻辑再生电路、所述第一高压晶体管、所述第二高压晶体管、所述第一限流元件及所述第二限流元件制作在一超高压芯片中，所述边缘脉冲产生器、所述第一输入晶体管及所述第二输入晶体管制作在一低压芯片中。
8.根据权利要求1所述的浮接闸驱动器电路，其特征在于，所述的浮接闸驱动器电路还包括：
第三限流元件，与所述第一限流元件串联在所述第一高压晶体管及所述第一输入晶体管之间；以及
第四限流元件，与所述第二限流元件串联在所述第二高压晶体管及所述第二输入晶体管之间。
9.根据权利要求8所述的浮接闸驱动器电路，其特征在于，所述逻辑再生电路、所述第一高压晶体管、所述第二高压晶体管、所述第三限流元件及所述第四限流元件制作在一超高压芯片中，所述边缘脉冲产生器、所述第一输入晶体管、所述第二输入晶体管、所述第一限流元件及所述第二限流元件制作在一低压芯片中。
10.一种平移切换信号准位的方法，其特征在于，所述方法包括以下步骤：
A.检测切换信号的上升缘及下降缘分别触发设定信号及重设信号；
B.产生所述设定信号的脉冲传输电流信号；
C.将所述设定信号的脉冲传输电流信号传送到第一输出端；
D.在所述第一输出端产生负脉冲设定电压信号；
E.产生所述重设信号的脉冲传输电流信号；
F.将所述重设信号的脉冲传输电流信号传送到第二输出端；
G.在所述第二输出端产生负脉冲重设电压信号；以及
H.根据所述负脉冲设定电压信号及负脉冲重设电压信号产生所述切换信号准位平移后的信号。
11.根据权利要求10所述的方法，其特征在于，所述步骤B包括限制所述设定信号的脉冲传输电流信号的大小，所述步骤E包括限制所述重设信号的脉冲传输电流信号的大小。
12.根据权利要求10所述的方法，其特征在于，所述步骤C包括将所述设定信号的脉冲传输电流信号从低压芯片传送到超高压芯片，所述步骤F包括将所述重设信号的脉冲传输电流信号从所述低压芯片传送到所述超高压芯片。
13.根据权利要求10所述的方法，其特征在于，所述步骤C包括经第一高压晶体管传送所述设定信号的脉冲传输电流信号到所述第一输出端，所述步骤F包括经第二高压晶体管传送所述重设信号的脉冲传输电流信号到所述第二输出端。
14.根据权利要求13所述的方法，其特征在于，所述方法还包括以下步骤：
藉由所述设定信号的脉冲传输电流信号限制所述第一高压晶体管的栅-源极电压；以及
藉由所述重设信号的脉冲传输电流信号限制所述第二高压晶体管的栅-源极电压。
CN201210063100.XA 2012-03-02 2012-03-12 浮接闸驱动器电路以及平移切换信号准位的方法 Expired - Fee Related CN103297035B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101107103 2012-03-02
TW101107103A TWI484756B (zh) 2012-03-02 2012-03-02 具較佳安全操作區及抗雜訊能力的浮接閘驅動器電路以及平移切換信號準位的方法

Publications (2)

Publication Number Publication Date
CN103297035A CN103297035A (zh) 2013-09-11
CN103297035B true CN103297035B (zh) 2016-01-20

Family

ID=49042483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210063100.XA Expired - Fee Related CN103297035B (zh) 2012-03-02 2012-03-12 浮接闸驱动器电路以及平移切换信号准位的方法

Country Status (3)

Country Link
US (1) US20130229207A1 (zh)
CN (1) CN103297035B (zh)
TW (1) TWI484756B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755625B2 (en) 2014-04-30 2017-09-05 Fairchild Korea Semiconductor Ltd. Pulse generator and driving circuit comprising the same
CN104578777B (zh) * 2015-01-30 2017-03-15 西安电子科技大学 应用于降压型dc‑dc转换器中的死区时间控制电路
JP6719242B2 (ja) * 2016-03-23 2020-07-08 エイブリック株式会社 レベルシフト回路
US9654087B1 (en) * 2016-06-09 2017-05-16 Infineon Technologies Austria Ag Level shifter circuit
TWI711258B (zh) * 2017-09-12 2020-11-21 力智電子股份有限公司 電源切換電路與電源切換控制器的積體電路
US10673337B1 (en) * 2018-12-28 2020-06-02 Texas Instruments Incorporated Switched-mode DC/DC converter having a bootstrapped high-side driver

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821800A (en) * 1997-02-11 1998-10-13 Advanced Micro Devices, Inc. High-voltage CMOS level shifter
US5896043A (en) * 1989-02-10 1999-04-20 Fuji Electric Co., Ltd. Level shift circuit
US7288967B2 (en) * 2005-01-19 2007-10-30 Samsung Electronics Co., Ltd. Differential output driver and semiconductor device having the same
US20110006828A1 (en) * 2009-07-10 2011-01-13 Grenergy Opto,Inc. Differential type level shifter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7236020B1 (en) * 2004-12-17 2007-06-26 02Micro Inc. Pulse translation method from low to high voltage level in half and full bridge application
US7973999B2 (en) * 2009-02-06 2011-07-05 Texas Instruments Information System for on-chip actuation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896043A (en) * 1989-02-10 1999-04-20 Fuji Electric Co., Ltd. Level shift circuit
US5821800A (en) * 1997-02-11 1998-10-13 Advanced Micro Devices, Inc. High-voltage CMOS level shifter
US7288967B2 (en) * 2005-01-19 2007-10-30 Samsung Electronics Co., Ltd. Differential output driver and semiconductor device having the same
US20110006828A1 (en) * 2009-07-10 2011-01-13 Grenergy Opto,Inc. Differential type level shifter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A low loss high-frequency half-bridge driver with integrated power devices using EZ-HV SOI technology;A Huque etl;《Seventeeth Annual IEEE》;20021231;第2卷;图6 *

Also Published As

Publication number Publication date
US20130229207A1 (en) 2013-09-05
TW201338422A (zh) 2013-09-16
TWI484756B (zh) 2015-05-11
CN103297035A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN103297035B (zh) 浮接闸驱动器电路以及平移切换信号准位的方法
US8013642B2 (en) Output drive circuit
CN103762969A (zh) 一种抗噪声干扰的高压侧栅驱动电路
US10171082B2 (en) Driving circuit
CN103684412A (zh) 电平移位装置
CN107196517A (zh) 开关电源中钳位开关的驱动电路及驱动方法
CN107979360A (zh) 可配置电路及其操作方法和集成电路
US7724069B1 (en) Analog switch for operation outside power rails with low supply current
EP3907888B1 (en) A circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
CN107094012A (zh) 一种电平转换电路及方法
US9660643B2 (en) Method and apparatus to improve power device reliability
CN106505990A (zh) 具有可选滞后和速度的输入缓冲器
CN101542905B (zh) 反相器电路
KR20170091608A (ko) 개선된 시간 응답 특성을 가지는 패스 스위치 회로 및 그 제어 방법
US6917227B1 (en) Efficient gate driver for power device
CN207070035U (zh) 氮化镓高电子迁移率晶体管的漏极调制电路
US8614598B2 (en) Output circuit, system including output circuit, and method of controlling output circuit
CN105981300B (zh) 具有改善的时间响应特性的电平移位电路及其控制方法
CN114244339B (zh) 栅极驱动电路和电子装置
WO2019173272A1 (en) Level shifter circuit
CN101483426B (zh) 输出驱动电路
CN208971372U (zh) 应用于dc-dc变换器的驱动电路
CN109905016B (zh) 一种高压功率pmosfet驱动电路
CN107276564A (zh) 一种驱动电路及汽车
CN201365236Y (zh) 互补转换驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20180312

CF01 Termination of patent right due to non-payment of annual fee