CN103296020B - 静电放电保护结构及半导体设备 - Google Patents

Abstract

本发明提供一种静电放电保护结构，所述静电放电保护结构设置于静电敏感元件和外围电路之间，所述静电放电保护结构还与放电总线相连；其中所述静电放电保护结构包括第一互连线、钝化层和至少一条静电放电导线，所述第一互连线电连接所述静电敏感元件和外围电路，所述静电放电导线与所述放电总线相连，所述静电放电导线与所述第一互连线通过所述钝化层隔离，所述静电放电导线和所述第一互连线之间具有至少一静电放电路径。本发明所述静电放电保护结构具有结构简单、静电防护效果好、没有寄生电流、寄生电容小、噪声小等优点。

Description

静电放电保护结构及半导体设备

技术领域

本发明涉及集成电路制造领域，尤其涉及一种静电放电保护结构及半导体设备。

背景技术

随着液晶电视（LCD）技术的不断发展，越来越多的电子产品都采用液晶显示面板作为显示面板，薄膜场效应晶体管液晶显示（TFT-LCD）技术是目前使用的主流技术，TFT-LCD驱动芯片是连接液晶屏幕和控制电路的桥梁。此外，现今常见的X射线平板传感器（X-ray sensor panel）中较为常用的制程工艺采用TFT（Thin Film Transistor，薄膜场效应晶体管）工艺。

静电放电（ESD，electrostatic discharge）会以极高的强度迅速发生，击穿半导体器件半导体设备，或者产生足够的热量融化半导体器件半导体设备，这种危害通常在不易察觉的情况下引起部分元器件的降级，或者报废，带来极大的经济损失。因此静电放电会给电子产品带来致命的危害，它不仅降低了产品的可靠性，还增加了维修成本。每年静电放电引起的损害给世界的电子制造工业带来每年数十亿美元的代价。

随着集成度不断提高，器件尺寸不断缩小，TFT-LCD或X射线平板传感器结构中众多静电敏感元件越来越易受到静电放电的影响甚至受到破坏，例如电容、二极管、TFT等，静电敏感元件与外围电路相连，外围电路可以为例如焊垫（Pad）、焊接点（bonding）以及暴露于空气中的结构等，在生产过程中微小的静电放电往往就会对静电敏感元件产生难以恢复的损害，因此，如何搭建静电保护结构成为业界亟待解决的问题。

发明内容

本发明的目的是提供一种搭建在静电敏感元件与外围电路之间的、且结构简单的静电保护结构以及应用该静电保护结构的半导体设备。

为解决上述问题，本发明提供一种静电放电保护结构，所述静电放电保护结构设置于静电敏感元件和外围电路之间，所述静电放电保护结构还与放电总线相连；其中所述静电放电保护结构包括第一互连线、钝化层和至少一条静电放电导线，所述第一互连线电连接所述静电敏感元件和外围电路，所述静电放电导线与所述放电总线相连，所述静电放电导线与所述第一互连线通过所述钝化层隔离，所述静电放电导线和所述第一互连线之间具有至少一静电放电路径。

进一步的，所述静电放电保护结构在所述静电放电导线及所述第一互连线至少其中之一的侧面上包括至少一静电放电尖端，所述静电放电尖端位于所述静电放电导线与所述第一互连线之间，且位于所述静电放电路径的至少一端。

进一步的，所述第一互连线包括牺牲段，所述牺牲段位于静电放电路径的一端。

进一步的，所述静电敏感元件包括二极管、薄膜场效应晶体管、电容中的一种或其组合。

进一步的，所述静电敏感元件为薄膜场效应晶体管，所述静电放电路径的最短长度小于所述薄膜场效应晶体管的沟道长度。

进一步的，所述放电总线设置于静电放电保护结构和静电敏感元件之间。

进一步的，所述钝化层覆盖于所述第一互连线上，所述静电放电导线位于所述钝化层上。

进一步的，所述静电放电导线包括两条以上，分别位于所述第一互连线的两侧。

进一步的，所述静电放电导线位于所述第一互连线的一侧。

进一步的，所述静电放电保护结构还包括第二互连线，所述钝化层在所述第一互连线上具有通孔，所述第二互连线位于所述第一互连线和钝化层上，所述第二互连线通过所述通孔与所述第一互连线电性相连。

进一步的，所述第二互连线与所述静电放电导线位于同一层。

进一步的，所述第二互连线的边界位于所述第一互连线的边界以内，且所述第二互连线与所述静电放电导线断开。

进一步的，所述钝化层覆盖于所述静电放电导线上，所述第一互连线位于所述钝化层上。

进一步的，所述静电放电导线包括两条以上，分别位于所述第一互连线的两侧。

进一步的，所述静电放电导线位于所述第一互连线的一侧。

进一步的，所述静电放电导线与所述第一互连线在纵向方向具有重合部分，重合部分的宽度为大于0um小于等于2.5μm。

进一步的，所述静电放电导线与所述第一互连线在纵向方向相错开，错开的宽度大于0um小于等于2.5um。

进一步的，所述静电放电导线的纵向边界所在面与所述第一互连线的纵向边界所在面重合。

进一步的，所述静电放电路径的长度范围为0.2μm~3μm。

进一步的，所述放电总线为公共电极线。

进一步的，所述阻挡层的材质为氮硅化合物，所述阻挡层的厚度为0.2μm~2μm。

本发明还提供一种半导体设备，所述半导体设备通过外围电路与外部器件电连接，，所述半导体设备包括：若干静电敏感元件；静电放电保护结构，所述静电放电保护结构设置于静电敏感元件和外围电路之间；放电总线，所述放电总线与所述静电放电保护结构连接。

进一步的，所述半导体设备为X射线平板传感器或薄膜场效应晶体管液晶显示器。

进一步的，所述静电敏感元件包括二极管、薄膜场效应晶体管、电容中的一种或其组合。

进一步的，所述静电敏感元件为薄膜场效应晶体管，所述静电放电路径的最短长度小于所述薄膜场效应晶体管的沟道长度。

进一步的，所述放电总线设置于静电放电保护结构和静电敏感元件之间。

进一步的，所述放电总线为公共电极线。

综上所述，本发明所述静电放电保护电路设置在所述静电敏感元件和外围电路之间，其中第一互连线连接于所述静电敏感元件和外围电路之间，在外围电路正常工作，即未发生静电放电时，所述第一互连线即可作为电路连接的线路，例如为所述静电敏感元件提供电压信号、或将所述静电敏感元件接地等，故不需要增加额外的互连线作为第一互连线，其外围电路与静电敏感元件之间的现有互连线均可作为第一互连线，具体可根据需要保护的静电敏感元件及其具体连接点选择，同时在外围电路正常工作的过程中，第一互连线与静电放电导线由钝化层隔离，故不会出现寄生电流，同时静电保护结构的寄生电容很小，噪声亦很小，故对半导体设备的性能影响很小；当外围电路发生静电放电时，由于所述静电放电导线的边界与所述第一互连线的边界临近，故高压的静电在经过第一互连线且进入静电敏感元件之前，即可在第一互连线和静电放电导线之间发生击穿效应，从而高压的静电经过静电放电导线，进而通过放电总线导走。且静电放电导线仅需增加简单的导线结构。因此本发明所述静电保护电路的结构简单，静电放电保护结构可适用的位置广泛，不会出现寄生电流，同时静电保护结构的寄生电容亦很小，故对半导体设备的性能影响很小。

附图说明

图1为本发明一实施例中静电放电保护结构的俯视图。

图2a~图2c为本发明一实施例中静电放电保护结构的局部放大图。

图3为本发明实施例一中的静电放电保护结构的剖面图。

图4为本发明实施例二中静电放电保护结构的剖面图。

图5为本发明实施例三中静电放电保护结构的剖面图。

图6为本发明实施例四中静电放电保护结构的剖面图。

图7为本发明实施例五中静电放电保护结构的剖面图。

图8a~图8b为本发明另一实施例中静电放电保护结构的俯视图。

图9为本发明实施例六中静电放电保护结构的剖面图。

图10为本发明又一实施例中静电放电保护结构的俯视图。

图11为本发明实施例七中静电放电保护结构的剖面图。

图12本发明实施例八中静电放电保护结构的剖面图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

图1为本发明一实施例中静电放电保护结构的俯视图，结合图1，本发明提供一种静电放电保护结构，设置于静电敏感元件30和外围电路40之间，所述静电放电保护结构还与放电总线15相连；其中所述静电放电保护结构包括第一互连线11、钝化层12和至少一条静电放电导线13，所述第一互连线11电连接所述静电敏感元件30和外围电路40，所述静电放电导线13与所述放电总线15相连，所述静电放电导线13与所述第一互连线11通过所述钝化层隔离，所述静电放电导线13和所述第一互连线11之间具有至少一静电放电路径。

在外围电路正常工作、即未发生静电放电时，所述第一互连线11即可作为电路连接的线路，例如为所述静电敏感元件30提供电压信号、或将所述静电敏感元件30接地等，故第一互连线11的设置不需要增加在当前互连层中增加额外的互连线，任意外围电路40与静电敏感元件30之间的现有互连线均选择作为第一互连线11，具体可根据需要保护的静电敏感元件及其具体连接点选择，同时在外围电路40正常工作的过程中，第一互连线11与静电放电导线13由钝化层12的隔离，故不会出现寄生电流，同时静电保护结构的寄生电容很小，噪声亦很小，故对半导体设备的性能影响很小；而当外围电路40发生静电放电时，由于所述静电放电导线13和所述第一互连线11之间具有至少一静电放电路径，故高压静电在经过第一互连线11且进入静电敏感元件30之前，即可在第一互连线11和静电放电导线13之间发生电击穿，从而高压的静电通过静电放电路径经过静电放电导线13导走。因此本发明所述静电保护电路的结构简单，静电放电保护结构可适用的位置广泛，不会出现寄生电流，同时静电保护结构的寄生电容亦很小，故对半导体设备的性能影响很小。

在实际发生静电放电的过程中，在所述静电放电导线13和所述第一互连线11之间可以有多条静电放电路径，通常在所述静电放电导线13和所述第一互连线11之间距离最近处，或在尖端处易于发生静电放电。

在较佳的实施例中，第一互连线11侧壁可以包括牺牲段，即在第一互连线上设置突出的一段或多段牺牲段112，所述牺牲段112位于静电放电路径的一端，即静电放电时静电集中从所述牺牲段112放电，不仅能够使静电来临时及时放电导走，而且能够更好地保护第一互连线11上牺牲段112以外的主干区域不被静电损伤。

为使静电放电保护电路能够更及时、有效地导走静电，在所述静电放电导线13及所述第一互连线11至少其中之一的侧面上包括至少一静电放电尖端，所述静电放电尖端位于所述静电放电导线13与所述第一互连线11之间，且位于所述静电放电路径的至少一端。当然，在所述静电放电导线13及所述第一互连线11上均不设置静电放电尖端同样能够实现静电放电的作用，故亦在本发明的思想范围之内。

图2a～图2c为图1所示静电放电保护结构的局部放大图，如图2a所示，在所述静电放电导线13的一侧或两侧设置至少一个静电放电尖端131；如图2b所示，或第一互连线11的一侧或两侧设置至少一放电尖端111；如图2c所示，或者在所述静电放电导线13的一侧或两侧和第一互连线11的一侧或两侧均设置至少一个静电放电尖端111、113，以能够更好地将静电从静电放电路径流入到静电放电导线13后进而导走，保护静电敏感元件30。所述放电尖端的截面形状可以如图2a~图2c所示的三角形，例如可以在静电放电导线13的一侧设置一个甚至多个截面为三角形的三棱柱结构作为放电尖端，在其他实施例中，只要具有尖角，其界面形状为多边形或者无规则形状等结构都可以成为放电尖端的形状的选择。

本发明所述静电放电保护结构保护的静电敏感元件30可以包括二极管、薄膜场效应晶体管、电容中的一种或其组合。

对于薄膜场效应晶体管，所述静电放电路径的最短长度小于所述薄膜场效应晶体管的沟道长度。静电放电保护结构设置在薄膜场效应晶体管和外围电路40之间，当外围电路40产生的静电在经过第一互连线并未进入薄膜场效应晶体管之前，就可在第一互连线11和静电放电导线13之间发生击穿效应，使静电经过静电放电导线13从放电总线14导走，从而避免损坏薄膜场效应晶体管。

此外，所述放电总线15设置于静电放电保护结构和静电敏感元件30之间。

同样对于其他静电敏感元件30，例如电容、二极管等，都可以通过在该静电敏感元件30和外围电路40之间设置本发明所述的静电保护电路，以实现有效的防静电保护。

此外，半导体设备中的放电总线15可以为公共电极线。直接利用公共电极线将静电引出，放电总线15可以不需要在当前互连层增加额外的互连线。在其他的实施例中，所述半导体设备还可以采用专用的独立连接线作为放电总线。

以下结合几个实施例具体说明所示静电放电保护结构，应当明确的是，本发明所述的静电放电保护结构并不仅限于以下几个实施例，通过以下几个实施例的组合、对以下实施例结构的普通技术手段的改进、以及其他利用互连线与静电放电导线之间的击穿效应的实现静电放电保护的结构均在本发明的思想范围之内。

【实施例一】

图3为本发明实施例一中的静电放电保护结构的剖面图，图3为沿图1中A-A’方向的静电放电保护结构的剖面图，结合图1和图3所示，静电放电保护结构设置于静电敏感元件30和外围电路之间40，所述静电放电保护结构还与放电总线相连；其中所述静电放电保护结构包括第一互连线11、钝化层12和至少一条静电放电导线13，所述第一互连线11电连接静电敏感元件30和外围电路40，所述静电放电导线13与所述第一互连线11通过所述钝化层12隔离，且所述静电放电导线13的边界与所述第一互连线11的边界临近，所述静电放电导线13与所述放电总线15相连。

在实施例中，所述钝化层12覆盖于所述第一互连线11上，所述静电放电导线13位于所述钝化层12上。所述静电放电导线13包括两条，分别位于所述第一互连线11的两侧。

其中，所述阻挡层12的材质为氮化硅或氧化硅，较佳的为氮化硅。所述氮化硅的绝缘性能满足工艺要求且易于制备，此外所述阻挡层12还可以采用半导体设备中现有的层间介电材料。在通常的制备工艺中，例如X射线平板传感器或薄膜场效应管液晶显示器中，所述阻挡层12较佳的制备厚度范围为0.2μm~2μm。在阻挡层12该制备厚度范围下，所述静电放电导线13靠近所述第一互连线11的顶角与所述第一互连线11的临近的顶角之间即可以形成静电放电路径L，该静电放电路径L较佳长度范围为0.2μm~3μm。该距离范围小于现有TFT-LCD工艺中TFT（薄膜场效应晶体管）的沟道长度，因而在当外围电路发生静电放电时，所述静电放电导线13和所述第一互连线11之间首先发生击穿，高压的静电即可经过静电放电导线13从放电总线导走。此外，所述阻挡层12的厚度以及所述静电放电导线13的顶角与所述第一互连线11的临近的顶角之间的距离还可以根据实际待保护的静电敏感元件的保护电压和实际工艺条件具体调整，只要能够满足在静电敏感元件击穿之前，所述静电放电导线13和所述第一互连线11首先发生击穿效应导走静电，都在本发明的思想范围之内。

对于不同的曝光工艺、刻蚀工艺以及半导体设备互连层的排布走线布局的不同，所述静电放电导线13与所述第一互连线11在纵向方向可以具有重合部分、亦可以相互错开，亦可以使所述静电放电导线13与所述第一互连线11的边界恰好重合。在本实施例中，所述静电放电导线13与所述第一互连线11在纵向方向具有重合部分，重合部分的宽度d为大于0um小于等于2.5μm。所述静电放电导线13与所述第一互连线11在纵向方向具有重合部分，重合部分的宽度d1为大于0um小于等于2.5μm，该重合部分的宽度d1在该范围内能够在静电来临是及时产生的击穿效应，进而保护与静电放电保护结构相连的静电敏感元件。

在所述静电敏感元件30和外围电路40之间，可以设置多个静电放电保护结构以分别保护若干不同的静电敏感元件30，其设置方式和数量灵活可变；同时，静电放电保护结构可以设置在相邻的互连层中，以半导体设备中现有的互连线均可作为第一互连线11，半导体设备中现有的层间介电材料可作为钝化层12，并且在每一互连线11的一侧或两侧设置静电放电导线13的数量可以为一条、两条、三条、四条、八条甚至更多条，其数量不被限制，可以根据具体的工艺要求选择。在外围电路与静电敏感元件正常工作时，由于阻挡层12的隔绝，在静电放电导线13和第一互连线11之间不会产生漏电电流，不会对半导体设备增加功耗，此外，静电放电导线13在未发生静电的过程中，没有电流流经，静电放电导线13和第一互连线11之间的寄生电容很小，同样对半导体设备性能的影响较小。

【实施例二】

图4为本发明实施例二中静电放电保护结构的剖面图。结合图4，在实施例一的基础上，本实施例，所述静电放电导线13与所述第一互连线11在纵向方向相错开，其错开的宽度d2大于0um小于等于2.5um，该错开的宽度d2在该范围内能够在静电来临时及时产生击穿效应，进而保护与静电放电保护结构相连的静电敏感元件。

【实施例三】

图5为本发明实施例三中静电放电保护结构的剖面图。结合图5，在本实施例一的基础上，所述静电放电导线13的纵向边界所在面与所述第一互连线11的纵向边界所在面重合。由于所述静电放电导线13的纵向边界所在面与所述第一互连线11的纵向边界所在面重合，故相比于实施例一和实施例二，所述静电放电导线13靠近第一互连线11的顶角与所述第一互连线11的临近的顶角之间即可以形成静电放电路径L，该静电放电路径L的长度范围为0.2μm~3μm，以能够在钝化层12厚度相同的情况下最小，因而更适于保护击穿电压较低的静电敏感元件。

【实施例四】

图6为本发明实施例四中静电放电保护结构的剖面图。结合图6，在本实施例一的基础上，本实施例中两条第一互连线13分别与所述静电放电导线11错开或重合，其中一根第一互连线13a与所述静电放电导线11在纵向方向相错开，错开的宽度d2大于0um小于等于2.5um；另一根第一互连线13b与所述静电放电导线11在纵向方向具有重合部分，重合部分的宽度d1为大于0um小于等于2.5μm。

结合实施例一至实施例四，所述静电放电导线13的边界与所述第一互连线11的边界临近的前提下，所述静电放电导线13与所述第一互连线11在纵向方向上重合或错开的位置关系并不被限制，只要能够满足在静电敏感元件击穿之前，所述静电放电导线13和所述第一互连线11首先发生击穿效应导走静电的位置关系，均在本发明的思想范围之内。

【实施例五】

图7为本发明实施例五中静电放电保护结构的剖面图。结合图1和图7，图7为图1中沿B-B’方向的剖面图，在实施例一的基础上，本实施例中所述静电放电导线13位于所述第一互连线11的一侧，在图7的实施例中，静电放电导线13位于所述第一互连线11的左侧，在其他的实施例中，静电放电导线13还可以位于所述第一互连线11的右侧。

在本实施例中，结合实施例一至实施例四，所述静电放电导线13的边界与所述第一互连线11的边界临近的前提下，所述静电放电导线13与所述第一互连线11在纵向方向上重合或错开的位置关系并不被限制，只要能够满足在静电敏感元件击穿之前，所述静电放电导线13和所述第一互连线11首先发生击穿效应导走静电的位置关系，均在本发明的思想范围之内。例如，所述静电放电导线13与所述第一互连线11在纵向方向具有重合部分，重合部分的宽度d1为大于0um小于等于2.5μm；或者所述静电放电导线13与所述第一互连线11在纵向方向相错开，其错开的宽度d2大于0um小于等于2.5um；或者所述静电放电导线13的纵向边界所在面与所述第一互连线11的纵向边界所在面重合。

【实施例六】

图8a~图8b为本发明另一实施例中静电放电保护结构的俯视图。图9为本发明实施例六中静电放电保护结构的剖面图。结合图8a、图8b和图9a，图9a为沿图8a或图8b中A-A’方向的静电放电保护结构的剖面图。在实施例一至五的基础上，所述静电放电保护结构还包括第二互连线14，所述钝化层12在所述第一互连线13上具有通孔，所述第二互连线14位于所述第一互连线11和钝化层12上，所述第二互连线14通过所述通孔20与所述第一互连线11电性相连，如图8a所示，在一实施例中，所述第二互连线14可以既不与静电敏感元件30电连接，又不与外围电路40相连，所述第二互连线14用于降低静电敏感元件30和外围电路40之间的导线电阻，所述第二互连线14还可以与静电敏感元件30及外围电路40中至少一个相连。在本实施例中，所述第二互连线14与所述静电放电导线13位于同一层。所述第二互连线14与所述静电放电导线13断开，在静电放电保护结构位置所述第二互连线14的纵向截面最长处的长度W1小于所述静电放电导线13的纵向截面长度W2。

同样，所述静电放电导线13的边界与所述第一互连线11的边界临近的前提下，所述静电放电导线13与所述第一互连线11在纵向方向上重合或错开的位置关系并不被限制，且静电放电导线13的数量亦不被限制。

【实施例七】

图10为本发明又一实施例中静电放电保护结构的俯视图，图11为本发明实施例七中静电放电保护结构的剖面图，结合图10和图11，其中图11为沿图10中A-A’方向的剖面图。

在实施例一的基础上，所述第一互连线11、所述钝化层12及所述静电放电导线的位置关系做以改变，具体地，所述钝化层12覆盖于所述静电放电导线13上，所述第一互连线11位于所述钝化层12上。在本实施例中，所述静电放电导线13包括两条，分别位于所述第一互连线11的两侧。

同样，在所述静电敏感元件30和外围电路40之间，可以设置多个静电放电保护结构以分别保护若干不同的静电敏感元件30，其设置方式和数量灵活可变；同时，静电放电保护结构可以设置在相邻的互连层中，以半导体设备中现有的互连线均可作为第一互连线11，半导体设备中现有的层间介电材料可作为钝化层12，并且在每一互连线11的一侧或两侧设置静电放电导线13的数量可以为一条、两条、三条、四条、八条甚至更多条，其数量不被限制，可以根据具体的工艺要求选择。

此外，所述静电放电导线13的边界与所述第一互连线11的边界临近的前提下，所述静电放电导线13与所述第一互连线11在纵向方向上重合或错开的位置关系并不被限制，只要能够满足在静电敏感元件击穿之前，所述静电放电导线13和所述第一互连线11首先发生击穿效应导走静电的位置关系，均在本发明的思想范围之内。

【实施例八】

图12本发明实施例八中静电放电保护结构的剖面图。结合图10和图12，其中图12为沿图10中B-B’方向的剖面图，在实施例七的基础上，本发明所述静电放电导线13位于所述第一互连线11的一侧。

此外，所述静电放电导线13的边界与所述第一互连线11的边界临近的前提下，所述静电放电导线13与所述第一互连线11在纵向方向上重合或错开的位置关系并不被限制，只要能够满足在静电敏感元件击穿之前，所述静电放电导线13和所述第一互连线11首先发生击穿效应导走静电的位置关系，均在本发明的思想范围之内。例如，所述静电放电导线13与所述第一互连线11在纵向方向具有重合部分，重合部分的宽度d1为大于0um小于等于2.5μm；或者所述静电放电导线13与所述第一互连线11在纵向方向相错开，其错开的宽度d2大于0um小于等于2.5um；或者所述静电放电导线13的纵向边界所在面与所述第一互连线11的纵向边界所在面重合。

此外，本发明还提供一种半导体设备，所述半导体设备通过外围电路与外部其他器件电连接，所述半导体设备包括：若干静电敏感元件；若干本发明所述的静电放电保护结构，所述静电放电保护结构设置于静电敏感元件和外围电路之间；放电总线，所述放电总线设置于静电放电保护结构和静电敏感元件之间。

以上所述半导体设备为X射线平板传感器或薄膜场效应晶体管液晶显示器。本发明所述静电保护结构不仅能够适用于X射线平板传感器或薄膜场效应晶体管液晶显示器中，还可以应用在其他具有静电敏感元件的器件结构中。所述静电放电保护结构保护的静电敏感元件可以包括二极管、薄膜场效应晶体管、电容中的一种或其组合。

对于薄膜场效应晶体管，所述静电放电路径的最短长度小于所述薄膜场效应晶体管的沟道长度，静电放电保护结构设置在薄膜场效应晶体管和外围电路之间，当外围电路产生的静电在经过第一互连线并未进入薄膜场效应晶体管之前，就可在第一互连线和静电放电导线之间发生击穿效应，使静电经过静电放电导线从放电总线导走，从而避免损坏薄膜场效应晶体管。

同样对于其他静电敏感元件，例如电容、二极管等，都可以通过在该静电敏感元件和外围电路之间设置本发明所述的静电保护电路，以实现有效的防静电保护。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (22)

1.一种静电放电保护结构，设置于静电敏感元件和外围电路之间，所述静电放电保护结构还与放电总线相连；其中

所述静电放电保护结构包括第一互连线、钝化层和至少一条静电放电导线，所述第一互连线电连接所述静电敏感元件和外围电路，所述静电放电导线与所述放电总线相连，所述静电放电导线与所述第一互连线通过所述钝化层隔离，所述静电放电导线和所述第一互连线之间具有至少一静电放电路径；

所述钝化层覆盖于所述第一互连线上，所述静电放电导线位于所述钝化层上，所述静电放电保护结构还包括第二互连线，所述钝化层在所述第一互连线上具有通孔，所述第二互连线位于所述第一互连线和钝化层上，所述第二互连线通过所述通孔与所述第一互连线电性相连。

2.如权利要求1所述的静电放电保护结构，其特征在于，在所述静电放电导线及所述第一互连线至少其中之一的侧面上包括至少一静电放电尖端，所述静电放电尖端位于所述静电放电导线与所述第一互连线之间，且位于所述静电放电路径的至少一端。

3.如权利要求1所述的静电放电保护结构，其特征在于，所述第一互连线包括牺牲段，所述牺牲段位于静电放电路径的一端。

4.如权利要求1所述的静电放电保护结构，其特征在于，所述静电敏感元件包括二极管、薄膜场效应晶体管、电容中的一种或其组合。

5.如权利要求4所述的静电放电保护结构，其特征在于，所述静电敏感元件为薄膜场效应晶体管，所述静电放电路径的最短长度小于所述薄膜场效应晶体管的沟道长度。

6.如权利要求1所述的静电放电保护结构，其特征在于，所述放电总线设置于静电放电保护结构和静电敏感元件之间。

7.如权利要求1所述的静电放电保护结构，其特征在于，所述静电放电导线包括两条以上，分别位于所述第一互连线的两侧。

8.如权利要求1所述的静电放电保护结构，其特征在于，所述静电放电导线位于所述第一互连线的一侧。

9.如权利要求1所述的静电放电保护结构，其特征在于，所述第二互连线与所述静电放电导线位于同一层。

10.如权利要求1所述的静电放电保护结构，其特征在于，所述第二互连线的边界位于所述第一互连线的边界以内，且所述第二互连线与所述静电放电导线断开。

11.如权利要求1至10中任意一项所述的静电放电保护结构，其特征在于，所述静电放电导线与所述第一互连线在纵向方向具有重合部分，重合部分的宽度为大于0um小于等于2.5μm。

12.如权利要求1至10中任意一项所述的静电放电保护结构，其特征在于，所述静电放电导线与所述第一互连线在纵向方向相错开，错开的宽度大于0um小于等于2.5um。

13.如权利要求1至10中任意一项所述的静电放电保护结构，其特征在于，所述静电放电导线的纵向边界所在面与所述第一互连线的纵向边界所在面重合。

14.如权利要求1至10中任意一项所述的静电放电保护结构，其特征在于，所述静电放电路径的长度范围为0.2μm～3μm。

15.如权利要求1至10中任意一项所述的静电放电保护结构，其特征在于，所述钝化层的材质为氮化硅或氧化硅，所述钝化层的厚度为0.2μm～2μm。

16.如权利要求1至10中任意一项所述的静电放电保护结构，其特征在于，所述放电总线为公共电极线。

17.一种半导体设备，所述半导体设备通过外围电路与外部器件电连接，所述半导体设备包括：

若干静电敏感元件；

若干如权利要求1至16中任意一项所述的静电放电保护结构，所述静电放电保护结构设置于静电敏感元件和外围电路之间；

放电总线，所述放电总线与所述静电放电保护结构连接。

18.如权利要求17所述的半导体设备，其特征在于，所述半导体设备为X射线平板传感器或薄膜场效应晶体管液晶显示器。

19.如权利要求18所述的半导体设备，其特征在于，所述静电敏感元件包括二极管、薄膜场效应晶体管、电容中的一种或其组合。

20.如权利要求19所述的半导体设备，其特征在于，所述静电敏感元件为薄膜场效应晶体管，所述静电放电路径的最短长度小于所述薄膜场效应晶体管的沟道长度。

21.如权利要求17所述的半导体设备，其特征在于，所述放电总线设置于静电放电保护结构和静电敏感元件之间。

22.如权利要求17至21中任意一项所述的半导体设备，其特征在于，所述放电总线为公共电极线。