CN103293869B - 用于光刻图案化的系统和方法 - Google Patents

用于光刻图案化的系统和方法 Download PDF

Info

Publication number
CN103293869B
CN103293869B CN201210380843.XA CN201210380843A CN103293869B CN 103293869 B CN103293869 B CN 103293869B CN 201210380843 A CN201210380843 A CN 201210380843A CN 103293869 B CN103293869 B CN 103293869B
Authority
CN
China
Prior art keywords
alignment
wafer
aligned units
designed
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210380843.XA
Other languages
English (en)
Other versions
CN103293869A (zh
Inventor
陈立锐
梁辅杰
吴雪鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103293869A publication Critical patent/CN103293869A/zh
Application granted granted Critical
Publication of CN103293869B publication Critical patent/CN103293869B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7096Arrangement, mounting, housing, environment, cleaning or maintenance of apparatus
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种光刻系统。该光刻系统包括:光刻曝光工具,被设计用于对涂布在集成电路衬底上的辐射敏感材料层执行曝光工艺;对准模块,与光刻曝光工具相连接,被设计用于对准测量,并且被配置用于将集成电路衬底传送至光刻曝光工具;以及对准校准模块,被设计成相对于光刻曝光校准对准模块。本发明还提供了一种用于光刻图案化的系统和方法。

Description

用于光刻图案化的系统和方法
技术领域
本发明涉及半导体领域,更具体地,本发明涉及一种用于光刻图案化的系统和方法。
背景技术
半导体集成电路(IC)技术经历了快速发展,包括部件尺寸的连续最小化和封装密度的最大化。部件尺寸的最小化依赖光刻以及印刷较小部件或关键尺寸(CD)的能力的改进。这进一步关于晶圆对准。在光刻扫描器中执行晶圆对准。扫描器基于对准结果曝光晶圆。为了减少重叠误差,需要改进对准准确度和重叠测量准确结果。然而,在光刻工艺期间,晶圆可能经历由晶圆夹持(卡紧)或诸如热工艺的其他因素导致的晶圆接合和变形。现有对准方法不考虑由晶圆夹持导致的定位误差。所测量的定位误差不同于光刻扫描器经历的定位误差。而且,现有对准测量不准确并且效率较低。
从而,需要用于光刻图案化的装置以及利用其的方法,以解决与对准相关的以上问题。
发明内容
为了解决现有技术中所存在的问题,根据本发明的一个方面,提供了一种光刻系统,包括:光刻曝光工具,被设计成用于对涂布在集成电路衬底上的辐射敏感材料层执行曝光工艺;对准模块,与所述光刻曝光工具相连接,被设计用于对准测量,并且被配置用于将所述集成电路衬底传送至所述光刻曝光工具;以及对准校准模块,被设计成相对于所述光刻曝光工具校准所述对准模块。
在所述光刻系统中,所述对准模块包括多个对准单元,其中,所述对准单元的数量是所述光刻曝光工具的工艺吞吐量的函数。
在所述光刻系统中,所述多个对准单元被并行地配置用于对准测量。
在所述光刻系统中,所述光刻曝光工具进一步包括:嵌入式对准单元,被配置用于容纳来自所述对准模块的所述集成电路衬底。
在所述光刻系统中,所述光刻曝光工具包括:曝光单元,用于所述曝光工艺;以及衬底台,用于夹持所述半导体晶圆并且被设计成用于在所述嵌入式对准单元和所述曝光模块之间移动。
在所述光刻系统中,所述对准校准模块被设计成校准所述嵌入式对准单元和所述对准模块之间的差异。
在所述光刻系统中,进一步包括:轨道单元,被设计用于涂布、烘焙以及显影。
在所述光刻系统中,所述对准模块分布在所述轨道单元中并且与所述轨道单元相集成。
在所述光刻系统中,进一步包括:覆盖测量工具,被设计成在所述显影之后测量覆盖误差。
在所述光刻系统中,所述对准校准模块分布在所述覆盖测量工具中并且与所述覆盖测量工具相集成。
根据本发明的另一方面,提供了一种用于光刻图案化的光刻系统,包括:扫描器,被设计用于对涂布在晶圆上的抗蚀层执行光刻曝光工艺;对准模块,与所述扫描器相连接并且被设计成对所述晶圆执行对准测量;轨道单元,被设计用于处理所述抗蚀层并且与所述对准模块相连接;以及对准校准模块,被设计成将由所述对准模块所测量出的对准与在所述光刻曝光工艺期间对所述扫描器中的所述晶圆所进行的对准相校准。
在所述光刻系统中,所述对准模块包括并行配置的多个对准单元。
在所述光刻系统中,所述对准单元的数量是所述扫描器的所述光刻曝光工艺的吞吐量的函数。
在所述光刻系统中,所述扫描器包括:曝光模块,具有辐射源和光学组件,被配置成执行所述光刻曝光工艺;以及嵌入式对准单元,被设计用于测量所述晶圆的对准。
在所述光刻系统中,所述对准单元和所述嵌入式对准单元中的每个都包括:晶圆台,用于夹持所述相应对准单元中的所述晶圆;以及对准传感器,被配置成从所述晶圆接收对准信号。
在所述光刻系统中,所述对准传感器被设计为具有选自衍射、成像和散射之一功能的机构。
在所述光刻系统中,进一步包括:覆盖测量工具,用于在所述抗蚀层显影之后进行覆盖测量。
在所述光刻系统中,所述控制模块用于在曝光工艺期间将所述标线片台动态地倾斜。
根据本发明的又一方面,提供了一种用于光刻系统的方法,包括:利用抗蚀层涂布晶圆;在对准模块中执行第一对准测量;在嵌入光刻曝光工具中的对准单元中执行第二对准测量;通过所述光刻曝光工具对所述抗蚀层执行光刻曝光工艺;对所述晶圆的所述抗蚀层执行显影工艺;以及通过覆盖测量工具对所述抗蚀层执行覆盖测量。
在所述方法中,进一步包括:在所述对准模块、所述对准单元和所述覆盖测量工具之间执行校准;以及调节所述对准模块、所述对准单元和所述覆盖测量工具中的至少一个检验。
在所述方法中,所述对准模块包括并行配置并且与所述光刻曝光工具相连接的多个对准单元,所述方法进一步包括:动态地改变与所述光刻曝光工具相连接的所述对准单元的数量。
附图说明
当读取附图时,本发明从以下详细说明最好地理解。将强调,根据工业中的标准实践,多种部件不按比例绘制。实际上,为了论述的清楚起见,多种部件的尺寸可以任意增加或减小。
图1是示出在一个或多个实施例中根据本发明的多个方面构建的光刻系统的框图。
图2是在一个或多个实施例中根据本发明的多个方面构建的光刻曝光模块的示意图。
图3是在一个或多个实施例中根据本发明的多个方面构建的图1的光刻系统中使用的晶圆的俯视图。
图4是在一个或多个实施例中根据本发明的多个方面构建的图3的晶圆的部分俯视图。
图5是在一个或多个实施例中根据本发明的多个方面构建的对准单元的示意图。
图6至图9示出在多种实施例中根据本发明的多个方面构建的图1的光刻系统的多种模块上的晶圆。
图10是示出在其他实施例中根据本发明的多个方面构建的光刻系统的框图。
图11是示出在一个或多个实施例中根据本发明的多个方面构建的图1的光刻系统和在此实现的工艺流程的多种实施例的框图。
图12是示出在一个或多个实施例中根据本发明的多个方面构建的在图1的光刻系统中实现的光刻定位测量的工艺流程的框图。
图13是在一个实施例中实现根据本发明的多个方面构建的图1的光刻系统的方法的流程图。
具体实施方式
可以理解,以下公开的内容提供用于实现本发明的不同特征的多个不同实施例或实例。以下描述组件和布置的特定实例以简化本发明。当然,这些仅是实例并且不用于限制。另外,本发明可以在多个实例中重复参考数字和/或字母。该重复用于简单和清楚的目的并且其本身不指示所论述的多种实施例和/或配置之间的关系。
图1是用于执行根据本发明的多个方面构建的多种光刻图案化工艺的光刻系统20的示意图。参考图1和其他附图,共同描述光刻系统20和利用其的方法。光刻系统20包括:多种工艺工具和度量工具,连接在一起并且被配置用于执行多个光刻工艺,包括涂布、对准、曝光、烘焙、显影和/或其他光刻图案化工艺。从而,那些相连接的工艺工具和度量工具被共同称为光刻系统20。然而,光刻系统20的每个工具都可以被重配置,诸如,被重配置为与其他光刻工具相连接或者为另一个光刻系统的一部分。
参考图1,光刻系统20包括:光刻曝光工具(或曝光工具)30,被设计成对辐射敏感材料层(例如,光刻胶层或抗蚀层)执行光刻曝光工艺。曝光工具30被设计成用于实现光刻工艺的合适机构。在一个实例中,实现曝光模式,使得通过一次曝光(shot)在晶圆上形成光掩模的图案。在另一个实例中,实现步进曝光模式(step-and-expusuremode),使得在晶圆的多个场效应区上重复地形成光掩模的图案。在本实例中,实现步进曝光模式,使得光掩模的图像被重复地扫描至晶圆的多个场效应区。从而,光刻曝光工具30还被称为扫描器。
光刻曝光工具30包括曝光模块32,其在示意图中进一步参考图2描述。
参考图2,曝光模块32包括提供辐射能量的辐射源(或源)110。辐射源110可以是任何合适光源。在多个实施例中,辐射源可以包括选自由紫外线(UV)源、深UV(DUV)源、超UV(EUV)源、和X-射线源构成的组的光源。例如,辐射源110可以是具有436nm(G-线)或365nm(I-线)波长的汞灯;具有248nm波长的氟化氪(KrF)准分子激光器;具有193nm波长的氟化氩(ArF)准分子激光器;具有157nm波长的氟(F2)准分子激光器;或具有期望波长(例如在约100nm以下)的其他光源。在另一个实例中,光源是具有约13.5nm或更少的波长的EUV源。
曝光模块32还包括光学子系统,其从辐射源110接收辐射能量,通过光掩模的图像模块化辐射能量,并且使辐射能量定向于涂布在集成电路衬底(诸如,半导体晶圆或晶圆)上的抗蚀层。在一个实施例中,光学子系统被设计成具有折射机构。在该情况下,光学子系统包括诸如透镜的能量折射组件。在辐射能量是EUV能量的另一个实施例中,光学子系统被设计成具有反射机构。在该情况下,光学子系统包括诸如镜子的多种反射组件。
在一个实施例中,曝光模块32包括照明单元(例如,冷凝器)120。照明单元120可以包括单个透镜或者具有多个透镜和/或其他透镜组件的透镜模块。例如,照明单元120可以包括微透镜阵列、遮光板、和/或被设计成帮助使辐射能量从辐射源110指向标线片(reticle)(还称为光掩模或掩模)的其他结构。
在光刻曝光工艺(或曝光工艺)期间,光掩模(掩模或标线片)130被设置在曝光模块32中,使得在其上限定的集成电路图案在抗蚀层上成像。在一个实施例中,标线片130包括透明衬底和图案化的吸收层。透明衬底可以使用相对没有缺陷的融化的二氧化硅(SiO2),诸如,硼硅玻璃和钠钙玻璃。透明衬底可以使用氟化钙和/或其他合适材料。图案化的吸收层可以使用多个工艺和多种材料形成,诸如,沉积由铬(Cr)和氧化铁制成的金属膜,或者通过MoSi、ZrSiO、SiN、和/或TiN制成的无机膜。当入射在吸收区域上时,光束可以部分或完全被阻挡。吸收层可以被图案化以具有一个或多个开口,光束传播通过其而不被吸收层吸收。掩模可以结合其他分辨率增强技术,诸如,相移掩模(PSM)和/或光学邻近校正(OPC)。
在辐射能量是EUV能量的另一个实施例中,标线片被设计成具有反射机构。标线片包括用多个膜涂布的衬底,以提供反射机构。例如,标线片包括沉积在衬底上的硅和钼的十个交替层,以用作最大化EUV光的反射的布喇格反射器。标线片可以进一步包括诸如钌的覆盖层,以防止氧化。在一个实施例中,标线片进一步包括抗反射层,诸如,氮化硼坦膜,以限定集成电路的布局图案。
标线片130通过夹持机构(未示出)被固定在曝光模块系统32(诸如,真空夹持或卡盘夹持)的标线片载物台132上。在本实施例中,夹持机构是标线片载物台132的一部分。根据本实施例,标线片载物台132被设计并且被配置成可用于移动和旋转动作。在另一个实施例中,标线片载物台132被进一步设计成可用于倾斜,使得标线片倾斜至(不与其平行)将在曝光模块32中被图案化的晶圆。
仍然参考图2,曝光模块32包括投影单元134。投影单元134可以具有单个透镜元件或多个透镜元件,被配置成给晶圆上的抗蚀层提供合适照明。每个透镜元件都可以包括透明衬底,并且可以进一步包括多个涂布层。透明衬底可以是传统投影透镜,并且可以由融化的硅石(SiO2)、氟化钙(CaF2)、氟化锂(LiF)、氟化钡(BaF2)、或其他合适材料制成。用于每个透镜元件的材料可以基于在光刻工艺中使用的光的波长选择,以最小化吸收和散射。照明单元120和投影单元134共同称为成像子模块。成像子模块可以进一步包括附加组件,诸如,入射光瞳和出射光瞳,以在将被图案化的晶圆上形成标线片130的图像。在另一个实施例中,成像子模块可以可替换地包括多种镜子组件,以提供成像的反射机构。
仍然参考图2,曝光模块32进一步包括衬底台136,其能够固定和移动衬底140,使得衬底140与标线片130对准。衬底140通过夹持机构(真空夹持或卡盘夹持)被固定到衬底台136上。在一个实施例中,根据本实施例,衬底台136被进一步设计并且配置成可用于移动和旋转动作。在另一个实施例中,衬底台136被进一步设计成可用于倾斜或相对于曝光模块32的光轴138动态地改变倾斜角,使得衬底不垂直于光轴138。
曝光模块32可以根据辐射源和其他因素的不同特征被不同地设计。在一个实例中,辐射源110包括具有约13.5nm波长的EUV源。在该情况下,由于诸如吸收的EUV的特性,使得成像子模块不同。例如,与EUV源相关的成像模块包括反射光组件和反射标线片,如上所述。
在另一个实例中,曝光模块32被设计成在投影透镜134和衬底134之间的光学路径中保存液体,以增强分辨率。从而,所配置的光刻系统还被称为浸没式光刻曝光模块。
在本实例中,衬底140被提供在曝光模块32中,用于接受光刻工艺。在一个实施例中,衬底140是集成电路衬底(IC衬底),诸如,具有诸如晶体硅、多晶硅、无定形硅、锗、和蓝宝石的基本半导体,诸如碳化硅和砷化镓的化合物半导体,诸如SiGe、GaAsP、AlInAs、AlGaAs、和GaInP的合金半导体的半导体晶圆(或晶圆),或其组合。在本实施例的进一步中,抗蚀层被涂布在衬底140上并且在光刻曝光工艺期间从辐射源110接收辐射能量。
进一步参考图3和图4的俯视图描述衬底140。晶圆140包括多个区域,被称为视场(field)142。晶圆140包括主要视场142,其中限定有用于一个或多个管芯的完整IC电路。半导体晶圆140进一步包括设置在晶圆边缘区域上的多个部分视场142。在光刻工艺期间,晶圆一次暴露一个视场。曝光模块32扫描限定在标线片中的图案化的IC,将其传送至一个视场,然后移动至下一个视场并且重复扫描,直到衬底140中的视场被耗尽为止。一个视场142可以包括一个或多个管芯,并且在图4中进一步示出。在本实施例中,每个视场都包括电路区域144和帧区域146。在电路区域144中限定包括多个主要特征147的电路图案。而且,多个对准掩模148被限定用于对准测量并且形成在视场142中。在一个实施例中,对准标记是框标。根据一个实施例,每个视场都包括相应电路区域144和相应框架区域146中的多个对准标记。
返回参考图1,曝光工具30进一步包括与曝光模块32集成的对准单元34。曝光模块32和对准单元34被集成在一起,以构成曝光工具30的主要模块。从而,由于被嵌入在曝光工具30中,对准单元34还被称为嵌入式对准单元34。在一个实施例中,曝光模块32和对准单元34中的每个都包括相应衬底台。在另一个实施例中,曝光模块32和对准单元34共享一个衬底台,其被设计和配置成可用于在对准单元34和曝光模块32之间移动。
仍然参考图1,光刻系统20还包括与曝光工具30相连接的光刻轨道单元(简单轨道)或多个轨道40。轨道40是将抗蚀工艺相连接到一个工具中的工艺工具。根据一个实施例中,抗蚀工艺包括涂布、烘焙、和显影。在一个实施例中,轨道40进一步包括涂布模块42、显影模块44和烘焙模块46。在另一个实施例中,抗蚀工艺包括涂布、软烘焙、硬烘焙和显影。在该实施例中,轨道40可以包括两个或更多烘焙模块,分别被设计或被配置用于在不同温度下烘焙。轨道40与曝光工具30相连接,使得晶圆可以在它们之间被交换。
仍然参考图1,根据本发明,光刻系统20还包括被配置成与曝光工具30相连接的对准模块50。对准模块50与曝光工具30相连接,使得通过对准模块50的晶圆被发送至用于相应步骤的曝光工具30。特别是,对准模块50与曝光工具30相连接,使得晶圆可以从对准模块50被传送至曝光工具30。对准模块50被设计成对晶圆执行对准测量。然而,对准模块50不同于嵌入式对准模块34。嵌入式对准模块34嵌入在曝光工具30中并且是曝光工具30的一部分。对准模块50与曝光工具分离,但是被配置成与曝光工具30一起运行。从而,对准模块50可以被重配置。在一个实施例中,对准模块50包括类似于嵌入式对准单元34的一个对准单元。在另一个实施例中,对准模块50包括多个对准单元,诸如,其中数量是整数(例如,1、2、3等)的多个对准单元。在本实例中,在对准模块50中包括三个示例性对准单元52、54和56。
在一个实施例中,对准工艺包括:测量关于诸如垂直网格的参考结构的对准标记,以限定对准误差。在一个实施例中,这样测量的对准误差被用于合适调节工艺,以减少对准误差和重叠误差。在另一个实施例中,所测量的对准误差被用于校准工艺,其将在随后描述。
图5示出可以结合在对准模块50的对准单元或结合在嵌入式对准单元34中的示例性定位单元150的示意图。定位单元150被设计成用于定位衬底并且监控衬底的位置。在一个实施例中,定位单元150包括衬底台152,被设计成夹持(hold)将被处理的衬底,诸如衬底140。在一个实施例中,衬底台152类似于衬底台136。衬底台152包括固定衬底的夹持机构。在多种实施例中,夹持机构可以包括真空、卡盘或其他合适夹持机构。衬底台152还包括运动机构156,以在移动和旋转模式下移动固定的衬底140。
定位单元150包括定位信号源158,以提供定位信号(诸如,光束)。在一个实施例中,定位信号源158包括用于具有合适波长的激光的激光源。定位单元150还包括被设计成接收定位信号的定位传感器159。在一个实施例中,定位传感器159包括一个感应单元,诸如光电二极管或光电二极管阵列,以接收定位信号。在另一个实施例中,定位传感器159包括相位光栅对准传感器。定位单元150可以进一步包括与定位源158和定位传感器159相连接的其他组件,诸如,合适光学部件。定位源158和定位传感器158被配置成通过诸如衍射、成像或散射测量的合适机构检验衬底140的定位。
返回图1,光刻系统20包括重叠测量工具60,其被设计成在抗蚀层被图案化之后执行重叠测量。例如,在衬底140上的图案化抗蚀层和下部材料层之间测量重叠误差。在一个实施例中,重叠测量工具60包括类似于定位单元150的定位单元。在一个实例中,重叠测量工具60是独立的。在另一个实例中,重叠测量工具60与轨道40相连接。
仍然参考图1,光刻系统20包括被设计用于对准校准的校准模块70。在一个实施例中,校准模块70被设计成是独立的并且与光刻系统20的其他工具相连接。在另一个实施例中,校准模块70与光刻系统20的其他工具相连接并且分布在其中。例如,校准模块70被分布在对准模块50中并且与对准模块50相连接。在另一个实例中,校准模块70分布在轨道40中并且与轨道40相连接。
校准模块70被设计成在不同定位单元之间执行校准工艺,诸如,嵌入式定位单元34和对准模块50的定位单元。在一个实例中,校准模块70被实现以确定夹持差异(clampingdifference)并且提供调节量以调节相应夹持机构(诸如,卡盘),从而消除或减少卡盘差异。校准工艺可以利用具有在其上形成对准标记的参考晶圆。对准标记可以被设计成合适形状、图案和尺寸,用于对准和校准测量。
由于来自定位单元的对准测量可能通过相应定位单元将压力引入晶圆,所以校准工艺是必须的。而且,当晶圆由不同定位单元夹持时,压力应该不同。从而,来自不同定位单元的对准测量在曝光工艺期间可能不存在曝光工具30的对准环境。这进一步通过图6至图9描述,其示出在光刻系统20的多种定位单元上被夹持的衬底160的俯视图。在本实施例中,衬底160是用于校准的参考晶圆,从而还被称为校准晶圆。晶圆160包括在其上形成的多个对准标记148。
在图6中示出没有夹持的晶圆160。在该情况下,由于晶圆160不被夹持,晶圆160基本没有压力。图7示出在曝光模块30中夹持的晶圆160。由于由相应夹持引入的压力,因此晶圆160相应地变形。图8和图9示出分别在对准模块50和重叠测量工具70中夹持的晶圆160。由于由相应夹持引入的压力,晶圆160相对于图7中的变形不同地变形。根据本发明,使用参考晶圆的对准工艺提供不同定位单元之间的夹具差异(诸如,机械强度差)。在一个实施例中,可以以网格形式提供夹具差异,使得给出每个位置处的差异。夹具差异可以用于调节相应夹具机构(诸如,卡盘),以最小化夹具差异。在另一个实施例中,夹具差异可以被用于在曝光工艺期间晶圆重叠误差的更准确预测,并且被进一步用于调节光刻系统20以减小重叠误差。
参考图1,光刻系统20可以进一步包括控制模块80,被设计用于控制曝光工具30或用于控制光刻系统20的其他部分,以调节多种参数,消除或减少重叠误差。在一个实施例中,控制模块80可以基于来自对准测量的对准数据,以执行调节工艺。在一个实例中,调节工艺包括:调节相应定位单元的夹具机构,以减小卡盘差异。在另一个实施例中,调节工艺包括调节晶圆(或标线片)倾斜和/或曝光工具30的成像模块,以减小重叠误差。在还有的另一个实施例中,调节工艺包括在曝光工艺期间晶圆的过渡移位和/或旋转移位。在还有的另一个实施例中,调节工艺包括动态地调节曝光剂量或成像透镜。在多种实施例中,控制模块80可以被配置成独立的或者与光刻系统20的其他工具(诸如,曝光工具30)相集成并相连接。
光刻系统20可以包括将与光刻系统20的其他工具或组件相连接的其他组件,用于执行多种光刻工艺。特别是,光刻系统20包括与曝光工具30相连接并且进一步与轨道40相连接或分布在其中的对准模块50。由于对准单元34嵌入曝光30中并且是曝光工具的一部分,对准模块50不同于对准单元34。对准模块50与曝光工具30相连接但不是曝光工具30的一部分。
通过与曝光工具30相连接并且提供有用于曝光工具30的对准测量的对准模块,曝光工具30被完全用于曝光工艺。考虑曝光工具30包括嵌入式对准单元34的情况,如果对准测量花费比曝光工艺更长的时间,则这将导致曝光模块32在其生产时间的一部分内是空闲的。从而,生产率和吞吐量减小,并且制造成本和循环时间增加。
对准模块50包括作为在曝光工具中实现的光刻曝光工艺的吞吐量的函数的多个对准单元(例如,52、54和56)。在一个实施例中,选择与曝光工具30相连接的对准单元的数量,使得通过对准模块50对晶圆的对准测量与通过在工艺流中具有最小交通拥塞(trafficjam)的曝光工具50对晶圆的曝光工艺基本匹配。例如,当曝光工艺花费较长时间时,对准模块150中的对准单元的数量较小,诸如2。在另一个实例中,当曝光工艺花费较短时间时,对准模块50中的对准单元的数量较大,诸如3。对准模块50根据曝光模块30的曝光工艺可重配置。对准模块50可操作以通过不同数量的对准单元重配置,使得对准模块50中的对准测量和曝光工具30中的曝光工艺与曝光工具30和对准模块50的实际利用匹配。
在另一个实施例中,曝光工具30和对准模块的实际利用考虑用于对准测量的嵌入式对准单元34。从而,对准模块50可操作以通过不同数量的对准单元重配置,使得对准模块50中的对准测量和嵌入式对准单元34与具有曝光工具30和对准模块50的实际利用的曝光工具30中的曝光工艺匹配。
如上所述,图1中的光刻系统可以不同地配置。例如,对准模块50可以分布在轨道40中并且与其相连接,诸如,图10中所示的光刻系统。
图11是示出在一个实施例中根据本发明的多个方面构建的光刻工艺流程180的框图。在本实施例中,光刻工艺通过图1的光刻系统20或图10的光刻系统170实现。从而,还参考图11和图1(或图10)描述光刻工艺流程180。在所公开的光刻工艺中,如在框182中所示,通过辐射敏感材料层(或抗蚀层)涂布晶圆140。该步骤可以通过轨道40实现。其他步骤可以在涂光刻胶之后,诸如,软烘焙。
在涂布之后,对晶圆140应用对准测量,如框184中所示。该步骤通过对准模块50实现。如上所述,根据一个实施例,对准模块50包括并行配置的多个对准单元,诸如“对准-1”、“对准-2”、“对准-3”、...和“对准-N”。在该情况下,N个晶圆可以被并行发送用于对准测量。当对准测量是相对于曝光工艺的瓶颈时。通过配置有N个对准单元,对准测量工艺可以加速并且快N倍,以减小工艺拥塞并且完全利用曝光模块32。在一个实例中,在对准模块50的一个对准单元中实现对晶圆140的对准测量。对准模块中的对准测量还被称为主要对准测量。
晶圆140可以被发送至曝光工具30用于嵌入式对准单元34中的另一个对准测量,如框186中所示。来自对准模块50和嵌入式对准单元34的对准测量可以用于校准和/或用于调节工艺,以补偿在曝光工艺期间的重叠误差。调节工艺可以通过控制模块80实现。
然后,晶圆140被移动用于曝光工艺,以将IC图案从相应标线片转印到晶圆上涂布的抗蚀层,如框188中所示。在曝光工具30的曝光模块32中实现曝光工艺。
在一个实施例中,曝光模块32和对准单元34中的每个都包括相应衬底台。在该情况下,将晶圆140从对准单元34的衬底台传送至曝光模块32的衬底台。在另一个实施例中,曝光模块32和对准单元34共享一个衬底台,其被设计和配置成可用于在对准单元34和曝光模块32之间移动。在该情况下,在共享的晶圆台上夹持晶圆140。在对准单元34中对晶圆140进行对准测量之后,具有共享衬底台的晶圆140被移动至曝光模块32用于相应曝光工艺。
然后,晶圆140被发送用于之后的光刻工艺步骤,以形成图案化的抗蚀层,如框190中所示。根据一个实施例,那些光刻工艺步骤包括曝光后烘焙(PEB)和显影。那些光刻工艺步骤可以在轨道40的相应模块中实现。
然后,晶圆140被发送用于重叠测量,如框192中所示。重叠测量在重叠测量工具70中实现,用于晶圆140的图案化抗蚀层和下部材料层之间的重叠误差。
光刻工艺流程180还包括使用校准晶圆(或参考晶圆)的校准工艺,如框194中所示。校准工艺基于对准模块50、曝光工具30和重叠测量工具70中的对准测量。在一个实施例中,校准工艺可以进一步与应用至多种相应定位单元的调节工艺相关,以通过调节夹具强度减小夹具差异。
图12是在另一个实施例中根据本发明的多个方面构建的光刻定位测量200的框图。在本实施例中,在图1的光刻系统20或者图10的光刻系统170中实现光刻定位测量。从而,还参考图11和图1(或图10)描述光刻工艺流程180。光刻系统20包括多个定位单元。在本实施例中,对准模块50中的多个对准单元中的每个都包括定位单元;嵌入式对准单元34包括定位单元,以及重叠测量工具70包括定位单元。这些定位单元被称为第一、第二、...、第n定位单元。这些定位单元分别被标记为定位单元-(1)、定位单元(2)、...、定位单元(n),如框204、206和208中所示。每个定位单元都类似于图5的定位单元。例如,每个定位单元都包括夹具机构(或卡盘),以固定晶圆和用于监控晶圆的定位的定位传感器。定位传感器可以使用感应技术,诸如,衍射、成像或散射。
在所工艺的光刻定位测量中,诸如校准晶圆的晶圆被用于定位测量,如框210中所示。从而,校准晶圆被发送用于第一和第二定位单元中的定位测量,如框212中所示。在多种实施例中,这样的定位测量的频率是诸如规格、对准误差、和/或卡盘力变化的一个或多个因素的函数。然后,计算第一和第二定位单元之间的夹具差异,如框214中所示。用于夹具差异的计算可以通过计算模块实现,如框216中所示。计算模块可以被集成在控制模块80中或者集成在重叠测量工具70中。
图13是示出根据多个实施例的通过图1的光刻系统20或图10的光刻系统170执行的光刻工艺的方法220的流程图。参考图13和其他图描述方法220。方法220通过给晶圆涂布抗蚀层开始步骤222。
在步骤224,在对准模块50的对准单元中对晶圆执行第一对准。在步骤226,在嵌入式对准单元34中对晶圆执行第二对准。在步骤228,在曝光工具中对晶圆应用曝光工艺。特别是,通过曝光模块32对晶圆的抗蚀层应用曝光工艺。
在步骤230,对晶圆的抗蚀层应用显影,以形成图案化的抗蚀层。可以在抗蚀层的显影之前,对抗蚀层应用曝光后烘焙(PEB)。根据实施例,在轨道40中实现显影和PEB。
在步骤232,对晶圆执行重叠测量,以确定晶圆的图案化的抗蚀层和下部材料层之间的重叠误差。重叠测量通过重叠测量工具70执行。
在步骤234,执行校准工艺,以确定不同定位单元之间的夹具差异。在一个实例中,校准工艺类似于图11的框194中描述的校准工艺。校准工艺可以确定其他变化,诸如,晶圆台温度。
虽然根据本发明的多个方面提供光刻系统20和利用其的方法的多个实施例,但是可以在不同脱离本发明的的精神的情况下,使用其他更改和修改。在一个实施例中,光刻系统20还可以连接其他技术和组件。例如,光刻系统还可以包括实现浸没式光刻工艺的组件和机构。在另一个实施例中,如果辐射能量是EUV束,则光学透镜和标线片是反射组件。在另一个实施例中,对准模块50中的对准单元的子集分布在轨道40中并且另一个子集独立的。
通过利用光刻系统20和实现多种公开的方法,在不同实施例中存在一个或多个优点。在一个实例中,在没有到光刻曝光工艺的工艺拥塞的情况下,增强对准测量吞吐量。在另一个实例中,通过使用校准晶圆校准每个定位单元(或卡盘)的网格差异,对准和重叠测量更加准确。在另一个实施例中,通过增加在晶圆上形成的标记的数量,对准和重叠测量更加准确。对准的工作量从而增加。曝光工具30外部的对准模块50提供增强的对准测量的能力,而不导致对准测量的工艺拥塞。在又一个实施例中,对准测量数据可以被反馈用于更准确重叠控制。
从而,本发明提供光刻系统。光刻系统包括:光刻曝光工具,被设计用于对涂布在集成电路衬底上的辐射敏感材料层执行曝光工艺;对准模块,与光刻曝光工具相连接,被设计用于对准测量,以及对准校准模块,被设计成相对于光刻曝光校准对准模块。
在一个实施例中,对准模块包括多个对准单元,其中,数量是光刻曝光工具的工艺吞吐量的函数。在另一个实施例中,该多个对准单元被并行地(inparallel)配置用于对准测量。
在另一个实施例中,光刻曝光工具进一步包括:嵌入式对准单元,被配置用于从对准模块接收集成电路衬底。
在另一个实施例中,光刻曝光工具包括:曝光单元,用于曝光工艺;以及衬底台,夹持(hold)半导体晶圆并且用于在嵌入式对准单元和曝光模块之间移动。
在另一个实施例中,光刻曝光工具包括:曝光单元,具有第一衬底台,被配置成在曝光工艺期间保存集成电路衬底;以及嵌入式对准单元,具有第二衬底台,以在对准测量期间保存半导体晶圆。
在还有的实施例中,对准校准模块被设计成校准嵌入式对准单元和对准模块之间的差异。
在另一个实施例中,光刻系统进一步包括:轨道单元,被设计用于涂布、烘焙和显影。在还有的另一个实施例中,对准模块分布在轨道单元中并且与轨道单元相连接。
在另一个实施例中,光刻系统进一步包括:重叠测量工具,被设计成在显影之后测量重叠误差。在还有的另一个实施例中,对准校准模块分布在重叠测量工具中并且与其相连接。
本发明还提供用于光刻图案化的光刻系统的另一个实施例。光刻系统包括:扫描器,被设计用于对在晶圆上涂布的抗蚀层执行光刻曝光工艺;对准模块,与扫描器相连接并且被设计成对晶圆执行对准测量;轨道单元,被设计用于工艺抗蚀层并且与对准模块相连接;对准校准模块,被设计成将由对准模块所测量出的对准与在光刻曝光工艺期间对扫描器中的晶圆所进行的对准相校准。
在一个实施例中,对准模块包括并行配置的多个对准单元。在另一个实施例中,对准单元的数量是扫描器的光刻曝光工艺的吞吐量的函数。
在还有的另一个实施例中,扫描器包括:曝光模块,具有辐射源和光学组件,被配置成执行光刻曝光工艺;以及嵌入式对准单元,被设计用于测量晶圆的对准。
在还有的另一个实施例中,对准单元和嵌入式对准单元中的每个都包括晶圆台,以在相应对准单元中保存晶圆;以及对准传感器,被配置成从晶圆接收对准信号。对准传感器可以被设计成具有选自衍射、成像和散射中的一个的机构。
在另一个实施例中,光刻系统进一步包括:重叠测量工具,用于在抗蚀层的显影之后进行重叠测量。控制模块可操作以在曝光工艺期间动态地倾斜(tilt)标线片台(reticlestage)。
本发明还提供用于光刻系统的方法的实施例。该方法包括:给晶圆涂布抗蚀层;在对准模块中执行第一对准测量;在嵌入光刻曝光工具中的对准单元中执行第二对准测量;通过光刻曝光工具对抗蚀层执行光刻曝光工艺;对晶圆的抗蚀层执行显影工艺;以及通过重叠测量工具对抗蚀层执行重叠测量。
在一个实施例中,该方法进一步包括:在对准模块、对准单元和重叠测量工具之间执行校准;以及调节对准模块、对准单元和重叠测量工具中的至少一个检验工具(check)。
在方法的另一个实施例中,对准模块包括:多个对准单元,并行地配置并且与光刻曝光工具相连接,该方法进一步包括:动态地改变与光刻曝光工具相连接的对准单元的数量。
本发明关于优选实施例进行了描述。仅在读取本发明之后对于本领域普通技术人员显而易见的改进或修改被认为在本申请的精神和范围内。将理解,多种修改、改变和替换都在以上公开的内容中,并且在一些实例中,在没有其他特征的相应使用的情况下,将采用本发明的一些特征。从而,将想到,所附权利要求被广泛地并且与本发明的范围一致的方式解释。

Claims (17)

1.一种光刻系统,包括:
光刻曝光工具,被设计成用于对涂布在集成电路衬底上的辐射敏感材料层执行曝光工艺;
对准模块,与所述光刻曝光工具相连接但不是所述光刻曝光工具的一部分,被设计用于对准测量,并且被配置用于将所述集成电路衬底传送至所述光刻曝光工具;以及
对准校准模块,被设计成相对于所述光刻曝光工具校准所述对准模块;
其中,所述对准模块包括多个对准单元,其中,所述对准单元的数量是所述光刻曝光工具的工艺吞吐量的函数。
2.根据权利要求1所述的光刻系统,其中,所述多个对准单元被并行地配置用于对准测量。
3.根据权利要求1所述的光刻系统,其中,所述光刻曝光工具进一步包括:嵌入式对准单元,被配置用于容纳来自所述对准模块的所述集成电路衬底。
4.根据权利要求3所述的光刻系统,其中,所述光刻曝光工具包括:
曝光单元,用于所述曝光工艺;以及
衬底台,用于夹持所述集成电路衬底并且被设计成用于在所述嵌入式对准单元和所述曝光模块之间移动。
5.根据权利要求4所述的光刻系统,其中,所述对准校准模块被设计成校准所述嵌入式对准单元和所述对准模块之间的差异。
6.根据权利要求1所述的光刻系统,进一步包括:轨道单元,被设计用于涂布、烘焙以及显影。
7.根据权利要求6所述的光刻系统,其中,所述对准模块分布在所述轨道单元中并且与所述轨道单元相集成。
8.根据权利要求6所述的光刻系统,进一步包括:覆盖测量工具,被设计成在所述显影之后测量覆盖误差。
9.根据权利要求8所述的光刻系统,其中,所述对准校准模块分布在所述覆盖测量工具中并且与所述覆盖测量工具相集成。
10.一种用于光刻图案化的光刻系统,包括:
扫描器,被设计用于对涂布在晶圆上的抗蚀层执行光刻曝光工艺;
对准模块,与所述扫描器相连接但不是所述扫描器的一部分并且被设计成对所述晶圆执行对准测量;
轨道单元,被设计用于处理所述抗蚀层并且与所述对准模块相连接;以及
对准校准模块,被设计成将由所述对准模块所测量出的对准与在所述光刻曝光工艺期间对所述扫描器中的所述晶圆所进行的对准相校准;
其中,所述对准模块包括并行配置的多个对准单元;
其中,所述对准单元的数量是所述扫描器的所述光刻曝光工艺的吞吐量的函数。
11.根据权利要求10所述的光刻系统,其中,所述扫描器包括:
曝光模块,具有辐射源和光学组件,被配置成执行所述光刻曝光工艺;以及
嵌入式对准单元,被设计用于测量所述晶圆的对准。
12.根据权利要求11所述的光刻系统,其中,所述对准单元和所述嵌入式对准单元中的每个都包括:
晶圆台,用于夹持相应所述对准单元中的所述晶圆;以及
对准传感器,被配置成从所述晶圆接收对准信号。
13.根据权利要求12所述的光刻系统,其中,所述对准传感器被设计为具有选自衍射、成像和散射之一功能的机构。
14.根据权利要求10所述的光刻系统,进一步包括:覆盖测量工具,用于在所述抗蚀层显影之后进行覆盖测量。
15.根据权利要求14所述的光刻系统,其中,控制模块用于在曝光工艺期间将标线片台动态地倾斜。
16.一种用于光刻系统的方法,包括:
利用抗蚀层涂布晶圆;
在对准模块中执行第一对准测量;
在嵌入光刻曝光工具中的对准单元中执行第二对准测量;
通过所述光刻曝光工具对所述抗蚀层执行光刻曝光工艺;
对所述晶圆的所述抗蚀层执行显影工艺;以及
通过覆盖测量工具对所述抗蚀层执行覆盖测量;
其中,所述对准模块包括并行配置并且与所述光刻曝光工具相连接的多个对准单元,所述对准模块不是所述光刻曝光工具的一部分,所述方法进一步包括:动态地改变与所述光刻曝光工具相连接的所述对准单元的数量。
17.根据权利要求16所述的方法,进一步包括:
在所述对准模块、所述对准单元和所述覆盖测量工具之间执行校准;以及
调节所述对准模块、所述对准单元和所述覆盖测量工具中的至少一个检验工具。
CN201210380843.XA 2012-03-02 2012-10-09 用于光刻图案化的系统和方法 Expired - Fee Related CN103293869B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/411,245 2012-03-02
US13/411,245 US9360778B2 (en) 2012-03-02 2012-03-02 System and method for lithography patterning

Publications (2)

Publication Number Publication Date
CN103293869A CN103293869A (zh) 2013-09-11
CN103293869B true CN103293869B (zh) 2016-08-03

Family

ID=49042680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210380843.XA Expired - Fee Related CN103293869B (zh) 2012-03-02 2012-10-09 用于光刻图案化的系统和方法

Country Status (2)

Country Link
US (1) US9360778B2 (zh)
CN (1) CN103293869B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
JP5960198B2 (ja) 2013-07-02 2016-08-02 キヤノン株式会社 パターン形成方法、リソグラフィ装置、リソグラフィシステムおよび物品製造方法
CN105446090B (zh) * 2014-08-20 2018-07-20 中芯国际集成电路制造(上海)有限公司 对准测量方法
JP6521637B2 (ja) 2015-01-09 2019-05-29 キヤノン株式会社 計測装置、リソグラフィ装置及び物品の製造方法
US9588446B2 (en) 2015-05-29 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Calibration apparatus and an adjustment method for a lithography apparatus
US9733577B2 (en) * 2015-09-03 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Intra-field process control for lithography
US9823574B2 (en) 2015-09-29 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography alignment marks
CN109212916B (zh) * 2017-06-30 2022-02-15 上海微电子装备(集团)股份有限公司 一种曝光显影装置及方法
US10859924B2 (en) 2017-11-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and system for performing the same
CN108614394A (zh) * 2018-05-02 2018-10-02 北京半导体专用设备研究所(中国电子科技集团公司第四十五研究所) 一种自动曝光设备及其曝光方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993652A (zh) * 2004-09-29 2007-07-04 富士胶片株式会社 校准对齐部分的方法、具有校准对齐部分的绘图装置和传送装置
CN101021694A (zh) * 2007-03-06 2007-08-22 上海微电子装备有限公司 一种基于图像技术的对准系统及对准方法
CN101957567A (zh) * 2009-07-16 2011-01-26 Asml荷兰有限公司 多头对准系统中的对准头的位置校准

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61201427A (ja) * 1985-03-04 1986-09-06 Nippon Kogaku Kk <Nikon> 位置ずれ検出方法
US5477057A (en) * 1994-08-17 1995-12-19 Svg Lithography Systems, Inc. Off axis alignment system for scanning photolithography
IL125337A0 (en) * 1998-07-14 1999-03-12 Nova Measuring Instr Ltd Method and apparatus for lithography monitoring and process control
JP4846888B2 (ja) * 1998-12-01 2011-12-28 キヤノン株式会社 位置合わせ方法
JP2001308003A (ja) * 2000-02-15 2001-11-02 Nikon Corp 露光方法及び装置、並びにデバイス製造方法
KR100809955B1 (ko) 2001-11-27 2008-03-06 삼성전자주식회사 포토리소그래피 공정의 얼라인 계측방법
WO2003085456A2 (de) * 2002-04-11 2003-10-16 Heidelberg Instruments Mikrotechnik Gmbh Verfahren und vorrichtung zum abbilden einer maske auf einem substrat
TWI227814B (en) 2002-09-20 2005-02-11 Asml Netherlands Bv Alignment system and methods for lithographic systems using at least two wavelengths
DE10248224B4 (de) 2002-10-16 2005-08-04 Infineon Technologies Ag Verfahren zur Justage und zur Belichtung eines Halbleiterwafers
JP2004235354A (ja) 2003-01-29 2004-08-19 Canon Inc 露光装置
JP4315420B2 (ja) * 2003-04-18 2009-08-19 キヤノン株式会社 露光装置及び露光方法
US7379190B2 (en) 2004-01-05 2008-05-27 Zygo Corporation Stage alignment in lithography tools
KR100650814B1 (ko) 2004-02-25 2006-11-27 주식회사 하이닉스반도체 웨이퍼 정렬방법
CN101379435A (zh) 2004-06-03 2009-03-04 得克萨斯州大学系统董事会 用于改进显微蚀刻的对齐和覆盖的系统和方法
US7742163B2 (en) * 2008-07-08 2010-06-22 Tokyo Electron Limited Field replaceable units (FRUs) optimized for integrated metrology (IM)
NL2006078A (en) * 2010-02-19 2011-08-22 Asml Netherlands Bv Calibration of lithographic apparatus.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993652A (zh) * 2004-09-29 2007-07-04 富士胶片株式会社 校准对齐部分的方法、具有校准对齐部分的绘图装置和传送装置
CN101021694A (zh) * 2007-03-06 2007-08-22 上海微电子装备有限公司 一种基于图像技术的对准系统及对准方法
CN101957567A (zh) * 2009-07-16 2011-01-26 Asml荷兰有限公司 多头对准系统中的对准头的位置校准

Also Published As

Publication number Publication date
CN103293869A (zh) 2013-09-11
US9360778B2 (en) 2016-06-07
US20130229638A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
CN103293869B (zh) 用于光刻图案化的系统和方法
KR101412417B1 (ko) 리소그래피 방법
US20050280796A1 (en) Illumination optical system and method, and exposure apparatus
US8023103B2 (en) Exposure apparatus, exposure method, and method for producing device
KR101733257B1 (ko) 포커스 테스트 마스크, 포커스 계측 방법, 노광 장치, 및 노광 방법
US20050219549A1 (en) Measuring apparatus and method
US20090027647A1 (en) Exposure apparatus and device fabrication method
KR100955116B1 (ko) 수차측정방법 및 코마수차측정방법
US7027227B2 (en) Three-dimensional structure forming method
US7924405B2 (en) Compensation of reticle flatness on focus deviation in optical lithography
JP2008172102A (ja) 測定方法及び露光装置
JP2005166778A (ja) 露光装置、デバイスの製造方法
JP2009295933A (ja) ダミー露光基板及びその製造方法、液浸露光装置、並びに、デバイス製造方法
US8013976B2 (en) Exposure apparatus, exposure method, and device fabrication method
JP2010147203A (ja) 露光方法及びデバイス製造方法
JP2006080444A (ja) 測定装置、テストレチクル、露光装置及びデバイス製造方法
JP2009162851A (ja) マスク及びその製造方法、露光方法及び装置、並びにデバイス製造方法
JP5354339B2 (ja) 露光方法及び露光装置、並びにデバイス製造方法
JP2013175541A (ja) マスク及びその変形量計測方法、並びに露光方法及び装置
JP4726232B2 (ja) 露光方法、露光装置及びデバイスの製造方法
JP2000089483A (ja) 基板処理方法および基板処理装置並びに露光装置
JPH06302494A (ja) 投影露光装置及びそれを用いた半導体素子の製造方法
JP2010080512A (ja) 露光方法及びデバイス製造方法
JP2007258625A (ja) 露光装置及びレチクル
JP2014086684A (ja) 干渉計、波面収差計測装置、露光装置、露光方法、およびデバイス製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803