CN103247636A - 一种具有记忆功能背景抑制结构的读出集成电路 - Google Patents

Abstract

本发明公开了一种具有记忆功能背景抑制结构的读出集成电路，该电路通过采用具有记忆功能的背景抑制电路模块，首先将2×2排列的四个像元背景电流的平均电流进行复制记忆，然后将这个电流作为四个像元的背景电流从光电流中减去，最后通过使用高增益共享式负反馈运放的SBDI前置输入级电路模块积分得到一个电压信号，并通过采样保持电路模块将该信号采样到采样电容上，最后通过单位增益输出级模块将模拟信号输出。该电路实现了对不同像元背景电流的记忆，并在信号处理之前减去了背景电流，有效延长了积分时间，增加了对比度，提高了输出信号的信噪比。

Description

一种具有记忆功能背景抑制结构的读出集成电路

技术领域

本发明涉及红外焦平面读出集成电路，具体指一种具有记忆功能背景抑制结构的读出集成电路（Readout Integrated Circuit-ROIC），它用于甚长波红外焦平面阵列（Infrared Focus Plane Array-IRFPA）中，可以将探测器各像元背景电流进行精确复制记忆，并从光电流中减除，只对有效光信号电流进行积分放大、采样保持和信号输出。

背景技术

甚长波红外焦平面是先进红外系统中的核心器件。红外焦平面阵列一般由两部分组成：红外探测器阵列和读出电路阵列。焦平面上的红外探测器在接收到入射的红外辐射后，在红外辐射的入射位置上产生一个与入射红外辐射性能有关的局部电荷，传输给对应的读出电路单元。读出电路将对这些电信号进行积分放大、采样保持，再通过输出缓冲和多路传输系统，最终送达监视系统形成图像。

由于甚长波红外探测器禁带宽度比较窄，在生长过程中非常容易受到材料、生长工艺、实验室环境等多种因素影响。受现有工艺条件限制，现阶段甚长波探测器其自身等效电阻比较小，一般小于10KΩ；因此，读出电路输入级的输入电阻必须非常小。同时，为了防止产生过大的漏电流，探测器必须工作在精确的“零偏”状态下。另外，甚长波探测器暗电流比较大，且工作在高背景条件下，使得读出电路积分电容非常容易饱和，很难获得理想的信噪比（SNR）。甚长波探测器自身性能的缺陷，在很大程度上限制了甚长波红外焦平面的性能，且对读出电路设计提出了很高的要求。

由于使用了负反馈运放，一般采用BDI、CTIA、BGMI等结构作为甚长波红外焦平面读出电路的前置输入级。常规情况下采用单级放大器或五管差动放大器，虽然其低温工作性能良好，但由于增益较低，光电流注入效率非常低，探测器工作不稳定，噪声较大，难以满足实际需求。另外，现有的背景抑制电路一种是使用简单的电压—电流转换法，其精度低，并且其均至于BDI前置输入级的注入管之后，受MOS管沟道长度调制效应的影响，生成的背景电流不稳定；另一种具有记忆功能的背景抑制电路由于其结构复杂，占用面积大，很难在单元内实现。同时，读出电路单元面积有限，且必须使用较大的积分电容和采样电容，二者很难进行折衷。

发明内容

本发明的目的是提供一种具有记忆功能背景抑制结构的读出集成电路。该电路适用于甚长波红外焦平面阵列，其将探测器各个像元对应的背景电流自动平均、复制、记忆，采用2×2共享SBDI前置输入级模块作为输入级，解决现有背景抑制精度低，无法对各像元单独完成复制记忆，信号采集难度大，采集信号信噪比较低的问题。

本发明的目的是通过下述技术途径实现：

本发明公开了一种具有记忆功能背景抑制结构的读出集成电路，采用HHNEC0.35um1P4M标准CMOS工艺，在EDA（Electronic Design Automatic电子设计自动化）设计平台中搭建电路，主要实现对探测器信号的背景抑制、放大积分、采样保持和输出。该电路包括以下功能模块：背景抑制电路模块、SBDI前置输入级模块、采样保持电路模块、电流镜像电路模块、单位增益输出级电路模块和时序控制电路模块，其中：

（1）SBDI前置输入级模块采用共享缓冲直接注入电路结构（SharedBuffered Direct Injection-SBDI），如图2所示，其中负反馈运算采用共享套筒式结构，如图3所示，其开环增益A大于80dB，此时光电流的注入效率达到99%；同时，设计运算放大器使其公共端输入符合探测器偏压的设定。该电路模块负责将探测器光电流信号读出，用以完成后续对背景电流的复制记忆和有效光信号的积分采样；并使探测器维持在精确的“零偏”状态。

（2）采样保持电路模块直接由传输门进行控制，如图4所示，将积分信号由积分电容转移至采样电容。其工作原理如下：将积分电容C1、C2复位至高电平后开始积分；同时，在SEL闭合之前将采样电容C3复位至低电平0V。积分完成后，闭合SEL开关，将C1、C2上的积分电荷转移到采样电容C3上去，其采样电压值为：

$U_{\mathrm{samp}}=\frac{U_{\mathrm{int}}(C_1+C_2)}{C_1{+C}_2+C_3+C^{\′}}---\left(1\right)$

其中，U_int为积分电容C1和C2上的积分电压，U_samp为采样电容C3上的采用电压，C'是M2管栅极及金属导线的寄生电容。电荷转移完成后SEL开启，此时信号已转移至采样电容C3。积分电容可以再次复位开始下一帧的积分；同时，在时序控制电路模块控制下采样电容上的电压信号开始读出，其中积分时间控制信号INCT开启要比积分电容复位信号RST1关闭提前1us。

（3）图5中电流镜像电路模块由M1、M2、M3和M4四个宽长比分别为3：3、12：3、3：3、12：3的NMOS管构成，对SBDI读出的2×2个像元总的背景电流进行平均化操作。

（4）具有记忆功能的背景抑制电路模块的结构包括电流源、简单镜像电路、记忆电容和控制开关，其中简单镜像电路有一对宽长比为2：1和1：1的NMOS管与一对宽长比为5：1和1：1的PMOS管构成；记忆电容采用500fF、50fF和500fF三个NW电容；控制开关采用传输门或增加虚拟管；其工作原理如下：电流源用来提供参考背景电流，简单镜像电路对参考电流进行复制，生成一个大致的背景电流；记忆电容完成对精确背景电流的积分和记忆。首先简单镜像电路对参考电流I_REF进行复制，生成一个大致的背景电流。然后关闭通道II，开启通道I和记忆电容充电控制开关φ₁和φ₂，M1～M4组成的精确镜像电路强制Iback等于2×2个像元平均背景电流，并对C_M0、C_M1和C_M2三个记忆电容进行充电，直到电路状态完全稳定，至此记忆电容对产生精确背景电流所需的Mmem栅极电压完成精确记忆。最后开启通道II，关闭通道I和记忆电容充电控制开关φ₁和φ₂，在SBDI前置输入级对探测器光电流进行积分之前预先将探测器光电流中的背景电流成分减除。

（5）采用图5中单位增益放大器构成单位增益输出级模块，降低前级电路负载要求，增强电路的驱动能力，提高电路的读出速率和输出摆幅，单位增益输出级模块采用的差动放大器详细结构如图6所示。

整个电路的工作流程如图1所示：电路由时序控制电路模块提供时钟信号，自动控制电路各功能模块的工作，工作时，首先将探测器至于无有效信号的全背景下，关闭通道II，开启通道I，由SBDI前置输入级模块将2×2个像元总的背景电流读出，并由电流镜像电路模块完成平均化操作，具有记忆功能的背景抑制电路模块精确复制记忆背景电流；然后将探测器至于正常使用环境中，开启通道II，关闭通道I，在SBDI前置输入级模块对探测器光电流进行积分之前预先将探测器光电流中的背景电流成分减除；最后由SBDI前置输入级模块、采样保持电路模块和单位增益输出级模块完成对有效信号电路的放大积分、采样保持和输出。

本发明的优点在于：

（1）采用2×2个像元共享结构，在SBDI单元内很好的实现了面积、精度和性能的折衷，为本身等效阻抗低，且工作在高背景下的甚长波焦平面阵列提供了一种读出电路解决途径。在0.1uA—1uA的信号电流范围内，输出范围为3V，工作频率达到2.5MHz。负反馈运放采用共享套筒式结构，使光电流的注入效率大于99%，输出信号的线性度优于99%，探测器维持在精确“零偏”状态。

（2）背景抑制电路模块精确的复制、平均、记忆四个像元的背景电流。C_M0、C_M1和C_M2三个记忆电容由于其两个连接点A、B的钳制作用，因此抗干扰能力较强，电流抖动误差较小。另外，在前置输入级对光电流处理前减除初始光电流中的背景电流，有效延长了积分时间，增加了对比度，提高了输出信号的信噪比。为甚长波红外焦平面探测器在高背景环境下应用提供了技术支持。

附图说明

图1是整个读出集成电路的各电路功能模块及工作流程图。

图2是读出集成电路的SBDI前置输入级模块结构图。其中S1～S4是探测器选通开关，T1～T4是注入管选通开关，ST是背景电流的复制记忆和有效信号的积分采样控制开关，这些开关均采用传输门结构。PIIN是背景电流通道。

图3是共享套筒式运放结构图。其中AS0～AS4是运放的选通开关，当前置输入级无需工作时，可关闭这五个开关，可以有效降低芯片功耗。

图4是采样保持电路模块和单位增益输出级模块电路结构图。积分电容复位至高电平，采样电容复位至低电平。SIIN是信号电流通道。

图5是电流镜像电路模块和背景抑制电路模块结构图。通道I和通道II控制开关采用传输门，记忆电容充电控制开关增加PMOS虚拟管。VSUP控制是否使用背景抑制结构，扩宽此读出集成电路的应用范围。

图6是单位增益输出级模块所使用的差动放大器。PLUS是选通开关，VBIA是运放偏置电压控制端。

具体实施方式

（1）读出电路前置输入级采用2×2个像元共用的SBDI结构，包括运算放大器、注入管、积分电容和采样电容。其中积分电容大小为1pF～9pF，采样电容为0.1pF。注入管M1～M4的宽长比为6：1.5。

（2）负反馈运放采用共享套筒式结构，使其公共端的设定符合探测器偏压1.8V的设定。Mg0～Mg16的宽长比为2：1、4：0.54、4：1.5、4：1.5、6：1.5、6：1.5、6：1.5、6：1.5、4：1.5、4：1.5、4：0.54、4：1.5、4：1.5、4：0.54、4：1.5、4：1.5、4：0.54。

（3）图5中电流镜像电路模块M1～M4的宽长比为：3：3、12：3、3：3、12：3。Vb的偏置电压由M1和M3的过驱动电压决定，本例为1.1V。

（4）背景抑制电路模块参考电流I_REF由实际工作环境的背景电流决定，本例中采用5uA。其中简单镜像电路有一对宽长比为2：1和1：1的NMOS管与一对宽长比为5：1和1：1的PMOS管构成，按2:1和5:1两次镜像，理论将电流缩小至I_REF/10，实际得到Iback约为0.8uA。记忆电容采用500fF、50fF和500fF三个NW电容；控制开关采用传输门或增加虚拟管。

（5）采用单位增益输出级模块作为读出电路的输出缓冲，降低了前级电路的负载电容，增强了电路的驱动能力。具体尺寸可根据实际要求的驱动能力和功耗自行设定。

综上所述，该发明所采用的使用共享套筒式运放的SBDI前置输入级模块、具有记忆功能的背景抑制电路模块、采样保持电路模块及单位增益输出级模块在甚长波红外焦平面阵列中的应用设计方案合理、实用、高效，为甚长波红外探测器焦平面阵列信号的读出提供了一种有效地解决方法。

Claims (1)

1.一种具有记忆功能背景抑制结构的读出集成电路，它由背景抑制电路模块、SBDI前置输入级模块、采样保持电路模块、电流镜像电路模块、单位增益输出级模块和时序控制电路模块构成；其特征在于：

所述的背景抑制电路模块其结构包括简单镜像电路、记忆电容和控制开关，其中简单镜像电路有一对宽长比为2：1和1：1的NMOS管与一对宽长比为5：1和1：1的PMOS管构成；记忆电容采用500fF、50fF和500fF三个NW电容；控制开关采用传输门或增加虚拟管；

所述的SBDI前置输入级模块采用共享缓冲直接注入电路结构，由Mg0～Mg7八个共享MOS管和Mg8～Mg19十二个各像元单独使用的MOS管构成SBDI输入级模块的负反馈运放，所述的共享缓冲直接注入电路中的积分电容采用NW电容；

所述的电流镜像电路模块由宽长比分别为3：3、12：3、3：3、12：3的四个NMOS管构成；

所述的单位增益输出级模块采用增加了两个控制管的五管差动运算放大器；

电路由时序控制电路模块提供时钟信号，自动控制电路各功能模块的工作，工作时，首先将探测器至于无有效信号的全背景下，关闭通道II，开启通道I，由SBDI前置输入级模块将2×2个像元总的背景电流读出，并由电流镜像电路模块完成平均化操作，具有记忆功能的背景抑制电路模块精确复制记忆背景电流；然后将探测器至于正常使用环境中，开启通道II，关闭通道I，在SBDI前置输入级模块对探测器光电流进行积分之前预先将探测器光电流中的背景电流成分减除；最后由SBDI前置输入级模块、采样保持电路模块和单位增益输出级模块完成对有效信号电路的放大积分、采样保持和输出。

Images