CN103256986A

CN103256986A - 一种具有两步背景抑制功能的读出集成电路

Info

Publication number: CN103256986A
Application number: CN2013101493694A
Authority: CN
Inventors: 郝立超; 陈洪雷; 丁瑞军; 张君玲; 黄爱波
Original assignee: Shanghai Institute of Technical Physics of CAS
Current assignee: Shanghai Institute of Technical Physics of CAS
Priority date: 2013-04-26
Filing date: 2013-04-26
Publication date: 2013-08-21

Abstract

本发明公开了一种具有两步背景抑制功能的读出集成电路，该集成电路通过采用电压-电流转化法的两步背景抑制电路模块产生一个固定的减电流，首先将探测器光电流的背景电流部分减去，再通过使用高增益负反馈运放的BDI前置输入级模块积分得到一个电压信号，并通过采样保持电路模块将该信号采样到采样电容上，最后通过具有低通滤波功能的两级源跟随输出级模块将模拟信号输出。该电路实现了在前期信号处理中对背景电流的抑制，有效延长了积分时间，增加了对比度，提高了输出信号的信噪比。

Description

一种具有两步背景抑制功能的读出集成电路

技术领域

本发明涉及红外焦平面读出集成电路，具体指一种具有两步背景抑制功能的读出集成电路（Readout Integrated Circuit-ROIC），它工作在50K温度下，用于甚长波红外焦平面阵列（Infrared Focus Plane Array-IRFPA）中，可以将探测器光电流中的背景电流减除，只对有效光信号电流进行积分、采样、降噪和输出。

背景技术

甚长波红外焦平面阵列是先进红外系统中的核心器件。红外焦平面阵列一般由两部分组成：红外探测器阵列和读出电路阵列。焦平面上的红外探测器在接收到入射的红外辐射后，在红外辐射的入射位置上产生一个与入射红外辐射性能有关的局部电荷，传输给对应的读出电路单元。读出电路将对这些电信号进行积分放大、采样保持，再通过输出缓冲和多路传输系统，最终送达监视系统形成图像。

由于甚长波红外探测器禁带宽度比较窄，在生长过程中非常容易受到材料、生长工艺、实验室环境等多种因素影响。受现有工艺条件限制，现阶段甚长波探测器其自身等效电阻比较小，一般小于10；因此，读出电路输入级的输入电阻必须非常小。同时，为了防止产生过大的漏电流，探测器必须工作在精确的“零偏”状态下。另外，甚长波探测器暗电流比较大，且工作在高背景条件下，使得读出电路积分电容非常容易饱和，很难获得理想的信噪比（SNR）。甚长波探测器自身性能的缺陷，在很大程度上限制了甚长波红外焦平面的性能，且对读出电路设计提出了很高的要求。

由于使用了负反馈运放，一般采用BDI、CTIA、BGMI等结构作为甚长波红外焦平面读出电路的前置输入级。常规情况下采用单级放大器或五管差动放大器，虽然其低温工作性能良好，但由于增益较低，光电流注入效率非常低，探测器工作不稳定，噪声较大，难以满足实际需求。另外，现有的背景抑制电路一种是使用简单的电压—电流转换法，其精度低，并且其均至于BDI前置输入级的注入管之后，受MOS管沟道长度调制效应的影响，生成的背景电流不稳定；另一种具有记忆功能的背景抑制电路由于其结构复杂，占用面积大，很难在单元内实现。同时，读出电路单元面积有限，且必须使用较大的积分电容和采样电容，二者很难进行折衷。

发明内容

本发明的目的是提供一种具有两步背景抑制功能的读出集成电路，该电路工作在50K温度下，主要应用于甚长波红外焦平面阵列系统。其采用改进结构的两步背景抑制电路模块，并使用具有折叠式共源共栅负反馈运算放大器的BDI前置输入级模块，解决现有背景抑制精度低、信号采集难度大、积分时间短、信号信噪比低的问题，并且进一步简化了采样保持电路结构，扩展了温度应用范围。

本发明的目的是通过下述技术途径实现：

本发明公开了一种具有两步背景抑制功能的读出集成电路，采用HHNEC0.35um1P4M标准CMOS工艺，在EDA（Electronic Design Automatic电子设计自动化）设计平台中搭建电路，主要实现对探测器信号的背景抑制、放大积分、采样保持和输出。该电路包括以下功能模块：两步背景抑制电路模块、BDI前置输入级模块、采样保持电路模块、低通滤波电容模块、两级源跟随输出级模块、时序控制电路模块，其中：

（1）BDI前置输入级模块采用缓冲直接注入电路结构（Buffered DirectInjection-BDI），如图2所示，其中负反馈运算采用折叠式共源共栅结构，如图3所示，其开环增益A大于80dB，此时光电流的注入效率达到99%；同时，设计运算放大器使其公共端输入符合探测器偏压的设定。为了控制积分时间，防止探测器的过热象元击穿芯片，在积分电容之前增加了一个积分时间控制开关INTC。该电路模块负责将探测器光电流信号读出、积分放大为电压信号，并使探测器维持在精确的“零偏”状态；另外，使图3中M5的漏极电压固定。

（2）两步背景抑制电路模块由M3、M4和M5三个大宽长比的PMOS管组成，用来降低固体图像噪声和1/f噪声。通过增加PMOS自级联结构，有效提高了背景抑制的线性度和精度，实现了高精度背景减电流的生成。其基本结构和工作原理如下：如图3虚线框所示，两个宽长比为1:2的PMOS管M3、M4组成自级联结构，再与宽长比为4:1的PMOS管M5串联。通过VSUP2控制M5进行粗调产生大致的电流，并将M4和M5限制在线性区；再通过调节VSUP2细调可以精确确定所需的背景电流。

（3）采样保持电路模块直接由传输门进行控制，将积分信号由积分电容转移至采样电容。其工作原理如下：将积分电容C1、C2复位至高电平后开始积分；同时，在SEL闭合之前将采样电容C3复位至低电平0V。积分完成后，闭合SEL开关，将C1、C2上的积分电荷转移到采样电容C3上去，其采样电压值为：

U_{samp} = \frac{U_{int} (C_{1} + C_{2})}{C_{1} + C_{2} + C_{3} + C^{'}} - - - (1)

其中，U_int为积分电容C1和C2上的积分电压，U_samp为采样电容C3上的采用电压，C′是M2管栅极及金属导线的寄生电容。由（1）式可以看出，单元电路的输出摆幅经过采样之后下降了(C₃+C')/(C₁+C₂+C₃)。电荷转移完成后SEL开启，此时信号已转移至采样电容C3。积分电容可以再次复位开始下一帧的积分；同时，在时序控制电路模块控制下采样电容上的电压信号开始读出。详细控制时序如图4所示，其中积分时间控制信号INCT开启要比积分电容复位信号RST1关闭提前1us。

（4）采用两级源跟随输出级模块作为读出电路的输出缓冲，降低前级电路的负载电容，增强电路的驱动能力。

（5）第一级源跟随之后增加低通滤波电容模块，低通滤波电容模块采用NW电容降低了高频噪声对信号的影响。

整个电路的工作流程如图1所示：由时序控制电路模块提供时钟信号，自动控制电路各功能模块的工作，电路在工作时首先关闭积分时间控制开关INTC，确定零信号情况下的采样电压，将此电压信号反馈给两步背景抑制电路模块；然后将探测器至于无有效信号的全背景下，两步背景抑制电路模块生成精确的背景减电流；最后将探测器至于正常使用环境中，已经减去背景电流的有效信号电流通过BDI前置输入级模块积分得到一个电压信号，并通过采样保持电路模块将该信号采样到采样电容上，最后通过带有低通滤电容模块的两级源跟随输出级模块将模拟信号输出。

本发明的优点在于：

（1）采用CMOS集成技术，在BDI单元内很好的实现了面积和性能的折衷，为本身等效阻抗低，且工作在高背景下的甚长波焦平面阵列提供了一种读出电路解决途径。在50K低温下，在0.1uA—1uA的信号电流范围内，输出范围为2.5V，工作频率达到2.5MHz。

（2）对折叠式共源共栅运放进行优化设计，使其在50K低温下相位预度为60°时，增益达80dB；从而通过运放的负反馈作用，使光电流的注入效率大于99%，输出信号的线性度优于99%，探测器维持在精确“零偏”状态，且使图3中M5的漏极电压固定，消除了沟道长度调制效应的影响。

（3）在前置放大器对光电流处理前，产生精确的背景减电流减除初始光电流中的背景电流，有效延长了积分时间，增加了对比度，提高了输出信号的信噪比。为甚长波红外焦平面探测器在高背景环境下应用提供了技术支持。实现1uA的减电流，两步背景抑制电路模块的精度可以达到10nA/10mV，小于探测器的漏电流，达到了甚长波焦平面的误差限。

（4）通过充分考虑各部分寄生的影响，简化了保持采样电路模块，有效利用了有限的单元面积，优化了积分采用的控制时序，使积分电压范围扩展至0.5V—5V。

附图说明

图1是整个读出集成电路的各电路模块图。

图2是读出集成电路的模拟电路部分链路图。采用两个积分电容C1和C2，扩展了电路的使用范围。VCOM表示运算放大器的参考电压，VDET表示探测器阵列公共端电压。RST2是采样电容的复位信号，COL和ROW分别是列选和行选信号。

图3是展开后的两步背景抑制电路模块和折叠式共源共栅运放结构图。VIN+和VIN-分别对应图2中的VCOM和VDET。Mg0～Mg10是运算放大器部分。

图4是积分采样过程的控制时序图。有效积分时间是INTC开启时间减去1us。

具体实施方式

红外焦平面阵列规模为64×64，像元面积60um×60um，探测器公共端偏压为0.5V，最小时钟为2.5MHz，工作温度50K，生产背景减电流的精度为10nA/10mV，积分电容大小为1pF～2.8pF的NW电容，采样电容为0.1pF的NW电容，滤波电容为0.5pF的NW电容。

（1）读出电路单元部分分为BDI前置输入级模块和采样保持电路模块，包括运算放大器、注入管、积分电容和采样电容。注入管的宽长比为3：1.5。

（2）负反馈运放采用折叠式共源共栅结构，使其公共端的设定符合探测器偏压0.5V的设定，并要求其低温下的良好性能。Mg0～Mg10的宽长比为6：1、8：1、8：1、6：1.5、6：1.5、6：1.5、6：1.5、5.6：1.5、5.6：1.5、5.6：1.5、5.6：1.5，其增益大于80dB。

（3）两步背景抑制电路模块包括M3、M4和M5三个PMOS管，其中M3、M4构成自级联结构，其宽长比为1：2、1：2；M5的宽长比为4：1。

（4）时序控制电路模块产生采用保持电路模块所需的控制时序，积分时间控制信号INCT开启要比积分电容复位信号RST1关闭提前1us，具体如图4所示。

（5）采用两级源跟随输出级模块作为读出电路的输出缓冲，降低了前级电路的负载电容，增强了电路的驱动能力。其中M2的宽长比为30：1，此时的寄生电容约为21fF。

综上所述，该发明所采用的使用折叠式共源共栅运放的BDI前置输入级模块、两步背景抑制电路模块、采样保持电路模块及两级源跟随输出级模块在甚长波红外焦平面阵列中的应用设计方案合理、实用、高效。

Claims

1.一种具有两步背景抑制功能的读出集成电路，由两步背景抑制电路模块、BDI前置输入级模块、采样保持电路模块、低通滤波电容模块、两级源跟随输出级模块和时序控制电路模块构成；其特征在于：

所述的两步背景抑制电路模块由M3、M4和M5三个大宽长比的PMOS管组成，其中两个宽长比为1:2的PMOS管M3、M4组成自级联结构，再与宽长比为4:1的PMOS管M5串联，通过VSUP2控制M5进行粗调产生大致的电流，并将M4和M5限制在线性区；再通过调节VSUP2细调精确确定所需的背景电流；

所述的BDI前置输入级模块采用缓冲直接注入电路结构，所述的缓冲直接注入电路结构中的积分电容采用NW电容；

所述的采样保持电路模块将传统的单位增益放大器驱动改进为直接由传输门进行采样保持控制，采样电容采用NW电容。

所述的低通滤波电容模块采用NW电容；

电路由时序控制电路模块提供时钟信号，自动控制电路各功能模块的工作，电路在工作时首先关闭积分时间控制开关INTC，确定零信号情况下的采样电压，将此电压信号反馈给两步背景抑制电路模块；然后将探测器至于无有效信号的全背景下，两步背景抑制电路模块生成精确的背景减电流；最后将探测器至于正常使用环境中，已经减去背景电流的有效信号电流通过BDI前置输入级模块积分得到一个电压信号，并通过采样保持电路模块将该信号采样到采样电容上，最后通过带有低通滤电容模块的两级源跟随输出级模块将模拟信号输出。