CN104251739A - 一种单电容相关双采样非制冷红外读出电路 - Google Patents

Abstract

本发明公开了一种单电容相关双采样非制冷红外读出电路，包括M×N像素探测单元阵列、CTIA型积分电路、单电容相关双采样电路、行列逻辑控制信号产生模块和输出缓冲电路：M×N像素探测单元阵列对采集到的信号进行光电转换，并输入至CTIA型积分电路进行电流积分；单电容相关双采样电路对CTIA型积分电路的输出端电压进行采样保持，产生信号电压，信号电压通过输出缓冲电路串行输出。单电容相关双采样电路包括采样电容、电压跟随器电路，且电压跟随器电路的输入端与输出端分别设置一个NMOS管形成采样电容复位开关，因此只用一个采样电容就可以实现两次采样的减法过程，减少了红外读出电路所占用的版图面积从而降低了电路功耗，具有广阔的应用前景。

Description

一种单电容相关双采样非制冷红外读出电路

技术领域

本发明涉及光电子技术及微电子技术领域，特别是一种单电容相关双采样非制冷红外读出电路。

背景技术

红外成像技术在军事、空间技术、医学及国民经济相关领域得到日益广泛的应用。红外焦平面阵列组件是红外成像技术中获取红外图像信号的核心光电器件。该组件由红外探测器和红外读出电路(ROIC)组成。

ROIC电路是把焦平面的各种功能集成在单一的半导体芯片中的高集成度电路，其基本功能是进行红外探测器信号的转换、放大及多路传输，即将数据从许多探测器单元阵列端依次传输到输出端。ROIC的每个像素单元有特定的探测器、放大器和多路开关。现有的ROIC电路包括选择信号产生电路、列选择信号产生电路、像素读出电路、列读出级电路和输出缓冲级。像素单元电路是ROIC与探测器的接口电路，为探测器提供固定偏压，并将探测器采集的电流信号进行光电流积分。

近年来，红外焦平面阵列规模不断扩大，如640×480，1024×1024等，大阵列的焦平面阵列需要与之规模匹配的读出电路，大规模的读出电路对ROIC的功耗提出了更高的要求，传统的低功耗解决方案是采用MOS管较少的运算放大器作为积分运算放大器，但是这种运算放大器的增益较低，导致积分误差较大，增大了焦平面的非均匀性误差，并且降低了读出电路的动态范围，因此对于焦平面阵列规模和读出电路规模都不断扩大的非制冷红外探测器，降低整个电路的功耗显得尤为重要。

对于读出电路，在积分级之后，需要采样电路及保持电路来对积分电容里的电荷进行采样保持，而读出电路的噪声主要来自于器件的本征噪声和电路结构带来的一些噪声，这些噪声主要有KTC噪声1/f噪声以及FPN(固定噪声)，这些噪声中，1/f噪声可以通过MOS工艺的提升来抑制，在读出电路中,现在要关注的FPN噪声主要有像元失配造成的像元FPN噪声和由列读取电路引起的列FPN噪声。同时，在读出电路中还有许多开关噪声，这些噪声很大程度上会影响到读出电路阵列的效果，进而也会影响到红外焦平面阵列，特别是大型阵列的高分辨率，因而要提高读出电路的动态范围和信噪比，一定要抑制这些噪声。

采样电路现在被广泛的用作采样保持电路的结构，它在噪声抑制方面也取得很好的效果。在噪声抑制方面主要是用了差分抵消的思想。传统的采样电路由两个采样电容完成，第一个电容用于采样置位时的偏置电压，第二个电容用于采样积分电压，两个电容上的电压经过差分，得到了有效信号电压，被送到后续的处理电路。在差分的过程中，两个电容中采样电压的噪声影响，将被差分相抵消，因而该电路结构可以达到降噪的效果。虽然上面传统的CDS结构可以达到读出电路采样、保持及消除噪声的作用，但是不难看出，该电路结构中有两个采样电容，这将极大的占用电路面积，也增大了功耗，对于面积要求比较高的读出电路结构来说，使用这种CDS结构版图面积过大的问题需要得到解决。

发明内容

本发明的目的在于提供一种功耗低、信噪比高的单电容相关双采样非制冷红外读出电路，减少了红外读出电路所占用的版图面积从而降低电路功耗。

实现本发明目的的技术解决方案为：一种单电容相关双采样非制冷红外读出电路，，包括M×N像素探测单元阵列、CTIA型积分电路、单电容相关双采样电路、行列逻辑控制信号产生模块和输出缓冲电路：

M×N像素探测单元阵列包括M行N列敏感单元，每列敏感单元分别连接1个CTIA型积分电路，M×N像素探测单元阵列对采集到的信号进行光电转换并输入CTIA型积分电路进行电流积分；

单电容相关双采样电路包括N个采样电容和N个电压跟随器电路，其中N个采样电容分别通过采样控制开关与对应各列CTIA型积分电路的输出端连接，用于采样保持CTIA型积分电路的输出端电压；N个电压跟随器电路的输入端与对应各列的采样电容连接，输出端通过列选控制开关接入输出缓冲电路，电压跟随器电路用于匹配该列采样电容和输出缓冲电路的阻抗；电压跟随器电路的输入端与输出端分别设置一个NMOS管形成采样电容复位开关；

行列逻辑控制信号产生模块为M×N像素探测单元阵列、CTIA型积分电路、单电容相关双采样电路产生逻辑控制信号；输出缓冲电路用于每行信号的串行输出；

M×N像素探测单元阵列对采集到的信号进行光电转换，并输入至CTIA型积分电路进行电流积分；单电容相关双采样电路对CTIA型积分电路的输出端电压进行采样保持，产生信号电压，信号电压通过输出缓冲电路串行输出。

本发明与现有技术相比，其显著优点：(1)只用了一个采样电容就可以实现两次采样的减法过程，与一般CDS电路相比省去了一个采样电容，节省了电路面积，降低了电路功耗；(2)通过电荷转移，消除了电路的FPN噪声；(3)积分运算放大器的所有MOS管均工作于亚阈值区，降低了整个电路的功耗。

附图说明

图1是本发明单电容相关双采样非制冷红外读出电路结构框图

图2是本发明单电容相关双采样非制冷红外读出电路总体电路图。

图3是本发明实施例中运算放大器的电路图。

图4是本发明实施例中单电容相关双采样电路的结构图。

图5是本发明实施例中输出缓冲电路结构图。

图6是本发明实施例中行列逻辑控制信号工作时序图。

具体实施方式

下面结合附图对本发明做进一步详细的说明。

结合附图1，本发明单电容相关双采样非制冷红外读出电路，包括M×N像素探测单元阵列、电容反馈跨阻抗放大器（CTIA）型积分电路、单电容相关双采样电路、行列逻辑控制信号产生模块和输出缓冲电路：

（1）M×N像素探测单元阵列和CTIA型积分电路

M×N像素探测单元阵列包括M行N列相同的敏感单元，每列敏感单元分别连接1个CTIA型积分电路，M×N像素探测单元阵列对采集到的信号进行光电转换并输入CTIA型积分电路进行电流积分。

结合图2，每个敏感单元均包括1个热敏电阻、1个第一偏置电压MOS管M-1和1个对应的行选控制开关V_POL，且每列敏感单元分别连接1个盲元电阻R_B、1个第二偏置电压MOS管M-2和1个CTIA型积分电路，其中每个CTIA型积分电路包括运算放大器AMP、积分电容C_int和复位开关S_int：第一偏置电压MOS管M-1的源极连接热敏电阻的非地端电极、漏极连接对应行选控制开关V_POL、栅极电压由片外偏置电压V_FID控制，第一偏置电压MOS管M-1用于产生流向热敏电阻的偏置电流；行选控制开关V_POL由两个NMOS管串联构成，行选控制开关V_POL一端连接第一偏置电压MOS管M-1的漏极，另一端通过积分控制开关S_R连接该列运算放大器AMP的负反馈端，用于控制敏感单元进行按行积分；盲元电阻R_B一端由片外偏置电压V_ED控制，另一端连接第二偏置电压MOS管M-2的源极，用于抑制电路的背景噪声，提高积分动态范围；第二偏置电压MOS管M-2的漏极连接该列运算放大器AMP的负反馈端即运算放大器的负反馈端即V_IN端口，用于产生流向盲元电阻R_B的偏置电流，第二偏置电压MOS管M-2的栅极由片外偏置电压V_EB控制；CTIA型积分电路的复位开关S_int由两个互补的NMOS管构成，用于降低复位开关S_int的电荷馈通效应。

运算放大器AMP的具体结构如图3，第十三MOS管M₁₃、第十四MOS管M₁₄组成折叠式共源共栅电流源，给整个电路提供稳定的偏置电流，第十四MOS管M₁₄的源极接片外模拟地GND、漏极接MOS管M₁₃的源极、栅极由片外偏置电压N_BIAS控制，第十四MOS管M₁₄的栅极由片外偏置电压N_CAS控制；第九MOS管M₉～第十二MOS管M₁₂组成折叠式共源共栅结构，以满足电路的高输出阻抗，使得电阻的增益可以很高，从而降低电路的非线性，其中第十三MOS管M₁₃的漏极接入第十一MOS管M₁₁、第十二MOS管M₁₂的漏极，第十一MOS管M₁₁、第十二MOS管M₁₂的栅极由片外偏置电压V_COM控制；第九MOS管M₉的漏极与第十一MOS管M₁₁的源极连接、第十MOS管M₁₀的漏极与第十二MOS管M₁₂的源极连接，第九MOS管M₉、第十MOS管M₁₀的源极接片外模拟电源V_CC，第九MOS管M₉、第十MOS管M₁₀的栅极为放大器AMP的输入端V_IN，第十一MOS管M₁₁～第十三MOS管M₁₃的漏极为放大器AMP的输出端即CTIA型积分电路的输出端V_OUT。第九MOS管M₉～第十四MOS管M₁₄均工作于亚阈值区，以降低运算放大器的静态功耗，第九MOS管M₉～第十二MOS管M₁₂的W/L参数均为4.5μm/1μm，第十三MOS管M₁₃的W/L参数为1.5μm/1μm，第十四MOS管M₁₄的W/L参数为1.5μm/3μm。

所述热敏电阻为非制冷红外热敏材料，所述行选控制开关V_POL工作时，V_POL的两个NMOS管的栅极施加两个相反的脉冲以降低沟道电荷注入效应；盲元电阻R_B的阻值由所使用的热敏电阻材料决定，盲元电阻R_B的阻值应和室温条件下单元热敏电阻的阻值相等，以降低背景焦耳热噪声和背景噪声。

（2）单电容相关双采样电路

结合图4，单电容相关双采样电路CDS包括N个采样电容C_AC和N个电压跟随器电路，其中N个采样电容C_AC分别通过采样控制开关S_RS与对应各列CTIA型积分电路的输出端V_OUT连接，用于采样保持CTIA型积分电路的输出端电压，C_AC的值为2pF；N个电压跟随器电路的输入端与对应各列的采样电容C_AC连接，输出端S_OUT通过列选控制开关S_CN接入输出缓冲电路BUF，电压跟随器电路用于匹配该列采样电容C_AC和输出缓冲电路BUF的阻抗；电压跟随器电路的输入端连接一个NMOS管M_SAMPT的漏极、电压跟随器电路的输出端S_OUT连接另一个NMOS管M_SAMP的漏极，且M_SAMPT和M_SAMP形成采样电容复位开关，M_SAMPT和M_SAMP的源极均由片外偏置电压V_COM控制、M_SAMPT和M_SAMP的栅极均与行列逻辑控制信号产生模块连接；N个采样控制开关S_RS，N个预采样控制开关M_SAMPT和N个采样开关M_SAMP，用于控制采样电路的开关动作，其工作时序由行列逻辑控制信号产生模块控制。S_RS、M_SAMPT、M_SAMP均由NMOS构成且W/L参数均为1.2μm/0.18μm。

电压跟随器电路由两个PMOS管、三个NMOS管构成运放反馈端和输出端短接的电压跟随器，由三个NMOS管构成栅极电压偏置电路，具体为：

(a)三个NMOS管即第六NMOS管M₆、第七NMOS管M₇、第八NMOS管M₈构成栅极电压偏置电路，具体为：第六NMOS管M₆的漏极连接其栅极至片外模拟电源V_CC，第六NMOS管M₆的源极接第七NMOS管M₇的漏极和栅极，第七NMOS管M₇的源极接第八NMOS管M₈的漏极和栅极，第八NMOS管M₈的源极接片外模拟地GND，偏置电压输出端V_BIAS由第八NMOS管M₈的栅极产生，所述第六NMOS管M₆、第七NMOS管M₇、第八NMOS管M₈的衬底均接片外模拟地GND。

(b)第一PMOS管M₁、第二PMOS管M₂和第三NMOS管M₃、第四NMOS管M₄、第五NMOS管M₅构成运放反馈端和输出端短接的电压跟随器，第一PMOS管M₁、第二PMOS管M₂构成恒流源负载，第三NMOS管M₃和第四NMOS管M₄构成共栅放大器为输入管，第五NMOS管M₅栅极由片外偏置电压V_BIAS控制并产生电路的恒压偏置。其中第一PMOS管M₁、第二PMOS管M₂的源极接片外模拟电源V_CC，第一PMOS管M₁、第二PMOS管M₂的栅极连接至M₁的漏极，第一PMOS管M₁的漏极接第三NMOS管M₃的漏极，第二PMOS管M₂的漏极接第四NMOS管M₄的漏极和栅极，作为电路的输出端S_OUT，第三NMOS管M₃的栅极作为电路的输入端S_IN，第三NMOS管M₃、第四NMOS管M₄的源极连接至第五NMOS管M₅的漏极，第五NMOS管M₅的源极外接片外模拟地GND，第五NMOS管M₅的栅极连接至片内电压偏置电路的偏置电压输出端V_BIAS，所有NMOS的衬底外接片外模拟地GND，所有PMOS的衬底外接片外模拟电源V_CC。

（3）输出缓冲电路BUF

结合图5，输出缓冲电路BUF用于每行信号的串行输出，由两个源极跟随器组成：

两个PMOS管即第十五PMOS管M₁₅和第十七PMOS管M₁₇串联组成第一源极跟随器，其中第十五PMOS管M₁₅的源极和衬底接片外模拟电源V_CC、漏极接第十七PMOS管M₁₇的源极和衬底、栅极由片外偏置电压P_BIAS控制，第十七PMOS管M₁₇的漏极接片外模拟地，栅极作为输入端与电压跟随器电路的输出端S_OUT连接；

两个NMOS管即第十六NMOS管M₁₆和第十八NMOS管M₁₈串联组成第二源极跟随器，其中第十八NMOS管M₁₈的源极接片外模拟地，漏极接第十六NMOS管M₁₆的源极，栅极由片外偏置电压N_BIAS控制，第十六NMOS管M₁₆的漏极接片外模拟电源V_CC，栅极接第十五PMOS管M₁₅的漏极，两个NMOS管即第十六NMOS管M₁₆和第十八NMOS管M₁₈的衬底均接片外模拟地GND。

第十五PMOS管M₁₅的W/L参数为0.22μm/0.18μm，第十六NMOS管M₁₆的W/L参数为4μm/0.18μm，第十七PMOS管M₁₇的W/L参数为4μm/0.18μm，第十八NMOS管M₁₈的W/L参数为8μm/0.18μm。

（4）行列逻辑控制信号产生模块

结合图6，行列逻辑控制信号产生模块为M×N像素探测单元阵列、CTIA型积分电路、单电容相关双采样电路产生逻辑控制信号，产生读出电路所需要的逻辑控制信号，这些控制信号包括积分复位信号、行选通信号、积分控制信号、列选择信号、采样电容复位信号和采样选通信号：在每行积分前，复位开关S_int产生一个积分复位脉冲信号对积分电容进行复位，复位结束后，行选通信号使行选控制开关V_POL闭合行，积分控制信号使积分控制开关S_R闭合，对电流进行积分；在积分开始后，列选择信号使列选控制开关S_CN依次闭合；片外电路对前一行的采样电压按列读出，前一行的所有采样电压读出后，采样电容复位信号控制采样电容复位开关M_SAMPT和M_SAMP依次闭合，所有采样电容进行复位；复位完成后，采样选通信号使采样控制开关S_RS闭合，本行的积分电容C_int上的电压转移至采样电容C_AC上。

实施例1

结合附图6行列逻辑控制信号工作时序图，本发明单电容相关双采样非制冷红外读出电路，其工作过程如下：

（1）在M×N像素探测单元阵列开始工作时，积分复位开关S_int首先复位，使得各列的积分运算放大器AMP的V_IN端复位至片外参考电压V_COM，CDS电路的M_SAMPT和M_SAMP也随后同时复位，复位时间为2μs；V_COM由片外偏置电压产生；

（2）复位后附图4的S_IN端口电压为V_COM，M₃和M₄的栅极电压为V_COM，然后S_int、S_RS、M_SAMPT、M_SAMP断开，读出电路开始逐行积分，在对M×N像素探测单元阵列的某一行敏感单元积分开始前，该行的行选控制开关V_POL首先闭合，流向热敏电阻的偏置电流I_D由第一偏置电压MOS管M-1的栅极电压V_FID控制，流向盲元电阻R_B的偏置电流大小I_B由第二偏置电压MOS管M-2的栅极电压V_EB和片外基准电压V_ED控制，V_FID和V_EB均由片外偏置电压产生，该电压大小由背景辐射强度决定；

（3）在M×N像素探测单元没有受到红外辐射的条件下，应该调节V_FID、V_EB和V_ED使I_D=I_B，以满足高动态范围的需要。

在该实施例中，红外敏感材料为Si_xSiGe_1-x，盲元电阻R_B的值为10.8KΩ，片外偏置电压V_COM为2V，片外模拟电源V_CC大小为4V，V_FID=V_EB=2.5V，V_ED接片外模拟地GND。

（4）在积分结束后，S_RS闭合，放大器AMP输出端电压V_OUT=V_COM+V_INT，V_INT为积分电流累积在积分电容C_int上的电压，根据电荷守恒原理，附图4的信号输出端S_OUT=V_INT，本发明采用一个采样电容C_AC就可以对积分电压进行采样，同时通过电荷转移，消除了电路的FPN噪声。

综上所述，本发明只用了一个采样电容就可以实现两次采样的减法过程，与一般CDS电路相比省去了一个采样电容，节省了电路面积，降低了电路功耗；通过电荷转移，消除了电路的FPN噪声；积分运算放大器的所有MOS管均工作于亚阈值区，降低了整个电路的功耗，具有广阔的应用前景。

Claims (7)

1.一种单电容相关双采样非制冷红外读出电路，其特征在于，包括M×N像素探测单元阵列、CTIA型积分电路、单电容相关双采样电路、行列逻辑控制信号产生模块和输出缓冲电路：

M×N像素探测单元阵列包括M行N列敏感单元，每列敏感单元分别连接1个CTIA型积分电路，M×N像素探测单元阵列对采集到的信号进行光电转换并输入CTIA型积分电路进行电流积分；

单电容相关双采样电路包括N个采样电容和N个电压跟随器电路，其中N个采样电容分别通过采样控制开关与对应各列CTIA型积分电路的输出端连接，用于采样保持CTIA型积分电路的输出端电压；N个电压跟随器电路的输入端与对应各列的采样电容连接，输出端通过列选控制开关接入输出缓冲电路，电压跟随器电路用于匹配该列采样电容和输出缓冲电路的阻抗；电压跟随器电路的输入端与输出端分别设置一个NMOS管形成采样电容复位开关；

行列逻辑控制信号产生模块为M×N像素探测单元阵列、CTIA型积分电路、单电容相关双采样电路产生逻辑控制信号；输出缓冲电路用于每行信号的串行输出；

M×N像素探测单元阵列对采集到的信号进行光电转换，并输入至CTIA型积分电路进行电流积分；单电容相关双采样电路对CTIA型积分电路的输出端电压进行采样保持，产生信号电压，信号电压通过输出缓冲电路串行输出。

2.根据权利要求1所述的单电容相关双采样非制冷红外读出电路，其特征在于，所述的M×N像素探测单元阵列包括M行N列相同的敏感单元，每个敏感单元均包括1个热敏电阻、1个第一偏置电压MOS管M-1和1个对应的行选控制开关，且每列敏感单元分别连接1个盲元电阻、1个第二偏置电压MOS管M-2和1个CTIA型积分电路，其中每个CTIA型积分电路包括运算放大器、积分电容和复位开关：

第一偏置电压MOS管M-1的源极连接热敏电阻的非地端电极、漏极连接对应行选控制开关、栅极电压由片外偏置电压控制，第一偏置电压MOS管M-1用于产生流向热敏电阻的偏置电流；

行选控制开关由两个NMOS管串联构成，行选控制开关一端连接第一偏置电压MOS管M-1的漏极,另一端通过积分控制开关连接该列运算放大器的负反馈端，用于控制敏感单元进行按行积分；

盲元电阻一端由片外偏置电压控制，另一端连接第二偏置电压MOS管M-2的源极，用于抑制电路的背景噪声，提高积分动态范围；

第二偏置电压MOS管M-2的漏极连接该列运算放大器的负反馈端、栅极电压由片外偏置电压控制，第二偏置电压MOS管M-2用于产生流向盲元电阻的偏置电流；

CTIA型积分电路的复位开关由两个互补的NMOS管构成，用于降低复位开关的电荷馈通效应。

3.根据权利要求1所述的单电容相关双采样非制冷红外读出电路，其特征在于，所述的电压跟随器电路由两个PMOS管、三个NMOS管构成运放反馈端和输出端短接的电压跟随器，由三个NMOS管构成栅极电压偏置电路。

4.根据权利要求1所述的单电容相关双采样非制冷红外读出电路，其特征在于，输出缓冲电路由两个源极跟随器组成：

两个PMOS管即第十五PMOS管M₁₅和第十七PMOS管M₁₇串联组成第一源极跟随器，其中第十五PMOS管M₁₅的源极和衬底接片外模拟电源、漏极接第十七PMOS管M₁₇的源极和衬底、栅极由片外偏置电压控制，第十七PMOS管M₁₇的漏极接片外模拟地，栅极作为输入端与电压跟随器电路的输出端连接；

两个NMOS管即第十六NMOS管M₁₆和第十八NMOS管M₁₈串联组成第二源极跟随器，其中第十八NMOS管M₁₈的源极接片外模拟地，漏极接第十六NMOS管M₁₆的源极，栅极由片外偏置电压控制，第十六NMOS管M₁₆的漏极接片外模拟电源，栅极接第十五PMOS管M₁₅的漏极，两个NMOS管即第十六NMOS管M₁₆和第十八NMOS管M₁₈的衬底均接片外模拟地。

5.根据权利要求3所述的单电容相关双采样非制冷红外读出电路，其特征在于，所述三个NMOS管即第六NMOS管M₆、第七NMOS管M₇、第八NMOS管M₈构成栅极电压偏置电路，具体为：第六NMOS管M₆的漏极连接其栅极至片外模拟电源，第六NMOS管M₆源极接第七NMOS管M₇的漏极和栅极，第七NMOS管M₇的源极接第八NMOS管M₈的漏极和栅极，第八NMOS管M₈的源极接片外模拟地，偏置电压输出端由第八NMOS管M₈的栅极产生，所述第六NMOS管M₆、第七NMOS管M₇、第八NMOS管M₈的衬底均接片外模拟地。

6.根据权利要求3所述的单电容相关双采非制冷红外读出电路，其特征在于，所述两个PMOS管即第一PMOS管M₁、第二PMOS管M₂，和三个NMOS管即第三NMOS管M₃、第四NMOS管M₄、第五NMOS管M₅构成运放反馈端和输出端短接的电压跟随器，具体为：第一PMOS管M₁和第二PMOS管M₂构成恒流源负载，第三NMOS管M₃和第四NMOS管M₄构成共栅放大器为输入管，第五NMOS管M₅栅极由栅极电压偏置电路产生恒压偏置。

7.根据权利要求1所述的单电容相关双采样非制冷红外读出电路，其特征在于，所述逻辑控制信号包括积分复位脉冲信号、行选通信号、积分控制信号、列选择信号、采样电容复位信号和采样选通信号：在每行积分前，复位开关产生一个积分复位脉冲信号对积分电容进行复位；复位结束后，行选通信号使行选控制开关闭合，积分控制信号使积分控制开关闭合，对电流进行积分；在积分开始后，列选择信号使列选控制开关依次闭合；片外电路对前一行的采样电压按列读出，前一行的所有采样电压读出后，采样电容复位信号控制采样电容复位开关闭合，所有采样电容进行复位；复位完成后，采样选通信号使采样控制开关闭合，本行的积分电容上的电压转移至采样电容上。