CN103247585A - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN103247585A
CN103247585A CN2013101352179A CN201310135217A CN103247585A CN 103247585 A CN103247585 A CN 103247585A CN 2013101352179 A CN2013101352179 A CN 2013101352179A CN 201310135217 A CN201310135217 A CN 201310135217A CN 103247585 A CN103247585 A CN 103247585A
Authority
CN
China
Prior art keywords
layer
salient point
semiconductor package
thrust
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101352179A
Other languages
English (en)
Other versions
CN103247585B (zh
Inventor
缪小勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201310135217.9A priority Critical patent/CN103247585B/zh
Publication of CN103247585A publication Critical patent/CN103247585A/zh
Application granted granted Critical
Publication of CN103247585B publication Critical patent/CN103247585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Weting (AREA)

Abstract

本发明公开了一种半导体封装结构，包括凸点，所述凸点的底部外围设有突起物；所述突起物的材质与所述凸点的材质相同；所述突起物与所述凸点在电镀过程中一次形成。本发明通过在凸点底部设置突起物，突起物在湿法蚀刻时起到补偿的作用，减小侧蚀的发生，从而形成更加可靠的凸点封装结构。

Description

半导体封装结构
技术领域
本发明涉及半导体封装领域，具体涉及一种半导体封装结构。
背景技术
通常的凸点加工工艺中，溅射层使用湿法进行蚀刻时，由于各项同性造成的侧面蚀刻始终是一个问题，当侧蚀过大时，会造成药液攻击底部的铝层，造成电性损失。现有的方法通过蚀刻设备和药水的配合来降低侧向蚀刻量。现有的方法存在操作难以控制，配合不好时仍然存在侧蚀过大的问题。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明实施例的目的是针对上述现有技术的缺陷，提供一种减小侧蚀的发生的半导体封装结构。
为了实现上述目的，本发明采取的技术方案是：
一种半导体封装结构，包括凸点，所述凸点的底部外围设有突起物；所述突起物的材质与所述凸点的材质相同；所述突起物与所述凸点在电镀过程中一次形成。
与现有技术相比，本发明的有益效果是：
本发明通过在凸点底部设置突起物，突起物在湿法蚀刻时起到补偿的作用，减小侧蚀的发生，从而形成更加可靠的凸点封装结构。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的蚀刻前半导体封装结构的结构示意图；
图2为本发明实施例提供的蚀刻后半导体封装结构的结构示意图。
附图标记：
1-凸点；2-突起物；3-凸点下金属层；4-铝层；5-硅片；6-钝化层；7-保护层；8-镍层；9-锡层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，一种半导体封装结构，包括凸点1，凸点1的底部外围设有突起物2；突起物2的材质与凸点1的材质相同；突起物2与凸点1在电镀过程中一次形成。
本发明通过在凸点底部设置突起物，突起物在湿法蚀刻时起到补偿的作用，减小侧蚀的发生，从而形成更加可靠的凸点封装结构。突起物与凸点材质相同，可以在电镀过程中一次形成，便于加工。
本实施例在上述实施例的基础上，突起物2为中空的圆台形，环绕在凸点1的底部外围，突起物2的一侧截面为三角形面。
圆台形的中间空余部分，用于容纳凸点及UMB（凸点下金属层），突起物的一侧截面可以是如图1和图2所示的三角形，类似三角支撑的坡度结构，当然一侧的截面也可以是梯形面，设置上述结构的突起物减少侧蚀，增加结构的稳定性。
本实施例在上述实施例的基础上，凸点1底部设有凸点下金属层3，凸点下金属层3下部设有铝层4，铝层4下部设有硅片5。
通过设置突起物，在湿法蚀刻时，有效防止了药液攻击底部的铝层，造成电性损失。
本实施例在上述实施例的基础上，还包括钝化层6，铝层4延伸到凸点下金属层3下部以外，硅片5延伸到铝层4下部以外，钝化层6覆盖在硅片5上，并依次延伸到铝层4外围、凸点下金属层3下部以外的铝层4上及铝层4与部分凸点下金属层3之间。在本发明的结构中还可以设置钝化层，钝化层6为氧化硅或氮化硅。
本实施例在上述实施例的基础上，还可以在钝化层6上设有保护层7。保护层7优选为聚酰亚胺层。
本实施例在上述实施例的基础上，所述凸点的底部露出凸点下金属层，所述突起物的下端面位于所述保护层上，所述突起物的侧面将所述底部露出凸点下金属层覆盖。
本发明的突起物将侧部裸露的凸点下金属层覆盖，防止对底部的铝层造成腐蚀，造成电性损失。
本实施例在上述实施例的基础上，凸点1包括铜柱。本发明的凸点可以是铜柱，也可以是其他材质的凸点，突起物的材质也为铜，当然，突起物的材质也可以与凸点的材质不同，可以为镍、锡、铅等，同样起到保护底部铝层的作用。
本实施例在上述实施例的基础上，铜柱上设有镍层8，镍层8上设有锡层9或锡银合金层。
本发明的铜柱上可以设置镍层，镍层用来防止因扩散产生脆性的金属间化合物而影响可靠性，镍层上的锡层或锡银合金层，是最终用来焊接的。
参见图2，经湿法蚀刻后，侧面的突起物相比湿法蚀刻前，其体积明显变小，损失的突起物起到补偿的作用，减小侧蚀的发生，防止造成电性损失。
在本发明上述各实施例中，实施例的序号仅仅便于描述，不代表实施例的优劣。对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本发明的装置和方法等实施例中，显然，各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。同时，在上面对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (10)

1.一种半导体封装结构，包括凸点，其特征在于，所述凸点的底部外围设有突起物；所述突起物的材质与所述凸点的材质相同；所述突起物与所述凸点在电镀过程中一次形成。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述突起物为中空的圆台形，环绕在所述凸点的底部外围，所述突起物的一侧截面为三角形面。
3.根据权利要求1或2所述的半导体封装结构，其特征在于，所述凸点底部设有凸点下金属层，所述凸点下金属层下部设有铝层，所述铝层下部设有硅片。
4.根据权利要求3所述的半导体封装结构，其特征在于，还包括钝化层，所述铝层延伸到所述凸点下金属层下部以外，所述硅片延伸到所述铝层下部以外，所述钝化层覆盖在所述硅片上，并依次延伸到铝层外围、所述凸点下金属层下部以外的铝层上及所述铝层与部分所述凸点下金属层之间。
5.根据权利要求4所述的半导体封装结构，其特征在于，所述钝化层为氧化硅或氮化硅。
6.根据权利要求4所述的半导体封装结构，其特征在于，所述钝化层上设有保护层。
7.根据权利要求6所述的半导体封装结构，其特征在于，所述保护层为聚酰亚胺层。
8.根据权利要求6所述的半导体封装结构，其特征在于，所述凸点的底部露出凸点下金属层，所述突起物的下端面位于所述保护层上，所述突起物的侧面将所述底部露出凸点下金属层覆盖。
9.根据权利要求8所述的半导体封装结构，其特征在于，所述凸点包括铜柱。
10.根据权利要求9所述的半导体封装结构，其特征在于，所述铜柱上设有镍层，所述镍层上设有锡层或锡银合金层。
CN201310135217.9A 2013-04-18 2013-04-18 半导体封装结构 Active CN103247585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310135217.9A CN103247585B (zh) 2013-04-18 2013-04-18 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310135217.9A CN103247585B (zh) 2013-04-18 2013-04-18 半导体封装结构

Publications (2)

Publication Number Publication Date
CN103247585A true CN103247585A (zh) 2013-08-14
CN103247585B CN103247585B (zh) 2016-04-27

Family

ID=48926994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310135217.9A Active CN103247585B (zh) 2013-04-18 2013-04-18 半导体封装结构

Country Status (1)

Country Link
CN (1) CN103247585B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136363A (en) * 1987-10-21 1992-08-04 Kabushiki Kaisha Toshiba Semiconductor device with bump electrode
CN1841689A (zh) * 2005-03-28 2006-10-04 富士通株式会社 半导体器件及半导体器件制造方法
KR100639703B1 (ko) * 2005-08-09 2006-10-30 삼성전자주식회사 금속기저층의 언더컷 보상 방법 및 그를 이용한 웨이퍼레벨 칩 스케일 패키지 제조 방법
CN102315182A (zh) * 2010-07-08 2012-01-11 台湾积体电路制造股份有限公司 半导体芯片及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136363A (en) * 1987-10-21 1992-08-04 Kabushiki Kaisha Toshiba Semiconductor device with bump electrode
CN1841689A (zh) * 2005-03-28 2006-10-04 富士通株式会社 半导体器件及半导体器件制造方法
KR100639703B1 (ko) * 2005-08-09 2006-10-30 삼성전자주식회사 금속기저층의 언더컷 보상 방법 및 그를 이용한 웨이퍼레벨 칩 스케일 패키지 제조 방법
CN102315182A (zh) * 2010-07-08 2012-01-11 台湾积体电路制造股份有限公司 半导体芯片及其制造方法

Also Published As

Publication number Publication date
CN103247585B (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
CN102386104B (zh) 四边扁平无接脚封装方法
US20140361431A1 (en) Semiconductor device and manufacturing method thereof
CN102386107B (zh) 四边扁平无接脚封装方法
CN102386105B (zh) 四边扁平无接脚封装方法及其制成的结构
CN103219305B (zh) 凸点底部保护结构
US20120205812A1 (en) Patterns of passivation material on bond pads and methods of manufacture thereof
CN103035604A (zh) 一种倒装芯片封装结构及其制作工艺
CN104425397A (zh) 一种晶圆级封装方法及封装结构
US20190229087A1 (en) Substrate structure with selective surface finishes for flip chip assembly
CN105140140A (zh) 一种新型晶圆级焊锡微凸点的制作方法
US7879714B2 (en) Semiconductor device manufacturing method
CN105097746A (zh) 基于纳米孪晶铜的凸点下金属层及制备方法
US8450049B2 (en) Process for forming an anti-oxidant metal layer on an electronic device
CN103247585A (zh) 半导体封装结构
CN105609434B (zh) 晶圆片级芯片封装凸点的返工方法
CN103325692A (zh) 半导体器件扇出倒装芯片封装结构的制作方法
CN104201121A (zh) 一种铜柱凸点封装结构的成型方法
CN207800585U (zh) 芯片封装结构
US9935066B2 (en) Semiconductor package having a substrate structure with selective surface finishes
CN104681452A (zh) 晶圆级封装的制造方法
US20170287860A1 (en) Surface finishes for high density interconnect architectures
CN202839738U (zh) 一种微凸点芯片封装结构
CN104617001B (zh) 半导体再布线封装工艺
US9905515B2 (en) Integrated circuit stress releasing structure
CN103295915B (zh) Tsv转接板的制作方法及tsv转接板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong