CN104617001B - 半导体再布线封装工艺 - Google Patents
半导体再布线封装工艺 Download PDFInfo
- Publication number
- CN104617001B CN104617001B CN201410844696.6A CN201410844696A CN104617001B CN 104617001 B CN104617001 B CN 104617001B CN 201410844696 A CN201410844696 A CN 201410844696A CN 104617001 B CN104617001 B CN 104617001B
- Authority
- CN
- China
- Prior art keywords
- layer
- rewiring
- forming
- semiconductor
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000012536 packaging technology Methods 0.000 title abstract description 4
- 239000011347 resin Substances 0.000 claims abstract description 26
- 229920005989 resin Polymers 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000005253 cladding Methods 0.000 abstract 1
- 239000013078 crystal Substances 0.000 abstract 1
- 238000004382 potting Methods 0.000 abstract 1
- 238000012858 packaging process Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000004075 alteration Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明涉及一种半导体再布线封装工艺，包括：在种子层上形成第一再布线层；在第一再布线层上填充树脂形成第一树脂层，第一树脂层包覆整个再布线层；对第一树脂层和第一再布线层减薄成第二再布线层和第二树脂层；在第二再布线层上形成凸点。采用本发明的半导体再布线封装工艺，可以减小再布线层与晶圆表面的平行面应力，使得形成的半导体结构更加稳定，且性能更加可靠。
Description
技术领域
本发明涉及一种半导体封装技术，特别是一种半导体再布线封装工艺。
背景技术
晶圆级封装较多的产品采用金属再布线的连接方式，部分再布线需承载较大电流，但是再布线面积和厚度受芯片面积及电镀厚度应力影响。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明的一个主要目的在于提供一种新的半导体再布线封装工艺，可以减小再布线层与晶圆表面的平行面应力。
根据本发明的一方面，一种半导体再布线封装工艺，包括：
在种子层上形成第一再布线层；
在所述第一再布线层上填充树脂形成第一树脂层，所述第一树脂层包覆整个第一再布线层；
对所述第一树脂层和所述第一再布线层减薄成第二再布线层和第二树脂层；
在所述第二再布线层上形成凸点。
采用本发明的半导体再布线封装工艺，具有如下优点：
1)可减小再布线层与晶圆表面的平行面应力；
2)可加大再布线层的厚度；
3)可防止晶圆的翘曲。
附图说明
参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
图1为本发明的半导体再布线封装工艺的一种实施方式的流程图；
图2为采用本发明的半导体再布线封装工艺的S10后得到的结构示意图；
图3为采用本发明的半导体再布线封装工艺的S20后得到的结构示意图；
图4为采用本发明的半导体再布线封装工艺的S30后得到的结构示意图；
图5为采用本发明的半导体再布线封装工艺的S12后得到的结构示意图；
图6为采用本发明的半导体再布线封装工艺的S13后得到的结构示意图；
图7为采用本发明的半导体再布线封装工艺的S41后得到的结构示意图；
图8为采用本发明的半导体再布线封装工艺的S42后得到的结构示意图。
具体实施方式
下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
参见图1所示，为本发明的半导体再布线封装工艺的一种实施方式的流程图。
在本实施方式中，半导体再布线封装工艺包括：
S10:在种子层201上形成第一再布线层301，形成如图2所示的结构。
S20:在第一再布线层上填充树脂形成第一树脂层302，第一树脂层302包覆整个再布线层301，形成如图3所示的结构。
S30:对第一树脂层302和第一再布线层302减薄成第二再布线层301’和第二树脂层302’，形成如图4所示的结构。在一种实施方式中，减薄后形成的第二再布线层301’和第二树脂层302’厚度大于10um。
S40:在第二再布线层上形成凸点。
采用本实施方式的半导体再布线封装工艺，利用第二树脂层302’作为绝缘层，可以增强对整个封装结构的保护。
在一种实施方式中，半导体再布线封装工艺，在步骤S10之前，还可以包括：
S11:在晶圆101上形成焊盘100；
S12:在晶圆101的非焊盘位置从下到上形成钝化层102和第一绝缘层103，形成如图5所示的结构；
S13:在焊盘100和第一绝缘层103上溅射形成种子层201，并形成如图6所示的结构。
作为一种优选方式，步骤30可以具体包括：
S31:对第一树脂层302和第一再布线层301减薄并进行压合退火，形成第二再布线层301’和第二树脂层302’。
在一种实施方式中，步骤S40可以具体包括：
S41:在第二再布线层302’上形成铜柱303，并在铜柱303上形成凸点401，例如，可以采用回流焊的方式在铜柱303上形成凸点401，形成如图7所示的结构。
或者，在另一种实施方式中，步骤S40还可以具体包括：
S42:在第二再布线层302’上的非焊接位置形成第二绝缘层103’，并在第二再布线层302’的焊接位置植入焊球401’，形成如图8所示的结构。例如，可以采用回流焊的方式将焊球401’固定在该焊接位置。
采用本发明的半导体再布线封装工艺，可以减小再布线层与晶圆表面的平行面应力，使得形成的半导体结构更加稳定，且性能更加可靠。
在本发明的设备和方法中，显然，各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。还需要指出的是，执行上述系列处理的步骤可以自然地按照说明的顺序按时间顺序执行，但是并不需要一定按照时间顺序执行。某些步骤可以并行或彼此独立地执行。同时，在上面对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
虽然已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本申请的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
Claims (4)
1.一种半导体再布线封装工艺，其特征在于，包括：
在种子层上形成第一再布线层；
在所述第一再布线层上填充树脂形成第一树脂层，所述第一树脂层包覆整个第一再布线层；
对所述第一树脂层和所述第一再布线层减薄并进行压合退火，形成第二再布线层和第二树脂层，所述第二树脂层包覆所述第二再布线层的侧面且所述第二树脂层与所述第二再布线层齐平；
在所述第二再布线层上形成凸点；
所述“在所述第二再布线层上形成凸点”具体包括：
在所述第二再布线层上形成铜柱，并在所述铜柱上形成凸点；或者，
在所述第二再布线层上的非焊接位置形成第二绝缘层，在第二再布线层的焊接位置植入焊球。
2.根据权利要求1所述的半导体再布线封装工艺，其特征在于，所述“在种子层上形成第一再布线层”之前，还包括：
在晶圆上形成焊盘；
在所述晶圆的非焊盘位置从下到上形成钝化层和第一绝缘层；
在所述焊盘和所述第一绝缘层上溅射形成种子层。
3.根据权利要求2所述的半导体再布线封装工艺，其特征在于：
所述种子层包括钛层和/或铜层。
4.根据权利要求1所述的半导体再布线封装工艺，其特征在于：
所述第二再布线层和所述第二树脂层的厚度大于10um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410844696.6A CN104617001B (zh) | 2014-12-30 | 2014-12-30 | 半导体再布线封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410844696.6A CN104617001B (zh) | 2014-12-30 | 2014-12-30 | 半导体再布线封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104617001A CN104617001A (zh) | 2015-05-13 |
| CN104617001B true CN104617001B (zh) | 2017-08-11 |
Family
ID=53151394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410844696.6A Active CN104617001B (zh) | 2014-12-30 | 2014-12-30 | 半导体再布线封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104617001B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109712956B (zh) * | 2018-11-30 | 2021-07-13 | 通富微电子股份有限公司 | 一种晶圆级封装器件及其封装方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI325644B (en) * | 2007-01-03 | 2010-06-01 | Chipmos Technologies Inc | Chip package and manufacturing thereof |
| JP2008235555A (ja) * | 2007-03-20 | 2008-10-02 | Shinko Electric Ind Co Ltd | 電子装置の製造方法及び基板及び半導体装置 |
| US20090278263A1 (en) * | 2008-05-09 | 2009-11-12 | Texas Instruments Incorporated | Reliability wcsp layouts |
| US9000584B2 (en) * | 2011-12-28 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor device with a molding compound and a method of forming the same |
-
2014
- 2014-12-30 CN CN201410844696.6A patent/CN104617001B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104617001A (zh) | 2015-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI631635B (zh) | 銅柱側壁保護 | |
| US10224307B2 (en) | Assembling method, manufacturing method, device and electronic apparatus of flip-die | |
| US8957524B2 (en) | Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure | |
| US9508563B2 (en) | Methods for flip chip stacking | |
| US8803316B2 (en) | TSV structures and methods for forming the same | |
| US8373275B2 (en) | Fine pitch solder bump structure with built-in stress buffer | |
| US20110175220A1 (en) | Semiconductor device having conductive pads and a method of manufacturing the same | |
| JP2016058655A (ja) | 半導体装置の製造方法 | |
| US10468381B2 (en) | Wafer level integration of passive devices | |
| JP2006237159A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2009071095A (ja) | 半導体装置の製造方法 | |
| US20150347806A1 (en) | Chip package structure and method for manufacturing chip package structure | |
| US20160049359A1 (en) | Interposer with conductive post and fabrication method thereof | |
| US8643167B2 (en) | Semiconductor package with through silicon vias and method for making the same | |
| US20210166992A1 (en) | Methods and structures for increasing the allowable die size in tmv packages | |
| US20150072517A1 (en) | Fabrication method of semiconductor structure | |
| US20150041972A1 (en) | Semiconductor package and fabrication method thereof | |
| US8691629B2 (en) | Packaging jig and process for semiconductor packaging | |
| US9917035B2 (en) | Bump-on-trace interconnection structure for flip-chip packages | |
| US8652939B2 (en) | Method and apparatus for die assembly | |
| CN104617001B (zh) | 半导体再布线封装工艺 | |
| US8878182B2 (en) | Probe pad design for 3DIC package yield analysis | |
| US20140191386A1 (en) | Semiconductor package and fabrication method thereof | |
| US9240391B2 (en) | Semiconductor device | |
| US8829687B2 (en) | Semiconductor package and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Applicant after: Tongfu Microelectronics Co., Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |