CN103236818B

CN103236818B - 一种高电源抑制比lc-vco的装置

Info

Publication number: CN103236818B
Application number: CN201310139946.1A
Authority: CN
Inventors: 赵静; 江金光; 刘经南
Original assignee: Wuhan University WHU
Current assignee: Wuhan University WHU
Priority date: 2013-04-22
Filing date: 2013-04-22
Publication date: 2016-03-02
Anticipated expiration: 2033-04-22
Also published as: CN103236818A

Abstract

本发明涉及一种高电源抑制比LC-VCO的装置，包括一个互补交叉耦合型LC-VCO以及一个线性稳压器；所述线性稳压器的输出端<i>V_out</i>同互补交叉耦合型LC-VCO的LC谐振回路的共模端<i>V_CM</i>相接。因此，本发明具有如下优点：1.设计合理，结构简单且完全实用；2.采用该电路来调节线性稳压器输出电压的电源噪声抑制能力，降低LC-VCO的电源灵敏度。

Description

一种高电源抑制比LC-VCO的装置

技术领域

本发明涉及一种振荡器的装置，尤其是涉及一种高电源抑制比LC-VCO的装置。

背景技术

射频振荡器是无线通信系统的核心模块之一，通常应用于锁相环系统中，给收发机提供稳定的本地载波信号。LC-VCO由于具有低相噪、低功耗，宽频率调谐范围的优点已成为射频振荡器设计的主流结构。将射频振荡器集成到无线射频通信SoC中，无线射频通信的单片集成减少了总的流片和封装成本，满足了低功耗和紧凑设计的需要，但是数字、模拟和射频模块共用衬底和电源的方式导致规模庞大的数字部分产生的数字开关电源噪声很容易通过电源网格和公共衬底传递到敏感的射频振荡器并恶化其性能。

发明内容

本发明主要是解决现有技术所存在的技术问题；提供了一种采用该电路来提高LC-VCO的电源噪声抑制能力，降低LC-VCO电源灵敏度的装置。

本发明的上述技术问题主要是通过下述技术方案得以解决的：

一种高电源抑制比LC-VCO的装置，其特征在于，包括一个互补交叉耦合型LC-VCO以及一个用于提供共模电压V_CM的线性稳压器；所述线性稳压器的输出端同互补交叉耦合型LC-VCO的LC谐振腔的共模点相接。

在上述的一种高电源抑制比LC-VCO的装置，所述互补交叉耦合型LC-VCO包括一个LC并联谐振回路，一组互补交叉耦合晶体管差分对，一个向互补交叉耦合晶体管差分对提供顶部偏置电流的振荡器偏置电路，以及一个LC-VCO输出缓冲电路；所述LC并联谐振回路的两端分别同互补交叉耦合晶体管差分对的差分输出端ON、差分输出端OP相接；LC-VCO输出缓冲部分的输入端同互补交叉耦合晶体管差分对的差分输出端ON、差分输出端OP相接。

在上述的一种高电源抑制比LC-VCO的装置，所述LC并联谐振回路包括一个电感L₁，一个可变电容串联对，一个固定电容串联对；所述电感L₁同可变电容串联对、以及固定电容串联对并联后构成LC并联谐振回路。

在上述的一种高电源抑制比LC-VCO的装置，所述电感L₁包含两个输出端口和一个调节端口；所述电感L₁输出端口分别同LC-VCO的差分输出端口ON、差分输出端口OP相接；所述电感L₁的调节端口同一个稳压电阻R₄的一端相接，R₄的另一端同共模电压V_CM相接。

在上述的一种高电源抑制比LC-VCO的装置，所述可变电容串联对包括固定电容C₁,固定电容C₂，可变电容C_v1,可变电容C_v2；所述电容固定电容C₁,固定电容C₂，可变电容C_v1,可变电容C_v2串联连接构成可变电容串联对；所述固定电容C₁同可变电容C_v1相连的一端同一个稳压电阻R₂相接；所述固定电容C₂同可变电容C_v2相连的一端同一个稳压电阻R₃相接；所述稳压电阻R₂,稳压电阻R₃相连的一端同共模电压V_CM相连；所述可变电容C_v1,可变电容C_v2相连的一端同一个稳压电阻R₁相接，稳压电阻R₁的另一端接一个用于调谐可变电容C_v1和可变电容C_v2的电容值直流的可变电压V_ctrl。

在上述的一种高电源抑制比LC-VCO的装置，所述固定电容串联对包括固定电容C₃、固定电容C₄；所述固定电容C₃、固定电容C₄串联连接构成固定电容串联对。

在上述的一种高电源抑制比LC-VCO的装置，所述的互补交叉耦合晶体管差分对包括一组PMOS晶体管差分对以及一组NMOS晶体管差分对；所述PMOS晶体管差分对包括PMOS晶体管M₃和PMOS晶体管M₄；所述NMOS晶体管差分对包括NMOS晶体管M₅和NMOS晶体管M₆；所述PMOS晶体管M₃的栅极同PMOS晶体管M₄的漏极相接，所述PMOS晶体管M₃的漏极同PMOS晶体管M₄的栅极相接；所述NMOS晶体管M₅的栅极同NMOS晶体管M₆的漏极相接，所述NMOS晶体管M₅的漏极同NMOS晶体管M₆的栅极相接，所述NMOS晶体管M₅和NMOS晶体管M₆的源极接地。

在上述的一种高电源抑制比LC-VCO的装置，所述的振荡器偏置电路包括一个直流偏置电流源I_DC、PMOS晶体管M₁以及PMOS晶体管M₉；所述直流偏置电流源I_DC的负极接地，正极分别同PMOS晶体管M₉的栅极、漏级连接；所述PMOS晶体管M₁的源极接直流电压源V_DD，所述PMOS晶体管M₁的栅极同PMOS晶体管M₉的栅极相接，所述PMOS晶体管M₁的漏极分别同PMOS晶体管M3和PMOS晶体管M₄的源极相接；所述PMOS晶体管M₉的源极接V_DD。

在上述的一种高电源抑制比LC-VCO的装置，所述输出缓冲电路包括一对采用电流源负载PMOS晶体管M₀的源跟随器PMOS晶体管M₇、和电流源负载PMOS晶体管M₂的源跟随器PMOS晶体管M₈，所述电流源负载PMOS晶体管M₀和电流源负载PMOS晶体管M₂的栅极同时与PMOS晶体管M₁的栅极相连，所述电流源负载PMOS晶体管M₀和电流源负载PMOS晶体管M₂的源极同直流电压源V_DD相连，所述电流源负载PMOS晶体管M₀的漏极同源跟随器PMOS晶体管M₇的源极ONB相接，所述电流源负载PMOS晶体管M₂的漏极同源跟随器PMOS晶体管M₈的源极OPB相接；所述源跟随器PMOS晶体管M₇和源跟随器PMOS晶体管M₈的栅极分别同互补交叉耦合晶体管差分对的差分输出端ON、差分输出端OP相接；所述源跟随器PMOS晶体管M₇和源跟随器PMOS晶体管M₈的漏极接地。

在上述的一种高电源抑制比LC-VCO的装置，所述线性稳压器包括一个NMOS晶体管M₁₄；所述NMOS晶体管M₁₄的栅极连接到电阻R₇,R₈的一端，调节电阻R₇，R₈的值，可以改变NMOS晶体管M₁₄的栅极电压V_ref，NMOS晶体管M₁₄的栅极同时连接到NMOS晶体管M₁₃的栅极，NMOS晶体管M₁₄的漏极同PMOS晶体管M₁₀的漏极相连；所述电阻R₈的另一端接地，电阻R₇的另一端同直流电压源V_DD相接；所述NMOS晶体管M₁₃的源极接地，NMOS晶体管M₁₃的漏极同晶体管M₁₄的漏极相连；所述PMOS晶体管M₁₀的源极同直流电压源V_DD相连，PMOS晶体管M₁₀的栅极连接到一个PMOS晶体管M₁₁的栅极，PMOS晶体管M₁₀的漏极同时连接到PMOS晶体管M₁₆,M₁₇的栅极；所述PMOS晶体管M₁₁的源极同直流电压源V_DD相连，PMOS晶体管M₁₁的漏极同栅极短接；所述PMOS晶体管M₁₆的源极同直流电压源V_DD相连，PMOS晶体管M₁₆的漏极同NMOS晶体管M₁₅的栅极相连；所述PMOS晶体管M₁₇的源极同直流电压源V_DD相连，PMOS晶体管M₁₇的漏极连接到一个串联电阻对R₄，R₅的一端，PMOS晶体管M₁₇的漏极同时连接到一个稳压电阻R₉的一端，稳压电阻R₉的另一端连接到输出电压V_out；所述NMOS晶体管M₁₅的栅极同电阻R₆的一端相接，NMOS晶体管M₁₅的漏极连接到PMOS晶体管M₁₁的漏极，NMOS晶体管M₁₅的源极接地；所述电阻R₆的另一端接地；所述串联电阻对R₄,R₅的另一端接地，与电阻R₄,R₅相接的一端同NMOS晶体管M₁₂的栅极相连；所述NMOS晶体管M₁₂的源极接地，所述NMOS晶体管M₁₂的漏极连接到PMOS晶体管M₁₁的漏极。

因此，本发明具有如下优点：1.设计合理，结构简单且完全实用；2.采用该电路来调节线性稳压器输出电压的电源噪声抑制能力，降低LC-VCO的电源灵敏度。

附图说明

图1是本发明中的线性稳压器在互补交叉耦合型LC-VCO中的使用状态示意图；

图2是本发明中的互补交叉耦合型LC-VCO的电路原理图；

图3是本发明中的线性稳压器反馈网络的传输函数模型；

图4是本发明中的线性稳压器的电路原理图；

图5是本发明中用于验证线性稳压器系统稳定性的波特图：当线性稳压器的输入电压V_in＝0.5V→2.0V时，对线性稳压器进行交流仿真，仿真结果表明线性稳压器具有良好的系统稳定性。

图6是本发明中用于验证线性稳压器输出稳定性的瞬态仿真结果：将线性稳压器的输入电压V_in在2V和3V之间发生阶跃变化，阶跃时间是1uS，对线性稳压器进行瞬态仿真分析，仿真结果表明线性稳压器具有良好的输出稳定性。

图7是本发明中用于验证线性稳压器电源噪声抑制能力的交流仿真结果：实验结果表明，当V_in＝0.5时，线性稳压器的电源抑制性能最佳，且具有较宽的频带宽度。

图8是本发明中采用线性稳压器的LC-VCO同单个LC-VCO电源灵敏度的比较结果：对本发明中的LC-VCO进行DFT分析，仿真结果表明采用线性稳压器的LC-VCO具有更低的电源灵敏度。

具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。

实施例：

下面结合附图及实施例，对本发明作进一步详细的描述。

参见图1，本发明中的线性稳压器提供一个稳定的输出电压V_CM，作为VCO的LC谐振的共模点电压，可有效提高VCO的电源噪声抑制能力，降低VCO的电源灵敏度。

参见图2，本发明中的互补交叉耦合型LC-VCO包括一个LC并联谐振回路，一组互补交叉耦合晶体管差分对，一个振荡器偏置电路，以及一个LC-VCO输出缓冲电路。所述LC并联谐振回路包括一个电感L₁，一个可变电容串联对C₁,C₂,C_v1,C_v2，一个固定电容串联对C₃,C₄；所述互补交叉耦合晶体管差分对包括两对并联连接的晶体管差分对：PMOS晶体管差分对M₃,M₄，NMOS晶体管差分对M₅,M₆；所述振荡器偏置电路包括一个直流偏置电流源I_DC，两个PMOS晶体管M₁,M₉；所述输出缓冲电路包括一对采用电流源负载M₀,M₂的源跟随器M₇,M₈。其中，V_DD表示直流电压源；V_ctrl是一个可调谐直流电压，用于改变电容C_v1,C_v2的电容值；电阻R₁～R₄是电路中的稳压电阻。

参见图3，本发明提出的线性稳压器由两个负反馈放大器嵌套形成：包含一个主反馈(闭环传输函数‘V_FB(ω)/V_in(ω)’)，一个次反馈(闭环传输函数‘V_rep(ω)/V₁(ω)’)。如图4，线性稳压器的主反馈由三个共源放大器M₂(增益‘A_a(ω)’),M₈(增益‘A_o(ω)’),M₅(增益‘k₂’)级联形成，主反馈的环路增益为V₂(ω)/V₁(ω)；线性稳压器的次反馈由三个共源放大器M₆(增益‘A_a(ω)’),M₃(增益‘A_{o_rep}(ω)’),M₇(增益‘k₁’)级联形成；晶体管M₀,M₁构成基本电流镜提供放大电路需要的偏置电流；R₆是稳压电阻；电阻R₃,R₅用于调节线性稳压器的输入电压V_in；电阻R₁,R₂用于调节主反馈的反馈输出电压V_FB；R₀表示次反馈的共源放大器M₃的负载电阻。

下面举例说明本发明提出的线性稳压器的系统稳定性，输出电压稳定性，电源噪声抑制能力，以及对LC-VCO的电源灵敏度性能的改善。其中LC-VCO的电路工作参数：V_DD＝2V，LC谐振回路的电感L₁＝2nH，LC谐振回路的电容C＝1.8pF。

举例说明本发明提出的线性稳压器具有良好的系统稳定性：调节线性稳压器的电阻R₃,R₅，保证线性稳压器输入电压V_in的调谐范围在0.5V→2.0V范围内变化,对线性稳压器进行交流仿真分析，如图5，仿真结果表明：当V_in＝0.5→2.0V时(V_in＝0.5V是保证稳压器启动的最小输入电压)，在频率f₁＝720MHz处，线性稳压器的系统反馈环路增益20log|V₂(ω₁)/V₁(ω₁)|<0，而反馈系统的相位裕度PM>0。由此可见，线性稳压器的增益交点先于相位交点，线性稳压器具有良好的系统稳定性。

举例说明本发明提出的线性稳压器具有良好的输出稳定性：调节线性稳压器的电阻R₃,R₅，使得线性稳压器的输入电压V_in在2V和3V之间发生阶跃变化，阶跃时间是1uS，对线性稳压器进行瞬态仿真分析，如图6，仿真结果表明：所提出的稳压器能够迅速恢复到稳态并且最大的过冲电压和下冲电压都小于38mV。

举例说明本发明提出的线性稳压器具有良好的电源噪声抑制能力：调节线性稳压器的电阻R₃,R₅，保证线性稳压器输入电压V_in的调谐范围在0.5V→2.0V范围内变化,对线性稳压器进行交流仿真分析，如图7，仿真结果表明：在频率f₁＝10KHz处，V_in＝0.5V的电源噪声抑制性能最佳，PSRR＝-60dB，且具有较宽的频段范围(>100KHz)。

举例说明本发明提出的线性稳压器对LC-VCO电源灵敏度性能的改善：其中，单个VCO的工作参数：直流电流源I_DC＝500u，由外部直流电压源提供的LC谐振腔的直流共模点电压V_CM＝734mV；在直流电源电压V_DD上叠加一个单频低频噪声V_n(t)＝V_ncos(2πf_nt)，V_n＝100mV，f_n＝1MHz，对本发明LC-VCO进行DFT分析，如图8，仿真结果表明：当V_in＝0.5V，V_ctrl＝1V，LC-VCO的振荡频率为f＝1.74GHz，比较采用线性稳压器的LC-VCO同单个LC-VCO的幅频曲线：采用线性稳压器的LC-VCO在振荡频率f两侧的扩展边带的幅度衰减速率大于单个LC-VCO，证明采用线性稳压器的LC-VCO具有更低的电源灵敏度特性。

本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims

1.一种高电源抑制比LC-VCO的装置，其特征在于，包括一个互补交叉耦合型LC-VCO以及一个用于提供共模电压V_CM的线性稳压器；所述线性稳压器的输出端同互补交叉耦合型LC-VCO的LC谐振腔的共模点相接；

所述互补交叉耦合型LC-VCO包括一个LC并联谐振回路，一组互补交叉耦合晶体管差分对，一个向互补交叉耦合晶体管差分对提供顶部偏置电流的振荡器偏置电路，以及一个LC-VCO输出缓冲电路；所述LC并联谐振回路的两端分别同互补交叉耦合晶体管差分对的差分输出端ON、差分输出端OP相接；LC-VCO输出缓冲部分的输入端同互补交叉耦合晶体管差分对的差分输出端ON、差分输出端OP相接；

所述LC并联谐振回路包括一个电感L₁，一个可变电容串联对，一个固定电容串联对；所述电感L₁同可变电容串联对、以及固定电容串联对并联后构成LC并联谐振回路；所述电感L₁包含两个输出个端口和一个调节端口；所述电感L₁输出端口分别同LC-VCO的差分输出端口ON、差分输出端口OP相接；所述电感L₁的调节端口同一个稳压电阻R₄的一端相接，R₄的另一端同共模电压V_CM相接；

所述可变电容串联对包括固定电容C₁,固定电容C₂，可变电容C_v1,可变电容C_v2；所述固定电容C₁,固定电容C₂，可变电容C_v1,可变电容C_v2串联连接构成可变电容串联对；所述固定电容C₁同可变电容C_v1相连的一端同一个稳压电阻R₂相接；所述固定电容C₂同可变电容C_v2相连的一端同一个稳压电阻R₃相接；所述稳压电阻R₂,稳压电阻R₃相连的一端同共模电压V_CM相连；所述可变电容C_v1,可变电容C_v2相连的一端同一个稳压电阻R₁相接，稳压电阻R₁的另一端接一个用于调谐可变电容C_v1和可变电容C_v2的电容值直流的可变电压V_ctrl。

2.根据权利要求1所述的一种高电源抑制比LC-VCO的装置，其特征在于，所述固定电容串联对包括固定电容C₃、固定电容C₄；所述固定电容C₃、固定电容C₄串联连接构成固定电容串联对。

3.根据权利要求2所述的一种高电源抑制比LC-VCO的装置，其特征在于，所述的互补交叉耦合晶体管差分对包括一组PMOS晶体管差分对以及一组NMOS晶体管差分对；所述PMOS晶体管差分对包括PMOS晶体管M₃和PMOS晶体管M₄；所述NMOS晶体管差分对包括NMOS晶体管M₅和NMOS晶体管M₆；所述PMOS晶体管M₃的栅极同PMOS晶体管M₄的漏极相接，所述PMOS晶体管M₃的漏极同PMOS晶体管M₄的栅极相接；所述NMOS晶体管M₅的栅极同NMOS晶体管M₆的漏极相接，所述NMOS晶体管M₅的漏极同NMOS晶体管M₆的栅极相接，所述NMOS晶体管M₅和NMOS晶体管M₆的源极接地。

4.根据权利要求3所述的一种高电源抑制比LC-VCO的装置，其特征在于，所述的振荡器偏置电路包括一个直流偏置电流源I_DC、PMOS晶体管M₁以及PMOS晶体管M₉；所述直流偏置电流源I_DC的负极接地，正极分别同PMOS晶体管M₉的栅极、漏级连接；所述PMOS晶体管M₁的源极接直流电压源V_DD，所述PMOS晶体管M₁的栅极同PMOS晶体管M₉的栅极相接，所述PMOS晶体管M₁的漏极分别同PMOS晶体管M₃和PMOS晶体管M₄的源极相接；所述PMOS晶体管M₉的源极接V_DD。

5.根据权利要求4所述的一种高电源抑制比LC-VCO的装置，其特征在于，所述输出缓冲电路包括一对采用电流源负载PMOS晶体管M₀的源跟随器PMOS晶体管M₇、和电流源负载PMOS晶体管M₂的源跟随器PMOS晶体管M₈，所述电流源负载PMOS晶体管M₀和电流源负载PMOS晶体管M₂的栅极同时与PMOS晶体管M₁的栅极相连，所述电流源负载PMOS晶体管M₀和电流源负载PMOS晶体管M₂的源极同直流电压源V_DD相连，所述电流源负载PMOS晶体管M₀的漏极同源跟随器PMOS晶体管M₇的源极ONB相接，所述电流源负载PMOS晶体管M₂的漏极同源跟随器PMOS晶体管M₈的源极OPB相接；所述源跟随器PMOS晶体管M₇和源跟随器PMOS晶体管M₈的栅极分别同互补交叉耦合晶体管差分对的差分输出端ON、差分输出端OP相接；所述源跟随器PMOS晶体管M₇和源跟随器PMOS晶体管M₈的漏极接地。

6.根据权利要求5所述的一种高电源抑制比LC-VCO的装置，其特征在于，所述线性稳压器包括一个NMOS晶体管M₁₄；所述NMOS晶体管M₁₄的栅极连接到电阻R₇,R₈的一端，调节电阻R₇，R₈的值，可以改变NMOS晶体管M₁₄的栅极电压V_ref，NMOS晶体管M₁₄的栅极同时连接到NMOS晶体管M₁₃的栅极，NMOS晶体管M₁₄的漏极同PMOS晶体管M₁₀的漏极相连；所述电阻R₈的另一端接地，电阻R₇的另一端同直流电压源V_DD相接；所述NMOS晶体管M₁₃的源极接地，NMOS晶体管M₁₃的漏极同晶体管M₁₄的漏极相连；所述PMOS晶体管M₁₀的源极同直流电压源V_DD相连，PMOS晶体管M₁₀的栅极连接到一个PMOS晶体管M₁₁的栅极，PMOS晶体管M₁₀的漏极同时连接到PMOS晶体管M₁₆,M₁₇的栅极；所述PMOS晶体管M₁₁的源极同直流电压源V_DD相连，PMOS晶体管M₁₁的漏极同栅极短接；所述PMOS晶体管M₁₆的源极同直流电压源V_DD相连，PMOS晶体管M₁₆的漏极同NMOS晶体管M₁₅的栅极相连；所述PMOS晶体管M₁₇的源极同直流电压源V_DD相连，PMOS晶体管M₁₇的漏极连接到一个串联电阻对R₄，R₅的一端，PMOS晶体管M₁₇的漏极同时连接到一个稳压电阻R₉的一端，稳压电阻R₉的另一端连接到输出电压V_out；所述NMOS晶体管M₁₅的栅极同电阻R₆的一端相接，NMOS晶体管M₁₅的漏极连接到PMOS晶体管M₁₁的漏极，NMOS晶体管M₁₅的源极接地；所述电阻R₆的另一端接地；所述串联电阻对R₄,R₅的另一端接地，与电阻R₄,R₅相接的一端同NMOS晶体管M₁₂的栅极相连；所述NMOS晶体管M₁₂的源极接地，所述NMOS晶体管M₁₂的漏极连接到PMOS晶体管M₁₁的漏极。