CN114567261A - 一种压控振荡器及电子设备 - Google Patents

一种压控振荡器及电子设备 Download PDF

Info

Publication number
CN114567261A
CN114567261A CN202210191494.0A CN202210191494A CN114567261A CN 114567261 A CN114567261 A CN 114567261A CN 202210191494 A CN202210191494 A CN 202210191494A CN 114567261 A CN114567261 A CN 114567261A
Authority
CN
China
Prior art keywords
nmos
pmos
terminal
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210191494.0A
Other languages
English (en)
Inventor
马玫娟
周波
王云
张建华
郝炳贤
李荣荣
陆超
郑凯华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Saifei Guangzhou Semiconductor Co ltd
Original Assignee
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority to CN202210191494.0A priority Critical patent/CN114567261A/zh
Publication of CN114567261A publication Critical patent/CN114567261A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1218—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator being of the balanced type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本申请公开了一种压控振荡器及电子设备，包括依次连接的偏置电路、核心电路和缓冲级电路，其中，核心电路包括并联连接的PMOS交叉耦合对、NMOS交叉耦合对和LC谐振回路。与现有压控振荡器相比，该压控振荡器的核心电路利用PMOS交叉耦合对和NMOS交叉耦合对提供负阻，降低了核心电路中有源器件的数量与堆叠层数，有利于压控振荡器噪声性能的优化和低压实现；同时，该压控振荡器通过偏置电路调节核心电路中PMOS交叉耦合对和NMOS交叉耦合对的衬底电压，使得压控振荡器可以工作在低电压低功耗下，同时可以降低核心电路的电流和MOS管跨导随温度等环境因素变化而变化的幅度，提升电路鲁棒性。

Description

一种压控振荡器及电子设备
技术领域
本申请涉及射频集成电路技术领域，尤其涉及一种压控振荡器及电子设备。
背景技术
近年来，随着无线通信技术的飞速发展，各行各业对于信息化数据传输与处理的要求也随之增加，第四代无线通信技术已经逐渐无法满足要求，人们迫切地需要更高的数据传输速率、更大的数据传输量，因此，第五代无线通信系统应运而生。但是，随着第五代无线通信系统的逐渐应用与普及，其频率资源变得十分宝贵，目前，在6GHz以下的频谱已经十分拥挤，占用率较高。为了获得更高的频率和更宽的频带，毫米波段的应用在射频通信系统中占据越来越重要的地位。
利用毫米波段进行信息的收发，便离不开收发机电路。而能够产生频率和相位十分准确的时钟信号的锁相环电路，是收发机电路中一个重要的模块。压控振荡器又是锁相环电路的核心模块之一，其性能优劣直接决定了锁相环整体环路性能的优劣。因此，如何设计出更优噪声性能、更广适用范围的压控振荡器，一直是射频设计师面对的问题与挑战。
发明内容
为解决上述技术问题，本申请实施例提供了一种压控振荡器及电子设备，以优化压控振荡器的噪声性能，使得压控振荡器可工作在低噪声低电压场景。
为实现上述目的，本申请实施例提供了如下技术方案：
一种压控振荡器，包括：依次连接的偏置电路、核心电路和缓冲级电路，其中，所述核心电路包括并联连接的PMOS交叉耦合对、NMOS交叉耦合对和LC谐振回路；
所述偏置电路为所述PMOS交叉耦合对中两个PMOS管的衬底端提供第一衬底电压，并为所述NMOS交叉耦合对中两个NMOS管的衬底端提供第二衬底电压；
所述核心电路中，所述PMOS交叉耦合对和所述NMOS交叉耦合对用于提供负阻以弥补所述LC谐振回路的功率损耗，所述LC谐振回路用于产生振幅相同、相位相反的第一谐振信号和第二谐振信号输出给所述缓冲级电路；
所述缓冲级电路将所述第一谐振信号和所述第二谐振信号转换为单端信号后输出。
可选的，所述PMOS交叉耦合对包括第一PMOS管和第二PMOS管，所述NMOS交叉耦合对包括第一NMOS管和第二NMOS管；
在所述核心电路中，所述第一PMOS管的源端和所述第二PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第一PMOS管的栅端和所述第二PMOS管的漏端相连，所述第二PMOS管的栅端和所述第一PMOS管的漏端相连；
所述第一NMOS管的源端和所述第二NMOS管的源端均接地，所述第一NMOS管的栅端和所述第二NMOS管的漏端相连，所述第二NMOS管的栅端和所述第一NMOS管的漏端相连；
所述第一PMOS管的漏端、所述第一NMOS管的漏端以及所述LC谐振回路的第一输出端均与第一节点相连，所述第二PMOS管的漏端、所述第二NMOS管的漏端以及所述LC谐振回路的第二输出端均与第二节点相连；
其中，所述第一节点和所述第二节点作为所述核心电路的两个输出端，分别输出所述LC谐振回路产生的所述第一谐振信号和所述第二谐振信号。
可选的，所述偏置电路包括：
由第三PMOS管和第四PMOS管组成的第一电流镜结构，其中，所述第三PMOS管的源端和所述第四PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第三PMOS管的栅端与其漏端相连，所述第四PMOS管的栅端与所述第三PMOS管的栅端相连；
由第五PMOS管和第一运算放大器组成的第一反馈环路，其中，所述第五PMOS管的源端与电源电压输入端相连，输入电源电压，所述第五PMOS管的漏端与所述第一运算放大器的正极输入端相连，所述第五PMOS管的栅端与基准电压输入端相连，输入基准电压，且所述第五PMOS管的栅端还与所述第一运算放大器的负极输入端相连，所述第五PMOS管的衬底端与所述第一运算放大器的输出端相连；
由第三NMOS管和第二运算放大器组成的第二反馈环路，其中，所述第三NMOS管的源端接地，所述第三NMOS管的漏端与所述第四PMOS管的漏端相连，且所述第三NMOS管的漏端还与所述第二运算放大器的正极输入端相连，所述第三NMOS管的栅端与基准电压输入端相连，输入基准电压，且所述第三NMOS管的栅端还与所述第二运算放大器的负极输入端相连，所述第三NMOS管的衬底端与所述第二运算放大器的输出端相连；
由第四NMOS管、第五NMOS管和第六NMOS管组成的第二电流镜结构，其中，所述第四NMOS管的漏端与偏置电流输入端相连，输入偏置电流，所述第四NMOS管的栅端、所述第五NMOS管的栅端以及所述第六NMOS管的栅端均与所述第四NMOS管的漏端相连，所述第四NMOS管的源端、所述第五NMOS管的源端以及所述第六NMOS管的源端均接地，所述第五NMOS管的漏端与所述第三PMOS管的漏端相连，所述第六NMOS管的漏端与所述第五PMOS管的漏端相连；
其中，所述第五PMOS管的衬底端与所述偏置电路的第一输出端相连，输出所述第一衬底电压，所述第三NMOS管的衬底端与所述偏置电路的第二输出端相连，输出所述第二衬底电压。
可选的，所述偏置电路还包括：
由第一电阻和第一电容组成的第一低通滤波器，其中，所述第一电阻的第一端与所述第五PMOS管的衬底端相连，第二端通过所述第二电容接地；
由第二电阻和第二电容组成的第二低通滤波器，其中，所述第二电阻的第一端与所述第三NMOS管的衬底端相连，第二端通过所述第二电容接地；
其中，所述第一电阻的第二端为所述偏置电路的第一输出端，所述第二电阻的第二端为所述偏置电路的第二输出端。
可选的，所述第一运算放大器和所述第二运算放大器为相同的运算放大器，所述运算放大器包括：
由第六PMOS管和第七PMOS管组成的第三电流镜结构，其中，所述第六PMOS管的源端和所述第七PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第六PMOS管的漏端通过第七NMOS管接地，所述第六PMOS管的栅端与所述第七PMOS管的栅端相连；所述第七PMOS管的栅端与其漏端相连，所述第七PMOS管的漏端与第三节点相连；所述第七NMOS管N7的栅端与其漏端相连；
由第八PMOS管和第九PMOS管组成的第四电流镜结构，其中，所述第八PMOS管的源端和所述第九PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第九PMOS管的漏端通过第八NMOS管接地，所述第九PMOS管的栅端与所述第八PMOS管的栅端相连；所述第八PMOS管的栅端与其漏端相连，所述第八PMOS管的漏端与第四节点相连；所述第八NMOS管的栅端与所述第七NMOS管的栅端相连；
交叉耦合的第十PMOS管和第十一PMOS管，所述第十PMOS管的源端和所述第十一PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第十PMOS管的栅端与所述第十一PMOS管的漏端相连，所述第十PMOS管的漏端与所述第三节点相连；所述第十一PMOS管的栅端与所述第十PMOS管的漏端相连，所述第十一PMOS管的漏端与所述第四节点相连；
第九NMOS管，所述第九NMOS管的漏端与所述第三节点相连，栅端为所述运算放大器的正极输入端，源端与第五节点相连；
第十NMOS管，所述第十NMOS管的漏端与所述第四节点相连，栅端为所述运算放大器的负极输入端，源端与所述第五节点相连；
由第十一NMOS管和第十二NMOS管组成的第五电流镜结构，其中，所述第十一NMOS管的源端和所述第十二NMOS管的源端均接地，所述第十一NMOS管的漏端与偏置电流输入端相连，输入偏置电流，所述第十一NMOS管的栅端与其漏端相连；所述第十二NMOS管的栅端与所述第十一NMOS管的栅端相连，所述第十二NMOS管的漏端与所述第五节点相连；
所述第九PMOS管的漏端为所述运算放大器的输出端。
可选的，所述核心电路还包括二次谐波消除电路，所述二次谐波消除电路包括：
串联的第一电感和第三电容，所述第一电感的第一端与所述第一节点相连，所述第一电感的第二端通过所述第三电容接地；
串联的第二电感和第四电容，所述第二电感的第一端与所述第二节点相连，所述第二电感的第二端通过所述第四电容接地；
其中，串联的所述第一电感和所述第三电容的谐振频率为所述第一谐振信号的二次谐波频率，串联的所述第二电感和所述第四电容的谐振频率为所述第二谐振信号的二次谐波频率。
可选的，所述LC谐振回路包括并联连接的第三电感、开关电容阵列和可变电容支路；其中，
所述第三电感的第一端与所述第一节点相连，第二端与所述第二节点相连；
所述开关电容阵列的第一端与所述第一节点相连，第二端与所述第二节点相连，控制端输入频带控制字，所述开关电容阵列基于所述频带控制字提供不同大小的电容；
所述可变电容支路的第一端与所述第一节点相连，第二端与所述第二节点相连，控制端输入调谐电压，所述可变电容支路基于所述调谐电压提供不同大小的电容。
可选的，所述可变电容支路包括：依次串联连接的第五电容、第一变容管、第二变容管和第六电容；
其中，所述第五电容背离所述第一变容管的一端为所述可变电容支路的第一端，与所述第一节点相连；
所述第六电容背离所述第二变容管的一端为所述可变电容支路的第二端，与所述第二节点相连；
所述第五电容和所述第一变容管的公共端为第六节点，所述第六节点通过第三电阻与电源电压输入端相连，所述第六节点还通过第四电阻接地；
所述第六电容和所述第二变容管的公共端为第七节点，所述第七节点通过第五电阻与电源电压输入端相连，所述第七节点还通过第六电阻接地；
所述第一变容管和所述第二变容管的公共端为所述可变电容支路的控制端，输入所述调谐电压。
可选的，所述开关电容阵列包括并联的N条开关电容支路，N为大于1的正整数，每条开关电容支路包括控制开关电路和权值电容；
所述开关电容阵列的控制端输入的频带控制字为N位，每一位频带控制字控制一条所述开关电容支路中控制开关电路的闭合与关断；
其中，随着所述频带控制字位数的提高，所述频带控制字对应控制的所述开关电容支路中的权值电容的电容值越大。
可选的，所述控制开关电路包括：第十三NMOS管、第十四NMOS管和第十五NMOS管；
其中，所述十三NMOS管的栅端输入一位频带控制字，第一端通过所述第十四NMOS管接地，第二端通过所述第十五NMOS管接地；
所述第十四NMOS管的栅端和所述第十五NMOS管的栅端相连，所述第十四NMOS管的栅端和所述第十五NMSO管的栅端的公共端也输入一位频带控制字，且所述第十四NMOS管的栅端和所述第十五NMSO管的栅端的公共端输入的频带控制字与所述第十三NMOS管的栅端输入的频带控制字为同一位频带控制字；
所述第十三NMOS管的源端和漏端分别为所述控制开关电路的两端。
可选的，所述缓冲级电路包括：
由第十二PMOS管和第十三PMOS管组成的第六电流镜结构，其中，所述第十二PMOS管的源端和所述第十三PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第十二PMOS管的栅端与其漏端相连，所述第十三PMOS管的栅端和所述第十二PMOS管的栅端相连；
第十六NMOS管，所述第十六NMOS管的漏端与所述第十二PMOS管的漏端相连，栅端为所述缓冲级电路的第一输入端，输入所述第一谐振信号，源端与第八节点相连；
第十七NMOS管，所述第十七NMOS管的漏端与所述第十三PMOS管的漏端相连，栅端为所述缓冲级电路的第二输入端，输入所述第二谐振信号，源端与所述第八节点相连；
由第十八NMOS管和第十九NMOS管组成的第七电流镜结构，其中，所述第十八NMOS管的源端和所述第十九NMOS管的源端均接地，所述第十八NMOS管的漏端与偏置电流输入端相连，输入偏置电流，所述第十八NMOS管的栅端与其漏端相连；所述第十九NMOS管的漏端与所述第八节点相连，所述第十九NMOS管的栅端与所述第十八NMOS管的栅端相连；
其中，所述第十三PMOS管的漏端为所述缓冲级电路的输出端。
一种电子设备，包括上述任一项所述的压控振荡器。
与现有技术相比，上述技术方案具有以下优点：
本申请实施例所提供的压控振荡器，包括依次连接的偏置电路、核心电路和缓冲级电路，其中，核心电路包括并联连接的PMOS交叉耦合对、NMOS交叉耦合对和LC谐振回路。与现有压控振荡器的核心电路中利用电流镜结构提供负阻以弥补LC谐振回路的功率损耗相比，本申请实施例所提供的压控振荡器，其核心电路舍弃了电流镜结构，利用并联连接的PMOS交叉耦合对和NMOS交叉耦合对来提供负阻以弥补LC谐振回路的功率损耗，降低了压控振荡器核心电路中有源器件的数量与堆叠层数，有利于压控振荡器噪声性能的优化和低压实现；同时，本申请实施例所提供的压控振荡器通过偏置电路为核心电路中PMOS交叉耦合对的两个PMOS管和NMOS交叉耦合对的两个NMOS管提供衬底电压，因此，可以通过偏置电路调节核心电路中PMOS交叉耦合对的两个PMOS管和NMOS交叉耦合对的两个NMOS管的衬底电压，从而调节核心电路中PMOS交叉耦合对的两个PMOS管和NMOS交叉耦合对的两个NMOS管的阈值电压，进而确定核心电路的电流，使得压控振荡器可以工作在低电压低功耗下，可见，本申请实施例所提供的压控振荡器相比于现有压控振荡器具有更优的噪声性能，可工作在低噪声低电压场景，如可穿戴便携设备等。
并且，现有压控振荡器的核心电路中利用电流镜结构确定核心电路的电流时，容易受到MOS管沟道长度调制效应的影响，随着MOS管漏端电压的变化，核心电路的电流及MOS管的跨导也会发生变化，尤其在温度等环境因素变化时，核心电路的电流及MOS管的跨导受MOS管沟道长度调制效应的影响更明显，电路鲁棒性差，而本申请实施例所提供的压控振荡器，其核心电路中PMOS交叉耦合对的两个PMOS管和NMOS交叉耦合对的两个NMOS管的衬底电压可以由偏置电路确定，使得核心电路中PMOS交叉耦合对的两个PMOS管和NMOS交叉耦合对的两个NMOS管的各端电压均可以确定，从而降低核心电路的电流及MOS管的跨导随温度等环境因素变化而变化的幅度，有利于压控振荡器核心电路鲁棒性的提升。
可见，本申请实施例所提供的压控振荡器相比于现有压控振荡器具有更优的噪声性能，可工作在低噪声低电压场景，如可穿戴便携设备等，且电路鲁棒性好。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的压控振荡器的系统框图；
图2为本申请一个实施例所提供的压控振荡器中，核心电路的结构示意图；
图3为本申请另一个实施例所提供的压控振荡器中，偏置电路的结构示意图；
图4为本申请又一个实施例所提供的压控振荡器中，偏置电路的结构示意图；
图5为本申请再一个实施例所提供的压控振荡器中，偏置电路的运算放大器的结构示意图；
图6为本申请又一个实施例所提供的压控振荡器中，核心电路的结构示意图；
图7为本申请再一个实施例所提供的压控振荡器中，核心电路的结构示意图；
图8为本申请又一个实施例所提供的压控振荡器中，核心电路的结构示意图；
图9为本申请再一个实施例所提供的压控振荡器中，核心电路的LC谐振回路中开关电容阵列的一个开关电容支路的结构示意图；
图10为本申请又一个实施例所提供的压控振荡器中，核心电路的LC谐振回路中开关电容阵列的开关电容支路中控制开关电路的结构示意图；
图11为本申请再一个实施例所提供的压控振荡器中，缓冲级电路的结构示意图；
图12为本申请实施例所提供的压控振荡器在各频带控制字下输出信号的振荡频率随调谐电压的变化而变化的仿真结果示意图；
图13和图14为本申请实施例所提供的压控振荡器引入二次谐波消除电路前后的相位噪声的仿真结果示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，如何设计出更优噪声性能、更广适用范围的压控振荡器，一直是射频设计师面对的问题与挑战。
有鉴于此，本申请实施例提供了一种压控振荡器，如图1所示，该压控振荡器包括：依次连接的偏置电路100、核心电路200和缓冲级电路300，其中，如图2所示，所述核心电路200包括并联连接的PMOS交叉耦合对210、NMOS交叉耦合对220和LC谐振回路230；
结合图1和图2所示，所述偏置电路100为所述PMOS交叉耦合对210中两个PMOS管的衬底端提供第一衬底电压Vbulkp，并为所述NMOS交叉耦合对220中两个NMOS管的衬底端提供第二衬底电压Vbulkn；
所述核心电路200中，所述PMOS交叉耦合对210和所述NMOS交叉耦合220对用于提供负阻以弥补所述LC谐振回路230的功率损耗，所述LC谐振回路230用于产生振幅相同、相位相反的第一谐振信号Vop和第二谐振信号Von输出给所述缓冲级电路300；
所述缓冲级电路300将所述第一谐振信号Vop和所述第二谐振信号Von转换为单端信号Vout后输出。
由此可见，与现有压控振荡器的核心电路中利用电流镜结构提供负阻以弥补LC谐振回路的功率损耗相比，本申请实施例所提供的压控振荡器，其核心电路200舍弃了电流镜结构，利用并联连接的PMOS交叉耦合对210和NMOS交叉耦合对220来提供负阻以弥补LC谐振回路的功率损耗，降低了压控振荡器核心电路中有源器件的数量与堆叠层数，有利于压控振荡器噪声性能的优化和低压实现。
需要说明的是，所述PMOS交叉耦合对210中两个PMOS管和所述NMOS交叉耦合对220中两个NMOS管均为基于全耗尽绝缘体上硅工艺(Fully-Depleted Silicon-On-Insulator，FDSOI)工艺的四端MOS管，基于FDSOI工艺的MOS管具有背栅可调性能，即基于FDSOI工艺的MOS管的栅端与其衬底端的电压差可以调节其阈值电压，进而调节该MOS管的工作状态；基于FDSOI工艺的MOS管还具有寄生电容小、噪声低，静态电流和工作电流都比较小的工艺优势，适合低压低功耗场景。因此，在本申请实施例中，所述偏置电路100为所述核心电路200中所述PMOS交叉耦合对210的两个PMOS管和所述NMOS交叉耦合对220的两个NMOS管提供衬底电压，从而可以通过所述偏置电路100调节所述PMOS交叉耦合对210的两个PMOS管的衬底电压和所述NMOS交叉耦合对220的两个NMOS管的衬底电压，进而调节所述PMOS交叉耦合对210的两个PMOS管的阈值电压和所述NMOS交叉耦合对220的两个NMOS管的阈值电压，进一步确定核心电路的电流，使得所述压控振荡器的核心电路200可以工作在低电压低功耗下。
并且，现有压控振荡器的核心电路中利用电流镜结构确定核心电路电流时，容易受到MOS管沟道长度调制效应的影响，随着MOS管漏端电压的变化，核心电路的电流及MOS管的跨导也会发生变化，尤其在温度等环境因素变化时，核心电路的电流及MOS管的跨导受MOS管沟道长度调制效应的影响更明显，电路鲁棒性差，而本申请实施例所提供的压控振荡器，其核心电路中所述PMOS交叉耦合对210的两个PMOS管的衬底电压和所述NMOS交叉耦合对220的两个NMOS管的衬底电压可以由偏置电路确定，使得核心电路中所述PMOS交叉耦合对210的两个PMOS管和所述NMOS交叉耦合对220的两个NMOS管的各端电压均可以确定，从而降低核心电路的电流及MOS管的跨导随温度等环境因素变化而变化的幅度，有利于压控振荡器核心电路鲁棒性的提升。
可见，本申请实施例所提供的压控振荡器相比于现有压控振荡器具有更优的噪声性能，可工作在低噪声低电压场景，如可穿戴便携设备等，且电路鲁棒性好。
在上述实施例的基础上，可选的，在本申请的一个实施例中，如图2所示，所述PMOS交叉耦合对210包括第一PMOS管P1和第二PMOS管P2，所述NMOS交叉耦合对包括第一NMOS管N1和第二NMOS管N2；
在所述核心电路中，所述第一PMOS管P1的源端和所述第二PMOS管P2的源端均与电源电压输入端相连，输入电源电压VDD，所述第一PMOS管P1的栅端和所述第二PMOS管P2的漏端相连，所述第二PMOS管P2的栅端和所述第一PMOS管P1的漏端相连；
所述第一NMOS管N1的源端和所述第二NMOS管N2的源端均接地，所述第一NMOS管N1的栅端和所述第二NMOS管N2的漏端相连，所述第二NMOS管N2的栅端和所述第一NMOS管N1的漏端相连；
所述第一PMOS管P1的漏端、所述第一NMOS管N1的漏端以及所述LC谐振回路230的第一输出端均与第一节点A相连，所述第二PMOS管P2的漏端、所述第二NMOS管N2的漏端以及所述LC谐振回路230的第二输出端均与第二节点B相连；
其中，所述第一节点A和所述第二节点B作为所述核心电路200的两个输出端，分别输出所述LC谐振回路230产生的所述第一谐振信号Vop和所述第二谐振信号Von。
需要说明的是，与现有压控振荡器的核心电路中利用电流镜结构提供负阻以弥补LC谐振回路的功率损耗相比，本申请实施例所提供的压控振荡器，其核心电路舍弃了电流镜结构，利用并联连接的PMOS交叉耦合对和NMOS交叉耦合对来提供负阻以弥补LC谐振回路的功率损耗，所述PMOS交叉耦合对210和所述NMOS交叉耦合对220的优势是电流复用，使得在相同直流偏置下能够提供更大的负阻值，以补偿所述LC谐振回路230中电感和电容上寄生电阻造成的功率损失，即所述LC谐振回路230正阻消耗的能量，维持所述LC谐振回路振荡。
具体的，所述PMOS交叉耦合对210中第一PMOS管P1和第二PMOS管P2产生的负电导为-gmp，则所述PMOS交叉耦合对210产生的等效电阻为-2/gmp；所述NMOS交叉耦合对220中第一NMOS管N1和第二NMOS管N2产生的负电导为-gmn，则所述NMOS交叉耦合对220产生的等效负阻为-2/gmn；因此，所述PMOS交叉耦合对210和所述NMOS交叉耦合对220产生的总负阻Rn为：
Figure BDA0003524581520000121
其中，所述PMOS交叉耦合对210和所述NMOS交叉耦合对220产生的总负阻Rn用于补偿所述LC谐振回路230中电感和电容上寄生电阻造成的功率损失。
还需要说明的是，所述PMOS交叉耦合对210中第一PMOS管P1和第二PMOS管P2和所述NMOS交叉耦合对220中第一NMOS管N1和第二NMOS管N2共四个负阻管，与现有压控振荡器相比，该压控振荡器降低了其核心电路中有源器件的数量与堆叠层数，有利于压控振荡器噪声性能的优化和低压实现。
可选的，在本申请的一个实施例中，如图3所示，所述偏置电路100包括：
由第三PMOS管P3和第四PMOS管P4组成的第一电流镜结构110，其中，所述第三PMOS管P3的源端和所述第四PMOS管P4的源端均与电源电压输入端相连，输入电源电压VDD，所述第三PMOS管P3的栅端与其漏端相连，所述第四PMOS管P4的栅端与所述第三PMOS管的栅端相连；
由第五PMOS管P5和第一运算放大器PA1组成的第一反馈环路120，其中，所述第五PMOS管P5的源端与电源电压输入端相连，输入电源电压VDD，所述第五PMOS管P5的漏端与所述第一运算放大器PA1的正极输入端相连，所述第五PMOS管P5的栅端与基准电压输入端相连，输入基准电压Vref，且所述第五PMOS管P5的栅端还与所述第一运算放大器PA1的负极输入端相连，所述第五PMOS管P5的衬底端与所述第一运算放大器PA1的输出端相连；
由第三NMOS管N3和第二运算放大器PA2组成的第二反馈环路130，其中，所述第三NMOS管N3的源端接地，所述第三NMOS管N3的漏端与所述第四PMOS管P4的漏端相连，且所述第三NMOS管N3的漏端还与所述第二运算放大器PA2的正极输入端相连，所述第三NMOS管N3的栅端与基准电压输入端相连，输入基准电压Vref，且所述第三NMOS管N3的栅端还与所述第二运算放大器PA2的负极输入端相连，所述第三NMOS管N3的衬底端与所述第二运算放大器PA2的输出端相连；
由第四NMOS管N4、第五NMOS管N5和第六NMOS管N6组成的第二电流镜结构140，其中，所述第四NMOS管N4的漏端与偏置电流输入端相连，输入偏置电流I，所述第四NMOS管N4的栅端、所述第五NMOS管N5的栅端以及所述第六NMOS管N6的栅端均与所述第四NMOS管N4的漏端相连，所述第四NMOS管N4的源端、所述第五NMOS管N5的源端以及所述第六NMOS管N6的源端均接地，所述第五NMOS管N5的漏端与所述第三PMOS管P3的漏端相连，所述第六NMOS管N6的漏端与所述第五PMOS管P5的漏端相连；
其中，所述第五PMOS管P5的衬底端与所述偏置电路100的第一输出端相连，输出所述第一衬底电压Vbulkp，所述第三NMOS管N3的衬底端与所述偏置电路100的第二输出端相连，输出所述第二衬底电压Vbulkn。
需要说明的是，在所述偏置电路100中，参考图3所示，将所述第四NMOS管N4组成的支路设为第一支路，所述第一支路的电流为第一电流I1；将串联的所述第三PMOS管P3和所述第五NMOS管N5组成的支路设为第二支路，所述第二支路的电流为第二电流I2；将串联的所述第五PMOS管P5和所述第六NMOS管N6组成的支路设为第三支路，所述第三支路的电流为第三电流I3；将所述第四PMOS管P4和所述第三NMOS管N3组成的支路设为第四支路，所述第四支路的电流为第四电流I4。由于所述第三PMOS管P3和所述第四PMOS管P4组成电流镜结构，且所述第四NMOS管N4、所述第五NMOS管N5以及所述第六NMOS管N6也组成电流镜结构，因此，所述第三支路的电流I3成比例复制所述第一支路的电流I1，所述第四支路的电流I4成比例复制所述第二支路的电流I2。
还需要说明的是，所述第五PMOS管P5和所述第三NMOS管N3均为基于FDSOI工艺的四端MOS管，所述第一反馈环路120的工作过程利用了所述第五PMOS管P5作为FDSOI器件的背栅可调性能，同理，所述第二反馈环路130的工作过程利用了所述第三NMOS管N3作为FDSOI器件的背栅可调性能。
下面先对所述第一反馈环路120的具体工作过程进行说明。具体的，参考图3所示，所述第五PMOS管P5的源端输入电源电压VDD，所述第五PMOS管P5的栅端输入基准电压Vref，同时，所述第一运算放大器PA1的负极输入端也输入基准电压Vref，当所述第五PMOS管P5的漏端电压发生变化时，以所述第五PMOS管P5的漏端电压增大为例，则所述第一运算放大器PA1的正极输入端电压也增大，使得所述第一运算放大器PA1的输出端电压增大，从而使得所述第五PMOS管的衬底端电压VB增大，而所述第五PMOS管的栅端电压VS＝Vref不变，因此，所述第五PMOS管的栅端与衬底端的电压差VSB＝VS-VB减小，根据MOS管的阈值电压公式：
Figure BDA0003524581520000141
其中，VTH0是MOS管在零偏压下的阈值电压，γ是体效应系数，φF是MOS管反型层的电势，VSB是MOS管栅端和衬底端的电压差。
由公式(2)可知，当所述第五PMOS管的栅端与衬底端的电压差VSB减小时，所述第五PMOS管的阈值电压VTH减小，又由于流经所述第五PMOS管P5的电流I3成比例复制所述第一支路的电流I1，即经所述第五PMOS管P5的电流I3不变，且所述第五PMOS管P5的栅端电压(即基准电压Vref)和源端电压(即电源电压VDD)均不变，即所述第五PMOS管P5的栅端和源端的电压差VGS也不变，因此，所述第五PMOS管的漏端电压又会减小，从而使得所述第五PMOS管的漏端电压保持稳定，进而使得所述第五PMOS管的衬底端电压也保持稳定，即所述偏置电路100的第一输出端输出的第一衬底电压Vbulkp保持稳定。
由此可见，在所述第一反馈环路120中，所述第五PMOS管P5的栅端电压由所述基准电压Vref确定，也即所述第一运算放大器PA1的负极输入端电压由所述基准电压Vref确定，所述第五PMOS管P5的漏端电压被所述第一运算放大器PA1钳位，使得所述第五PMOS管P5的漏端电压近似等于所述基准电压Vref，所述第五PMOS管P5的衬底端电压由所述第一运算放大器PA1的输出端电压确定。当所述第一运算放大器PA1稳定后，所述第五PMOS管P5的衬底端电压稳定，从而使得所述偏置电路100的第一输出端输出的第一衬底电压Vbulkp稳定，输出至所述核心电路200。
同理，在所述第二反馈环路130中，所述第三NMOS管N3的栅端电压由所述基准电压Vref确定，也即所述第二运算放大器PA2的负极输入端电压由所述基准电压Vref确定，所述第三NMOS管N3的漏端电压被所述第二运算放大器PA2钳位，使得所述第三NMOS管N3的漏端电压近似等于所述基准电压Vref，所述第三NMOS管N3的衬底端电压由所述第二运算放大器PA2的输出端电压确定。当所述第二运算放大器PA2稳定后，所述第三NMOS管N3的衬底端电压稳定，从而使得所述偏置电路100的第二输出端输出的第二衬底电压Vbulkn稳定，输出至所述核心电路200。
再需要说明的是，在本实施例中，所述偏置电路100通过所述第一反馈环路120和所述第二反馈环路130向所述核心电路200输出稳定的第一衬底电压Vbulkp和第二衬底电压Vbulkn；并且，所述偏置电路100中的第五PMOS管P5与所述核心电路200中的第一PMOS管P1和第二PMOS管P2相比，它们的衬底电压均为所述第一衬底电压Vbulkp，它们的源端电压均为电源电压VDD，且它们的栅端电压均和其漏端电压相等，即所述核心电路200中的第一PMOS管P1和第二PMOS管P2的各端电压和所述偏置电路100中的第五PMOS管P5的各端电压一一匹配而得以确定。
同理，所述偏置电路100中的第三NMOS管N3与所述核心电路200中的第一NMOS管N1和第二NMOS管N2相比，它们的衬底电压均为所述第二衬底电压Vbulkn，它们的源端均接地，且它们的栅端电压和其漏端电压相等，即所述核心电路200中的第一NMOS管N1和第二NMOS管N2的各端电压和所述偏置电路100中的第三NMOS管N3的各端电压一一匹配而得以确定。
由此可见，通过所述偏置电路100中第五PMOS管P5与所述核心电路中第一PMOS管P1和第二PMOS管P2的各端电压匹配，以及所述偏置电路100中第三NMOS管N3与所述核心电路中第一NMOS管N1和第二NMOS管N2的各端电压匹配，使得所述核心电路200的各支路电流得以确定，从而降低所述核心电路200的支路电流及MOS管的跨导随温度等环境因素的变化而变化的幅度，有利于压控振荡器核心电路鲁棒性的提升。
为了滤除所述偏置电路100输出的第一衬底电压信号和第二衬底电压信号中的高频成分，在上述实施例的基础上，在本申请的一个实施例中，如图4所示，所述偏置电路100还包括：
由第一电阻R1和第一电容C1组成的第一低通滤波器150，其中，所述第一电阻R1的第一端与所述第五PMOS管P5的衬底端相连，第二端通过所述第二电容C2接地；
由第二电阻R2和第二电容C2组成的第二低通滤波器160，其中，所述第二电阻R2的第一端与所述第三NMOS管N3的衬底端相连，第二端通过所述第二电容C2接地；
其中，所述第一电阻R1的第二端为所述偏置电路100的第一输出端，所述第二电阻R2的第二端为所述偏置电路100的第二输出端。
由此可见，在本实施例中，所述偏置电路100输出的第一衬底电压Vbulkp经所述第一低通滤波器150滤除其高频成分后输出至所述核心电路200，所述偏置电路100输出的第二衬底电压Vbulkn经所述第二低通滤波器160滤除其高频成分后输出至所述核心电路200，使得输入至所述核心电路200的第一衬底电压Vbulkp和第二衬底电压Vbulkn更加稳定。
可选的，在本申请的一个实施例中，所述第一运算放大器PA1和所述第二运算放大器PA2为相同的运算放大器，如图5所示，所述运算放大器包括：
由第六PMOS管P6和第七PMOS管P7组成的第三电流镜结构170，其中，所述第六PMOS管P6的源端和所述第七PMOS管P7的源端均与电源电压输入端相连，输入电源电压VDD，所述第六PMOS管P6的漏端通过第七NMOS管N7接地，所述第六PMOS管P6的栅端与所述第七PMOS管P7的栅端相连；所述第七PMOS管P7的栅端与其漏端相连，所述第七PMOS管P7的漏端与第三节点相连；所述第七NMOS管的栅端与其漏端相连；
由第八PMOS管P8和第九PMOS管P9组成的第四电流镜结构180，其中，所述第八PMOS管P8的源端和所述第九PMOS管P9的源端均与电源电压输入端相连，输入电源电压VDD，所述第九PMOS管P9的漏端通过第八NMOS管N8接地，所述第九PMOS管P9的栅端与所述第八PMOS管P8的栅端相连；所述第八PMOS管P8的栅端与其漏端相连，所述第八PMOS管P8的漏端与第四节点D相连；所述第八NMOS管N8的栅端与所述第七NMOS管N7的栅端相连；
交叉耦合的第十PMOS管P10和第十一PMOS管P11，所述第十PMOS管P10的源端和所述第十一PMOS管P11的源端均与电源电压输入端相连，输入电源电压VDD，所述第十PMOS管P10的栅端与所述第十一PMOS管P11的漏端相连，所述第十PMOS管P10的漏端与所述第三节点C相连；所述第十一PMOS管P11的栅端与所述第十PMOS管P10的漏端相连，所述第十一PMOS管P11的漏端与所述第四节点D相连；
第九NMOS管N9，所述第九NMOS管N9的漏端与所述第三节点C相连，栅端为所述运算放大器的正极输入端，源端与第五节点E相连；
第十NMOS管N10，所述第十NMOS管N10的漏端与所述第四节点D相连，栅端为所述运算放大器的负极输入端，源端与所述第五节点E相连；
由第十一NMOS管N11和第十二NMOS管N12组成的第五电流镜结构190，其中，所述第十一NMOS管N11的源端和所述第十二NMOS管N12的源端均接地，所述第十一NMOS管N11的漏端与偏置电流输入端相连，输入偏置电流I，所述第十一NMOS管N11的栅端与其漏端相连；所述第十二NMOS管N12的栅端与所述第十一NMOS管N11的栅端相连，所述第十二NMOS管N12的漏端与所述第五节点E相连；
其中，所述第九PMOS管P9的漏端为所述运算放大器的输出端。
需要说明的是，所述运算放大器的输出端输出的电压信号Vo基于其正极输入端输入的电压V+和其负极输入端输入的电压V-的大小而定，即当所述运算放大器的正极输入端输入的电压V+大于其负极输入端输入的电压V-时，其输出端输出的电压Vo增大；当所述运算放大器的正极输入端输入的电压V+小于其负极输入端输入的电压V-时，其输出端输出的电压Vo减小。因此，在所述偏置电路100中，当所述第五PMOS管P5或所述第三NMOS管N3的漏端电压变化时，所述运算放大器的正极输入端输入的电压V+同方向变化，使得所述运算放大器的输出端输出的电压Vo(即所述第五PMOS管P5或所述第三NMOS管N3的衬底端电压VB)也同方向变化，从而使得所述第五PMOS管P5或所述第三NMOS管N3的栅端与衬底端的电压差VSB反方向变化，进而使得所述第四PMOS管P4或所述第三NMOS管N3的漏端电压反方向变化，即所述第一反馈环路120和所述第二反馈环路130均稳定，所述第五PMOS管P5或所述第三NMOS管N3的衬底端电压也均稳定，即所述偏置电路输出的第一衬底电压Vbulkp和第二衬底电压Vbulkn也均稳定。
具体的，如图5所示，在所述运算放大器电路结构中，当其正极输入端输入的电压V+大于其负极输入端输入的电压V-时，所述第九NMOS管N9的漏端电流变大，使得所述第三节点(C点)电压下降，即所述第十一PMOS管P11的栅端电压下降，从而使得所述第十一PMOS管P11的漏端电流增加，进而使得所述第八PMOS管P8的漏端电流向反方向变化。因为所述第八PMOS管P8和所述第九PMOS管P9组成第四电流镜结构180，所述第八PMOS管P8的漏端电流的下降使得流经所述第九PMOS管P9的电流下降，因此，所述第九PMOS管P9的漏端电压增加，即所述运算放大器的输出电压Vo增加。同理，当所述运算放大器的正极输入端输入的电压V+小于其负极输入端输入的电压V-时，其输出电压Vo减小。
还需要说明的是，所述运算放大器为所述偏置电路100的单级运放，如图5所示，所述第十PMOS管P10和所述第十一PMOS管P11为一组交叉耦合的负阻对管电路，从而增大了所述运算放大器的增益。同时，对于传统的单级共源放大器来说，可以看作直接从所述第四节点(D点)输出电压，此时放大器的输出电压摆幅受到所述第十NMOS管N10的漏源电压Vds、所述第十二NMOS管N12的漏源电压Vds以及输入对管所述第九NMOS管N9与所述第十NMOS管N10的栅源电压Vgs的限制，而本实施例所提供的运算放大器电路结构中，其输出摆幅下限仅受到所述第八NMOS管N8的漏源电压Vds的限制，从而可以保留单级运放结构的同时具有更大的输出摆幅。
并且，所述运算放大器为单级放大器，接入偏置电路的负反馈环路(即所述第一反馈环路120和所述第二反馈环路130)后构成两级系统，使得整个偏置电路100达到稳定状态。
由此可见，该运算放大器电路能够在满足较大输出电压范围的同时，有效保证所述第一反馈环路和所述第二反馈环路，以及整个偏置电路的稳定性。
可选的，在本申请的一个实施例中，如图6所示，所述核心电路200还包括二次谐波消除电路240，所述二次谐波消除电路240包括：
串联的第一电感L1和第三电容C3，所述第一电感L1的第一端与所述第一节点A相连，所述第一电感L1的第二端通过所述第三电容C3接地；
串联的第二电感L2和第四电容C4，所述第二电感L2的第一端与所述第二节点B相连，所述第二电感L2的第二端通过所述第四电容C4接地；
其中，串联的所述第一电感L1和所述第三电容C3的谐振频率为所述第一谐振信号的二次谐波频率，串联的所述第二电感L2和所述第四电容C4的谐振频率为所述第二谐振信号的二次谐波频率。
需要说明的是，在本实施例中，通过调整所述第一电感L1的电感值大小和/或所述第三电容C3的电容值大小，使得串联的所述第一电感L1和所述第三电容C3的谐振频率为所述第一谐振信号的二次谐波频率，从而使得串联的所述第一电感L1和所述第三电容C3，在所述第一谐振信号的二次谐波频率处构成了一个阻抗较低的回路，即相对于所述第一谐振信号的二次谐波频率为低阻抗点，将所述第一谐振信号的二次谐波频率导向地，达到消除所述第一谐振信号的二次谐波频率，进一步提升所述压控振荡器的噪声性能的目的。
同理，通过调整所述第二电感L2的电感值大小和/或所述第四电容C4的电容值大小，使得串联的所述第二电感L2和所述第四电容C4的谐振频率为所述第二谐振信号的二次谐波频率，从而使得串联的所述第二电感L2和所述第四电容C4，在所述第二谐振信号的二次谐波频率处构成了一个阻抗较低的回路，即相对于所述第二谐振信号的二次谐波频率为低阻抗点，将所述第二谐振信号的二次谐波频率导向地，达到消除所述第二谐振信号的二次谐波频率，进一步提升所述压控振荡器的噪声性能的目的。
可选的，在本申请的一个实施例中，如图7所示，所述LC谐振回路230包括并联连接的第三电感L3、开关电容阵列231和可变电容支路232；其中，
所述第三电感L3的第一端与所述第一节点A相连，第二端与所述第二节点B相连；
所述开关电容阵列231的第一端与所述第一节点A相连，第二端与所述第二节点B相连，控制端输入频带控制字SVCO，所述开关电容阵列231基于所述频带控制字SVCO提供不同大小的电容；
所述可变电容支路232的第一端与所述第一节点A相连，第二端与所述第二节点B相连，控制端输入调谐电压Vtune，所述可变电容支路232基于所述调谐电压Vtune提供不同大小的电容。
需要说明的是，在所述LC谐振回路中，所述第三电感L3的电感值固定，所述开关电容阵列231基于所述频带控制字SVCO提供不同大小的电容，且所述可变电容支路232基于所述调谐电压Vtune提供不同大小的电容，根据LC谐振回路发生谐振时产生的振荡频率f0：
Figure BDA0003524581520000201
其中，L为所述第三电感L3的电感值，C为所述开关电容阵列231和所述可变电容支路232合起来等效的电容。
由公式(3)可知，基于所述频带控制字SVCO的变化和/或所述调谐电压Vtune的变化，所述开关电容阵列231和所述可变电容支路232合起来等效的电容变化，从而可以调节所述LC谐振回路输出的谐振信号的振荡频率。
还需要说明的是，所述频带控制字SVCO为二进制代码，控制所述开关电容阵列231提供离散的电容值，从而使得所述LC谐振回路输出的谐振信号的振荡频率f0为离散的独立的频率点。而所述可变电容支路232在所述调谐电压Vtune的控制下提供连续变化的电容值，从而使得所述LC谐振回路输出的谐振信号的振荡频率f0在某个频率点的基础上连续变化。
由此可见，通过调节所述频带控制字SVCO使得所述开关电容阵列231提供离散的电容值以粗略调节所述LC谐振回路输出的谐振信号的振荡频率，并通过所述调谐电压Vtune使得所述可变电容支路232提供连续的电容值以精确调节所述LC谐振回路输出的谐振信号的振荡频率。
具体的，在本申请的一个实施例中，如图8所示，所述可变电容支路232包括：依次串联连接的第五电容C5、第一变容管Cvar1、第二变容管Cvar2和第六电容C6；
其中，所述第五电容C5背离所述第一变容管Cvar1的一端为所述可变电容支路232的第一端，与所述第一节点A相连；
所述第六电容C6背离所述第二变容管Cvar2的一端为所述可变电容支路232的第二端，与所述第二节点B相连；
所述第五电容C5和所述第一变容管Cvar1的公共端为第六节点F，所述第六节点F通过第三电阻R3与电源电压输入端相连，所述第六节点F还通过第四电阻R4接地；
所述第六电容C6和所述第二变容管Cvar2的公共端为第七节点G，所述第七节点G通过第五电阻R5与电源电压输入端相连，所述第七节点G还通过第六电阻R6接地；
所述第一变容管Cvar1和所述第二变容管Cvar2的公共端为所述可变电容支路232的控制端，输入所述调谐电压Vtune。
需要说明的是，由于MOS器件在不使绝缘层击穿的电压条件下始终是电容，电容调节可在较小控制电压的范围内实现，因此，所述第一变容管Cvar1和所述第二变容管Cvar2均可以是MOS器件。
由于MOS器件作为变容管时，MOS器件的电容随着其栅端和源端的电压差的变化而变化，通常当MOS器件的栅端和源端的电压差在-1V到1V之间的范围内进行变化时，MOS器件的电容随着其栅端和源端的电压差的变化而呈线性变化，因此，在本实施例中，通过所述第三电阻R3和所述第四电阻R4串联分压的形式确定所述第一变容管Cvar1一端的电压(即所述第六节点F的电压)，所述第一变容管Cvar1另一端的电压随着所述调谐电压Vtune的变化而变化，从而使得所述第一变容管Cvar1的电容随着所述调谐电压Vtune的变化而呈线性变化。其中，所述第三电阻R3和所述第四电阻R4串联分压的形式具体指，当所述第三电阻R3和所述第四电阻R4的电阻确定后，由于所述第三电阻R3和所述第四电阻R4组成的支路一端为电源电压VDD，另一端接地，因此，所述第三电阻R3和所述第四电阻R4上的分压就分别确定下来，那么，所述第六节点F处的电压也就确定下来，即所述第一变容管Cvar1连接所述第六节点F的一端的电压也就确定下来。
同理，通过所述第五电阻R5和所述第六电阻R6串联分压的形式确定所述第二变容管Cvar2一端的电压(即所述第七节点G的电压)，所述第二变容管Cvar2另一端的电压随着所述调谐电压Vtune的变化而变化，从而使得所述第二变容管Cvar2的电容随着所述调谐电压Vtune的变化而呈线性变化。
由此可见，通过调节所述调谐电压Vtune来线性调节所述第一变容管Cvar1和所述第二变容管Cvar2的电容，使得所述可变电容支路232的总电容也随着所述调谐电压Vtune的变化而线性变化，即通过所述调谐电压Vtune使得所述可变电容支路232提供连续的电容值，以精确调节所述LC谐振回路输出的谐振信号的振荡频率，提高所述压控振荡器的调谐曲线的线性度。
还需要说明的是，所述第三电阻R3和所述第四电阻R4的电阻值应足够大，从而与所述第五电容C5构成高通滤波器，保证信号正常通过；同理，所述第五电阻R5和所述第六电阻R6的电阻值也应足够大，从而与所述第六电容C6构成高通滤波器，保证信号正常通过。
可选的，在本申请的一个实施例中，所述开关电容阵列包括并联的N条开关电容支路，N为大于1的正整数，如图9所示，每条开关电容支路包括控制开关电路2311和权值电容；
所述开关电容阵列的控制端输入的频带控制字为N位，每一位频带控制字控制一条所述开关电容支路中控制开关电路的闭合与关断；
其中，随着所述频带控制字位数的提高，所述频带控制字对应控制的所述开关电容支路中的权值电容的电容值越大。
具体的，各条所述开关电容支路中的权值电容可以包括多个单位电容，每个单位电容可以基本相同，各条所述开关电容支路中所述权值电容包含的单位电容的数量随着控制该条开关电容支路的频带控制字的位数的提高而增加，从而使得随着所述频带控制字位数的提高，所述频带控制字对应控制的所述开关电容支路中的权值电容的电容值越大。
例如，所述频带控制字SVCO为5Bit的二进制代码，从00000到11111，每一位频带控制字控制一条所述开关电容支路中控制开关电路的闭合与关断，即所述开关电容支路为5条，那么，这5条开关电容支路可以组合出2^5种情况，即可以提供2^5种(即32种)电容值。
可选的，在本申请的一个实施例中，如图10所示，所述控制开关电路2311包括：第十三NMOS管N13、第十四NMOS管N14和第十五NMOS管N15；
其中，所述十三NMOS管N13的栅端输入一位频带控制字，第一端通过所述第十四NMOS管N14接地，第二端通过所述第十五NMOS管N15接地；
所述第十四NMOS管N14的栅端和所述第十五NMOS管N15的栅端相连，所述第十四NMOS管的栅端和所述第十五NMSO管的栅端的公共端也输入一位频带控制字，且所述第十四NMOS管的栅端和所述第十五NMSO管的栅端的公共端输入的频带控制字与所述第十三NMOS管的栅端输入的频带控制字为同一位频带控制字；
所述第十三NMOS管N13的源端和漏端分别为所述控制开关电路2311的两端。
需要说明的是，在本实施例中，当输入所述第十三NMOS管N13、所述第十四NMOS管N14和所述第十五NMOS管N15的栅端的频带控制字SW为高电平时，所述第十三NMOS管N13、所述第十四NMOS管N14和所述第十五NMOS管N15均导通，所述控制开关电路2311闭合；当输入所述第十三NMOS管N13、所述第十四NMOS管N14和所述第十五NMOS管N15的栅端的频带控制字SW为低电平时，所述第十三NMOS管N13、所述第十四NMOS管N14和所述第十五NMOS管N15均关断，所述控制开关电路2311关断。
还需要说明的是，所述控制开关电路2311运用三个NMOS管组成开关电路，以便获得更小的寄生电容，得到更高的调节精度。其中，所述第十三NMOS管N13、所述第十四NMOS管N14和所述第十五NMOS管N15均可以采用权值管设计，其宽长比可以随着其栅端输入的频带控制字位数的提高而增加。
可选的，在本申请的一个实施例中，如图11所示，所述缓冲级电路300包括：
由第十二PMOS管P12和第十三PMOS管P13组成的第六电流镜结构310，其中，所述第十二PMOS管P12的源端和所述第十三PMOS管的源端均与电源电压输入端相连，输入电源电压VDD，所述第十二PMOS管P12的栅端与其漏端相连，所述第十三PMOS管P13的栅端和所述第十二PMOS管P12的栅端相连；
第十六NMOS管N16，所述第十六NMOS管N16的漏端与所述第十二PMOS管P12的漏端相连，栅端为所述缓冲级电路300的第一输入端，输入所述第一谐振信号Vop，源端与第八节点H相连；
第十七NMOS管N17，所述第十七NMOS管N17的漏端与所述第十三PMOS管P13的漏端相连，栅端为所述缓冲级电路300的第二输入端，输入所述第二谐振信号Von，源端与所述第八节点H相连；
由第十八NMOS管N18和第十九NMOS管N19组成的第七电流镜结构320，其中，所述第十八NMOS管N18的源端和所述第十九NMOS管N19的源端均接地，所述第十八NMOS管N18的漏端与偏置电流输入端相连，输入偏置电流I，所述第十八NMOS管N18的栅端与其漏端相连；所述第十九NMOS管N19的漏端与所述第八节点H相连，所述第十九NMOS管N19的栅端与所述第十八NMOS管N18的栅端相连；
其中，所述第十三PMOS管P13的漏端为所述缓冲级电路300的输出端。
由此可见，所述缓冲级电路300采用电流镜做负载的共源放大器结构，将所述核心电路200输出的差分信号(即振幅相同、相位相反的第一谐振信号Vop和第二谐振信号Von)转化为单端输出信号Vout。
并且，所述缓冲级电路的输出阻抗比较大，具有隔离外部负载的作用，当外部负载环境发生变化时，加入此输出缓冲级电路可降低所述核心电路随外部负载环境的变化而发生变化的概率，保证所述压控振荡器输出信号Vout振荡频率的稳定。
综上，本申请实施例所提供的压控振荡器，包括：依次连接的偏置电路、核心电路和缓冲级电路，其中，核心电路包括并联连接的PMOS交叉耦合对、NMOS交叉耦合对和LC谐振回路，舍弃了现有压控振荡器核心电路中的电流镜结构，利用PMOS交叉耦合对和NMOS交叉耦合对提供负阻以弥补LC谐振回路的功率损耗，降低了压控振荡器核心电路中有源器件的数量与堆叠层数，有利于压控振荡器噪声性能的优化和低压实现。
同时，本申请实施例所提供的压控振荡器，通过偏置电路调节PMOS交叉耦合对中两个PMOS管和NMOS交叉耦合对中两个NMOS管的衬底电压，从而调节PMOS交叉耦合对中两个PMOS管和NMOS交叉耦合对中两个NMOS管的阈值电压，进而确定核心电路的电流，使得压控振荡器的核心电路可以工作在低电压低功耗下。
并且，本申请实施例所提供的压控振荡器，其核心电路中PMOS交叉耦合对的两个PMOS管的衬底电压和NMOS交叉耦合对的两个NMOS管的衬底电压可以由偏置电路确定，使得核心电路中PMOS交叉耦合对的两个PMOS管和NMOS交叉耦合对的两个NMOS管的各端电压均可以确定，从而降低核心电路的电流及MOS管的跨导随温度等环境因素的变化而变化的幅度，有利于压控振荡器核心电路鲁棒性的提升。
进一步地，偏置电路中采用第一运算放大器和PMOS管组成的第一反馈环路，以及第二运算放大器和NMOS管组成的第二反馈环路，保证核心电路中PMOS交叉耦合对的两个PMOS管和NMOS交叉耦合对的两个NMOS管的衬底电压的稳定，而且，核心电路中PMOS交叉耦合对的两个PMOS管和NMOS交叉耦合对的两个NMOS管的各端电压也通过匹配技术而确定，使得核心电路的电流也通过该匹配技术而确定，提升压控振荡器核心电路的鲁棒性。
更进一步地，核心电路中引入电感电容串联的二次谐波消除电路，对LC谐振回路产生的第一谐振信号的二次谐波以及第二谐振信号的二次谐波进行消除，进一步优化了压控振荡器的噪声性能。
最后，缓冲级电路采用电流镜做负载的共源放大器结构，将核心电路输出的差分信号转化为单端输出信号。并且，缓冲级电路还具有隔离外部负载的作用，可降低核心电路随外部负载环境的变化而发生变化的概率，保证压控振荡器输出信号振荡频率的稳定性。
具体的，以所述电源电压VDD＝0.8V，所述基准电压Vref＝0.4V，所述偏置电路I＝20μA，所述调谐电压Vtune＝0.2V-0.6V，所述频带控制字SVCO从00000-11111变化为例，得到图12所示的本申请实施例所提供的压控振荡器在各频带控制字下输出信号的振荡频率随调谐电压Vtune的变化而变化的仿真结果示意图。从图12可以看出，所述压控振荡器输出信号的频率范围在23.1GHz～25.9GHz之间，且相邻频带控制字对应频带之间所述压控振荡器的输出信号有部分频率重叠范围，说明所述调谐电压Vtune能够连续调节所述压控振荡器输出信号的频率。
表1给出了传统压控振荡器和本申请实施例所提供的压控振荡器中核心电路的电流与MOS管跨导大小随温度变化的仿真结果对比情况，该仿真的温度变化范围为0℃到90℃，从表1可以看出，通过偏置电路匹配确定PMOS交叉耦合对中两个PMOS管和NMOS交叉耦合对中两个NMOS管的衬底电压，从而确定PMOS交叉耦合对中两个PMOS管和NMOS交叉耦合对中两个NMOS管的各端电压，进而确定核心电路的电流，可以有效降低温度对核心电路的电流和MOS管跨导的影响，有利于提高核心电路的鲁棒性。
表1传统压控振荡器和本申请压控振荡器中核心电路电流与MOS管跨导大小随温度变化的仿真结果
结构分类 电流失配 电流温度系数 跨导温度系数
传统压控振荡器 10.7％ 792.3ppm/℃ 1959.1ppm/℃
本申请压控振荡器 3.4％ 551.7ppm/℃ 1388.9ppm/℃
图13和图14进一步给出了本申请实施例所提供的压控振荡器应用二次谐波消除电路前后的相位噪声的仿真结果对比示意图，对比图13和图14可以看出，在本申请压控振荡器引入二次谐波消除电路前，在5MHz频偏处的相位噪声为-88.2446dBc/Hz，在本申请压控振荡器的核心电路中引入二次谐波消除电路后，在5MHz频偏处的相位噪声为-101.985dBc/Hz，由此可见，通过在本申请压控振荡器的核心电路中引入二次谐波消除电路中，其在5MHz频偏处的相位噪声改善了13.7dBc/Hz。
本申请实施例还提供了一种电子设备，包括上述任一项实施例所提供的压控振荡器。由于所述压控振荡器已在前述各实施例中进行了详细地阐述，此处不再赘述。
本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种压控振荡器，其特征在于，包括：依次连接的偏置电路、核心电路和缓冲级电路，其中，所述核心电路包括并联连接的PMOS交叉耦合对、NMOS交叉耦合对和LC谐振回路；
所述偏置电路为所述PMOS交叉耦合对中两个PMOS管的衬底端提供第一衬底电压，并为所述NMOS交叉耦合对中两个NMOS管的衬底端提供第二衬底电压；
所述核心电路中，所述PMOS交叉耦合对和所述NMOS交叉耦合对用于提供负阻以弥补所述LC谐振回路的功率损耗，所述LC谐振回路用于产生振幅相同、相位相反的第一谐振信号和第二谐振信号输出给所述缓冲级电路；
所述缓冲级电路将所述第一谐振信号和所述第二谐振信号转换为单端信号后输出。
2.根据权利要求1所述的压控振荡器，其特征在于，所述PMOS交叉耦合对包括第一PMOS管和第二PMOS管，所述NMOS交叉耦合对包括第一NMOS管和第二NMOS管；
在所述核心电路中，所述第一PMOS管的源端和所述第二PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第一PMOS管的栅端和所述第二PMOS管的漏端相连，所述第二PMOS管的栅端和所述第一PMOS管的漏端相连；
所述第一NMOS管的源端和所述第二NMOS管的源端均接地，所述第一NMOS管的栅端和所述第二NMOS管的漏端相连，所述第二NMOS管的栅端和所述第一NMOS管的漏端相连；
所述第一PMOS管的漏端、所述第一NMOS管的漏端以及所述LC谐振回路的第一输出端均与第一节点相连，所述第二PMOS管的漏端、所述第二NMOS管的漏端以及所述LC谐振回路的第二输出端均与第二节点相连；
其中，所述第一节点和所述第二节点作为所述核心电路的两个输出端，分别输出所述LC谐振回路产生的所述第一谐振信号和所述第二谐振信号。
3.根据权利要求1所述的压控振荡器，其特征在于，所述偏置电路包括：
由第三PMOS管和第四PMOS管组成的第一电流镜结构，其中，所述第三PMOS管的源端和所述第四PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第三PMOS管的栅端与其漏端相连，所述第四PMOS管的栅端与所述第三PMOS管的栅端相连；
由第五PMOS管和第一运算放大器组成的第一反馈环路，其中，所述第五PMOS管的源端与电源电压输入端相连，输入电源电压，所述第五PMOS管的漏端与所述第一运算放大器的正极输入端相连，所述第五PMOS管的栅端与基准电压输入端相连，输入基准电压，且所述第五PMOS管的栅端还与所述第一运算放大器的负极输入端相连，所述第五PMOS管的衬底端与所述第一运算放大器的输出端相连；
由第三NMOS管和第二运算放大器组成的第二反馈环路，其中，所述第三NMOS管的源端接地，所述第三NMOS管的漏端与所述第四PMOS管的漏端相连，且所述第三NMOS管的漏端还与所述第二运算放大器的正极输入端相连，所述第三NMOS管的栅端与基准电压输入端相连，输入基准电压，且所述第三NMOS管的栅端还与所述第二运算放大器的负极输入端相连，所述第三NMOS管的衬底端与所述第二运算放大器的输出端相连；
由第四NMOS管、第五NMOS管和第六NMOS管组成的第二电流镜结构，其中，所述第四NMOS管的漏端与偏置电流输入端相连，输入偏置电流，所述第四NMOS管的栅端、所述第五NMOS管的栅端以及所述第六NMOS管的栅端均与所述第四NMOS管的漏端相连，所述第四NMOS管的源端、所述第五NMOS管的源端以及所述第六NMOS管的源端均接地，所述第五NMOS管的漏端与所述第三PMOS管的漏端相连，所述第六NMOS管的漏端与所述第五PMOS管的漏端相连；
其中，所述第五PMOS管的衬底端与所述偏置电路的第一输出端相连，输出所述第一衬底电压，所述第三NMOS管的衬底端与所述偏置电路的第二输出端相连，输出所述第二衬底电压。
4.根据权利要求3所述的压控振荡器，其特征在于，所述偏置电路还包括：
由第一电阻和第一电容组成的第一低通滤波器，其中，所述第一电阻的第一端与所述第五PMOS管的衬底端相连，第二端通过所述第二电容接地；
由第二电阻和第二电容组成的第二低通滤波器，其中，所述第二电阻的第一端与所述第三NMOS管的衬底端相连，第二端通过所述第二电容接地；
其中，所述第一电阻的第二端为所述偏置电路的第一输出端，所述第二电阻的第二端为所述偏置电路的第二输出端。
5.根据权利要求3所述的压控振荡器，其特征在于，所述第一运算放大器和所述第二运算放大器为相同的运算放大器，所述运算放大器包括：
由第六PMOS管和第七PMOS管组成的第三电流镜结构，其中，所述第六PMOS管的源端和所述第七PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第六PMOS管的漏端通过第七NMOS管接地，所述第六PMOS管的栅端与所述第七PMOS管的栅端相连；所述第七PMOS管的栅端与其漏端相连，所述第七PMOS管的漏端与第三节点相连；所述第七NMOS管N7的栅端与其漏端相连；
由第八PMOS管和第九PMOS管组成的第四电流镜结构，其中，所述第八PMOS管的源端和所述第九PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第九PMOS管的漏端通过第八NMOS管接地，所述第九PMOS管的栅端与所述第八PMOS管的栅端相连；所述第八PMOS管的栅端与其漏端相连，所述第八PMOS管的漏端与第四节点相连；所述第八NMOS管的栅端与所述第七NMOS管的栅端相连；
交叉耦合的第十PMOS管和第十一PMOS管，所述第十PMOS管的源端和所述第十一PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第十PMOS管的栅端与所述第十一PMOS管的漏端相连，所述第十PMOS管的漏端与所述第三节点相连；所述第十一PMOS管的栅端与所述第十PMOS管的漏端相连，所述第十一PMOS管的漏端与所述第四节点相连；
第九NMOS管，所述第九NMOS管的漏端与所述第三节点相连，栅端为所述运算放大器的正极输入端，源端与第五节点相连；
第十NMOS管，所述第十NMOS管的漏端与所述第四节点相连，栅端为所述运算放大器的负极输入端，源端与所述第五节点相连；
由第十一NMOS管和第十二NMOS管组成的第五电流镜结构，其中，所述第十一NMOS管的源端和所述第十二NMOS管的源端均接地，所述第十一NMOS管的漏端与偏置电流输入端相连，输入偏置电流，所述第十一NMOS管的栅端与其漏端相连；所述第十二NMOS管的栅端与所述第十一NMOS管的栅端相连，所述第十二NMOS管的漏端与所述第五节点相连；
所述第九PMOS管的漏端为所述运算放大器的输出端。
6.根据权利要求2所述的压控振荡器，其特征在于，所述核心电路还包括二次谐波消除电路，所述二次谐波消除电路包括：
串联的第一电感和第三电容，所述第一电感的第一端与所述第一节点相连，所述第一电感的第二端通过所述第三电容接地；
串联的第二电感和第四电容，所述第二电感的第一端与所述第二节点相连，所述第二电感的第二端通过所述第四电容接地；
其中，串联的所述第一电感和所述第三电容的谐振频率为所述第一谐振信号的二次谐波频率，串联的所述第二电感和所述第四电容的谐振频率为所述第二谐振信号的二次谐波频率。
7.根据权利要求2所述的压控振荡器，其特征在于，所述LC谐振回路包括并联连接的第三电感、开关电容阵列和可变电容支路；其中，
所述第三电感的第一端与所述第一节点相连，第二端与所述第二节点相连；
所述开关电容阵列的第一端与所述第一节点相连，第二端与所述第二节点相连，控制端输入频带控制字，所述开关电容阵列基于所述频带控制字提供不同大小的电容；
所述可变电容支路的第一端与所述第一节点相连，第二端与所述第二节点相连，控制端输入调谐电压，所述可变电容支路基于所述调谐电压提供不同大小的电容。
8.根据权利要求7所述的压控振荡器，其特征在于，所述可变电容支路包括：依次串联连接的第五电容、第一变容管、第二变容管和第六电容；
其中，所述第五电容背离所述第一变容管的一端为所述可变电容支路的第一端，与所述第一节点相连；
所述第六电容背离所述第二变容管的一端为所述可变电容支路的第二端，与所述第二节点相连；
所述第五电容和所述第一变容管的公共端为第六节点，所述第六节点通过第三电阻与电源电压输入端相连，所述第六节点还通过第四电阻接地；
所述第六电容和所述第二变容管的公共端为第七节点，所述第七节点通过第五电阻与电源电压输入端相连，所述第七节点还通过第六电阻接地；
所述第一变容管和所述第二变容管的公共端为所述可变电容支路的控制端，输入所述调谐电压。
9.根据权利要求7所述的压控振荡器，其特征在于，所述开关电容阵列包括并联的N条开关电容支路，N为大于1的正整数，每条开关电容支路包括控制开关电路和权值电容；
所述开关电容阵列的控制端输入的频带控制字为N位，每一位频带控制字控制一条所述开关电容支路中控制开关电路的闭合与关断；
其中，随着所述频带控制字位数的提高，所述频带控制字对应控制的所述开关电容支路中的权值电容的电容值越大。
10.根据权利要求9所述的压控振荡器，其特征在于，所述控制开关电路包括：第十三NMOS管、第十四NMOS管和第十五NMOS管；
其中，所述十三NMOS管的栅端输入一位频带控制字，第一端通过所述第十四NMOS管接地，第二端通过所述第十五NMOS管接地；
所述第十四NMOS管的栅端和所述第十五NMOS管的栅端相连，所述第十四NMOS管的栅端和所述第十五NMSO管的栅端的公共端也输入一位频带控制字，且所述第十四NMOS管的栅端和所述第十五NMSO管的栅端的公共端输入的频带控制字与所述第十三NMOS管的栅端输入的频带控制字为同一位频带控制字；
所述第十三NMOS管的源端和漏端分别为所述控制开关电路的两端。
11.根据权利要求1所述的压控振荡器，其特征在于，所述缓冲级电路包括：
由第十二PMOS管和第十三PMOS管组成的第六电流镜结构，其中，所述第十二PMOS管的源端和所述第十三PMOS管的源端均与电源电压输入端相连，输入电源电压，所述第十二PMOS管的栅端与其漏端相连，所述第十三PMOS管的栅端和所述第十二PMOS管的栅端相连；
第十六NMOS管，所述第十六NMOS管的漏端与所述第十二PMOS管的漏端相连，栅端为所述缓冲级电路的第一输入端，输入所述第一谐振信号，源端与第八节点相连；
第十七NMOS管，所述第十七NMOS管的漏端与所述第十三PMOS管的漏端相连，栅端为所述缓冲级电路的第二输入端，输入所述第二谐振信号，源端与所述第八节点相连；
由第十八NMOS管和第十九NMOS管组成的第七电流镜结构，其中，所述第十八NMOS管的源端和所述第十九NMOS管的源端均接地，所述第十八NMOS管的漏端与偏置电流输入端相连，输入偏置电流，所述第十八NMOS管的栅端与其漏端相连；所述第十九NMOS管的漏端与所述第八节点相连，所述第十九NMOS管的栅端与所述第十八NMOS管的栅端相连；
其中，所述第十三PMOS管的漏端为所述缓冲级电路的输出端。
12.一种电子设备，其特征在于，包括权利要求1-11任一项所述的压控振荡器。
CN202210191494.0A 2022-02-28 2022-02-28 一种压控振荡器及电子设备 Pending CN114567261A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210191494.0A CN114567261A (zh) 2022-02-28 2022-02-28 一种压控振荡器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210191494.0A CN114567261A (zh) 2022-02-28 2022-02-28 一种压控振荡器及电子设备

Publications (1)

Publication Number Publication Date
CN114567261A true CN114567261A (zh) 2022-05-31

Family

ID=81715769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210191494.0A Pending CN114567261A (zh) 2022-02-28 2022-02-28 一种压控振荡器及电子设备

Country Status (1)

Country Link
CN (1) CN114567261A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116111849A (zh) * 2022-10-27 2023-05-12 北京智芯半导体科技有限公司 双有源桥变换电路、电路工作方法及电子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116111849A (zh) * 2022-10-27 2023-05-12 北京智芯半导体科技有限公司 双有源桥变换电路、电路工作方法及电子装置

Similar Documents

Publication Publication Date Title
US6765448B2 (en) Self-biased VCO
US8558611B2 (en) Peaking amplifier with capacitively-coupled parallel input stages
Thanachayanont CMOS transistor-only active inductor for IF/RF applications
EP0663719B1 (en) Analog filter circuit and semiconductor integrated circuit device using the same
US7385452B2 (en) Voltage controlled oscillator using capacitive degeneration
US6870432B2 (en) Unilateral coupling for a quadrature voltage controlled oscillator
CN106603012B (zh) 宽带温度补偿压控振荡器及温度补偿方法和电压产生电路
WO2006047041A1 (en) Voltage controlled oscillator with varactor-less tuning
CN110729967A (zh) 一种具有宽调谐范围的窄带切换毫米波压控振荡器
US8098109B2 (en) Differential varactor circuit for a voltage controlled oscillator
US20030224746A1 (en) Unconditionally stable on-chip filter and applications thereof
CN114567261A (zh) 一种压控振荡器及电子设备
Ben Hammadi et al. RF and microwave reconfigurable bandpass filter design using optimized active inductor circuit
Kumar et al. A CMOS active inductor based digital and analog dual tuned voltage-controlled oscillator
Wan et al. A very low power quadrature VCO with modified current-reuse and back-gate coupling topology
Thanachayanont et al. Low voltage high Q VHF CMOS transistor-only active inductor
WO2022100755A1 (zh) 一种低温漂环形振荡器、芯片及通信终端
Hammadi et al. Design of wide-tuning high-Q differential active inductor for multistandard applications
CN110719070B (zh) 一种基于动态阈值技术的低功耗压控振荡器
US9960738B1 (en) Peaking amplifier frequency tuning
Hammadi et al. Compact tunable bandpass filter for RF and microwave applications
CN110830007A (zh) 一种低相位噪声宽带环型振荡器
Gaoding et al. Design of a CMOS 65‐nm inductor‐less VCO for ISM applications in the VHF band
US10211790B2 (en) Peaking amplifier frequency tuning
Li et al. An Analog Automatic-Amplitude Control Circuitry for Ultra-wideband LC VCO in 0.18 µm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240205

Address after: Room 415, Building A, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province, 510700

Applicant after: Zhongke Saifei (Guangzhou) Semiconductor Co.,Ltd.

Country or region after: China

Address before: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province

Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute

Country or region before: China