CN103218491A - 一种采用分析图法调整芯片间链路传输参数的方法 - Google Patents
一种采用分析图法调整芯片间链路传输参数的方法 Download PDFInfo
- Publication number
- CN103218491A CN103218491A CN2013101314054A CN201310131405A CN103218491A CN 103218491 A CN103218491 A CN 103218491A CN 2013101314054 A CN2013101314054 A CN 2013101314054A CN 201310131405 A CN201310131405 A CN 201310131405A CN 103218491 A CN103218491 A CN 103218491A
- Authority
- CN
- China
- Prior art keywords
- link
- parameter
- analysis
- link transmission
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
本发明涉及一种采用分析图法调整芯片间链路传输参数的方法,包括如下步骤:A、进行链路传输影响因素分析图分析;B、基于链路参数影响模型进行测试误码率分析;C、通过符合区间确认单个链路参数值。本发明采用分析图法调整芯片间链路传输参数的方法弥补了不满足软件仿真验证的不足,其所带来的灵活性和可实现性,更适用于复杂的采用第三方IP实现传输的芯片,因而具有很高的技术价值,一定程度上保证了项目的成本和进度要求。
Description
技术领域
本发明涉及集成电路设计技术领域,具体涉及一种采用分析图法调整芯片间链路传输参数的方法。
背景技术
随着集成电路技术的飞速发展,为了满足高性能芯片设计的需要,芯片间高速信号传输越来越成为高端服务器等设备的基本特征,特别是在采用第三方IP的设计中,链路数据参数的调整成为高速信号传输调试的重要难点之一。在没有仿真验证环境的条件下,就链路传输参数的调整而言,一方面需要手工构建链路模型用于链路分析,以便更好的寻找链路传输质量的关键影响点,其中,关键影响点往往会有一个或者多个,所以会很复杂;另一方面需要通过反复实验寻找链路传输质量曲线。因为链路参数组合情况成指数增长,遍历周期已经远远超过了项目的可承受周期,因此合理的模型构建和参数选择方法是快速找到适合具体链路的传输参数的重点,从而满足项目进度需求,减少项目成本。
因此,实有必要进行开发研究,以提供一种方案,可适用于没有仿真验证环境的条件,具有灵活性和可实现性,适于复杂的采用第三方IP实现传输的芯片。
发明内容
为解决上述问题,本发明的目的在于提供一种采用分析图法调整芯片间链路传输参数的方法,可适用于没有仿真验证环境的条件,具有灵活性和可实现性,适于复杂的采用第三方IP实现传输的芯片,以在一定程度上保证项目的成本和进度要求。
为实现上述目的,本发明的技术方案为:
一种采用分析图法调整芯片间链路传输参数的方法,包括如下步骤:
A、进行链路传输影响因素分析图分析;
B、基于链路参数影响模型进行测试误码率分析;
C、通过符合区间确认单个链路参数值。
进一步地,在步骤A中,根据集成电路设计以及高速PCB设计原理作出链路传输影响因素分析图。
进一步地,还包括如下步骤:
根据实验测试分析图,分析各个链路参数的影响能力,针对具体传输链路绘制带传输参数影响能力的链路传输模型。
进一步地,在步骤B中,针对链路参数模型将某一链路参数(TAP)通过逐渐递增或者递减的方式实现配置,通过实际数据传输的误码率记录分析,寻找最大符合区间。
本发明采用分析图法调整芯片间链路传输参数的方法弥补了不满足软件仿真验证的不足,其所带来的灵活性和可实现性,更适用于复杂的采用第三方IP实现传输的芯片,因而具有很高的技术价值,一定程度上保证了项目的成本和进度要求。
附图说明
图1为本发明的方法流程图示;
图2为本发明的链路参数影响分析图模型图示;
图3为本发明的链路参数影响模型图示;
图4为本发明的链路参数误码率测试示意图;
图5为本发明的链路参数符合区间示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明一种采用分析图法调整芯片间链路传输参数的方法,主要考虑芯片间高速信号传输导致传输链路传输质量较差甚至链路不可用的状态,在不满足仿真验证的条件下,通过分析图分析链路传输参数的影响因素,寻找一个或者多个影响链路传输质量的关键因素,针对具体的影响因素采用数据传输误码率分析,寻找符合区间满足设计要求的参数影响因素具体值。
参照图1所示,本发明采用分析图法调整芯片间链路传输参数的方法主要包括如下步骤:
进行链路传输影响因素分析图分析;
基于链路参数影响模型进行测试误码率分析;
通过符合区间确认单个链路参数值。
其中,链路传输影响因素分析图是根据集成电路设计以及高速PCB设计原理作出来的,因为芯片间高速传输IO均实现了均衡和加重电路,其目的就是在较小范围内对链路传输实现微调,从而达到满足设计要求的目的。对各个均衡或者加重参数值进行测试实验和敏感性分析,通过分析图分析其影响特性,从而实现手工绘制的链路传输分析图模型。
而链路参数符合区间是根据具体链路参数的实测特性而得到,基于敏感性极大的参数影响因素采用逐渐递增或者递减的方式寻找满足设计要求的符合区间,最大符合区间的中间值即是链路传输参数的最优值,因为它保证了链路传输的不稳定性区间。
具体地 ,影响因素分析图主要是用于芯片间高速信号传输调试过程中,在不满足仿真验证的条件下,通过实际测试和分析图分析影响链路传输质量的关键因素(一个或者多个)。链路参数影响模型主要是用于根据分析图分析结果和实际链路的特征手工绘制链路传输模型,便于链路数据传输符合区间的测试与分析。而实施误码率分析,主要是用于基于单个TAP参数,通过多阶段的实际测试,寻找最大符合区间的中间值。
本发明链路参数的调整方法所具有的上述特点,使其弥补了不满足软件仿真验证的不足,其所带来的灵活性和可实现性,更适用于复杂的采用第三方IP实现传输的芯片,因而具有很高的技术价值,一定程度上保证了项目的成本和进度要求。
请参照图2-图5所示,本发明采用分析图法调整芯片间链路传输参数的方法具体如下:
在芯片间高速链路传输测试过程中,根据不同的链路参数配置检查链路传输质量,绘制链路参数影响分析图模型。例如,固定链路传输参数TAP2、TAP3、TAP4、TAP5、TAP6、TAP7为“0”,动态调整TAP1参数值,可发现该TAP参数对于某链路传输质量的影响程度,即其影响敏感度。依次检查分析各个参数的敏感性,手工绘制某固定链路的参数影响分析图模型,用以分析和生成链路传输影响模型。
根据实验测试的结果,即分析图,分析各个链路参数的影响能力,针对具体某条传输链路绘制带传输参数影响能力的链路传输模型,主要是基于芯片间链路传输端的发送器和接收器,如图3,为了减少调试的难度,通常根据具体链路的分析采用固定一端(通常为RX)参数或者RX采用自适应参数的方式(某些第三方IP实现)。关注链路参数模型中高敏感性参数,对其进行重点分析和调试,以便进行具体参数的配置调试分析该参数的可用性,最终进行优化。
进行链路参数的误码率测试分析,是针对链路参数模型将某一TAP参数通过逐渐递增或者递减的方式实现配置,通过实际数据传输的误码率记录分析,寻找最大符合区间,因链路参数(TAP)的规律性变化,其误码率分析结果是在TAP变化范围内的一条波浪曲线(如图5),其最大符合区间的中间TAP值,即是链路最优TAP参数值。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种采用分析图法调整芯片间链路传输参数的方法,其特征在于,包括如下步骤:
A、进行链路传输影响因素分析图分析;
B、基于链路参数影响模型进行测试误码率分析;
C、通过符合区间确认单个链路参数值。
2.如权利要求1所述的采用分析图法调整芯片间链路传输参数的方法,其特征在于:在步骤A中,根据集成电路设计以及高速PCB设计原理作出链路传输影响因素分析图。
3.如权利要求2所述的采用分析图法调整芯片间链路传输参数的方法,其特征在于,还包括如下步骤:
根据实验测试分析图,分析各个链路参数的影响能力,针对具体传输链路绘制带传输参数影响能力的链路传输模型。
4.如权利要求3所述的采用分析图法调整芯片间链路传输参数的方法,其特征在于:在步骤B中,针对链路参数模型将某一链路参数(TAP)通过逐渐递增或者递减的方式实现配置,通过实际数据传输的误码率记录分析,寻找最大符合区间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101314054A CN103218491A (zh) | 2013-04-16 | 2013-04-16 | 一种采用分析图法调整芯片间链路传输参数的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101314054A CN103218491A (zh) | 2013-04-16 | 2013-04-16 | 一种采用分析图法调整芯片间链路传输参数的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103218491A true CN103218491A (zh) | 2013-07-24 |
Family
ID=48816272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013101314054A Pending CN103218491A (zh) | 2013-04-16 | 2013-04-16 | 一种采用分析图法调整芯片间链路传输参数的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103218491A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101141358A (zh) * | 2007-10-26 | 2008-03-12 | 中国电信股份有限公司 | 一种预估dsl最大建链速率的方法和系统 |
US20080155483A1 (en) * | 2006-12-22 | 2008-06-26 | Inventec Corporation | Database-aided circuit design system and method therefor |
CN101547081A (zh) * | 2008-03-28 | 2009-09-30 | 华为技术有限公司 | 一种配置互连芯片系数的方法及装置 |
CN102130729A (zh) * | 2011-03-16 | 2011-07-20 | 福建星网锐捷网络有限公司 | 眼图优化方法、装置及网络设备 |
CN102646146A (zh) * | 2012-04-24 | 2012-08-22 | 北京航空航天大学 | 一种基于田口方法的散热器优化设计方法 |
-
2013
- 2013-04-16 CN CN2013101314054A patent/CN103218491A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080155483A1 (en) * | 2006-12-22 | 2008-06-26 | Inventec Corporation | Database-aided circuit design system and method therefor |
CN101141358A (zh) * | 2007-10-26 | 2008-03-12 | 中国电信股份有限公司 | 一种预估dsl最大建链速率的方法和系统 |
CN101547081A (zh) * | 2008-03-28 | 2009-09-30 | 华为技术有限公司 | 一种配置互连芯片系数的方法及装置 |
CN102130729A (zh) * | 2011-03-16 | 2011-07-20 | 福建星网锐捷网络有限公司 | 眼图优化方法、装置及网络设备 |
CN102646146A (zh) * | 2012-04-24 | 2012-08-22 | 北京航空航天大学 | 一种基于田口方法的散热器优化设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10582021B2 (en) | Cloud assisted behavioral automated testing | |
KR102245944B1 (ko) | 데이터 패킷 신호 송수신기의 감도 검사 방법 | |
US20150067472A1 (en) | Web browser fingerprinting | |
WO2017000916A1 (zh) | 预加重参数的配置方法及装置 | |
TWI635717B (zh) | 用於在信號校準及功率穩定後測試資料封包收發器以最小化測試時間之系統及方法 | |
US20130238942A1 (en) | Port test device for motherboards | |
EP2991234A1 (en) | Method, apparatus, and system for configuring high-speed serial bus parameter | |
US20150003843A1 (en) | Open-gain trans-impedance amplifier with programmable input impedance | |
CN108733929B (zh) | 一种加密混合模型的信号完整性仿真方法 | |
CN107608836A (zh) | 一种sata链路最优值调整的测试方法 | |
CN104123253B (zh) | 一种实现待验证芯片互联的方法和装置 | |
CN105955705B (zh) | 一种可重构的多通道检测算法加速器 | |
CN103218491A (zh) | 一种采用分析图法调整芯片间链路传输参数的方法 | |
CN116760753A (zh) | 一种信号测试电路及信号测试方法、装置、介质 | |
US20140233402A1 (en) | Wireless Network Message Prioritization Technique | |
CN113688434B (zh) | 一种基于工艺偏差型tdc的硬件木马检测方法 | |
CN103984786B (zh) | 一种片上仿真系统 | |
US20150109937A1 (en) | Method of implementing packet search by double sliding windows | |
CN106375153B (zh) | 一种片上网络中实时通信的可调度性分析方法 | |
US11463094B1 (en) | Digital filter for second tap of DFE | |
US8816885B2 (en) | Data interface alignment | |
CN108267685A (zh) | 一种基于时序路径验证fpga接口时序的方法 | |
US11829276B1 (en) | System and method for monitoring compliance patterns | |
US20140092754A1 (en) | Packet tagging mechanism | |
CN115525362B (zh) | 基于操作系统内核参数调整平台的参数变更方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130724 |