CN116760753A - 一种信号测试电路及信号测试方法、装置、介质 - Google Patents
一种信号测试电路及信号测试方法、装置、介质 Download PDFInfo
- Publication number
- CN116760753A CN116760753A CN202310717872.9A CN202310717872A CN116760753A CN 116760753 A CN116760753 A CN 116760753A CN 202310717872 A CN202310717872 A CN 202310717872A CN 116760753 A CN116760753 A CN 116760753A
- Authority
- CN
- China
- Prior art keywords
- data
- circuit
- signal
- communication
- performance index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 135
- 238000004891 communication Methods 0.000 claims abstract description 188
- 238000013075 data extraction Methods 0.000 claims abstract description 79
- 238000005070 sampling Methods 0.000 claims description 36
- 238000000605 extraction Methods 0.000 claims description 18
- 238000004590 computer program Methods 0.000 claims description 10
- 238000004458 analytical method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 238000004445 quantitative analysis Methods 0.000 description 7
- 238000010998 test method Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011016 integrity testing Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Environmental & Geological Engineering (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
本发明涉及通信领域,公开了一种信号测试电路和信号测试方法、装置、介质,包括:控制器和数据提取电路;数据提取电路的第一输入端与待测通信链路连接,以获取待测通信数据,数据提取电路的第二端输入端与控制器连接,以获取控制器发送的扰动信号,并根据扰动信号和待测通信数据生成性能指标数据;控制器还与数据提取电路的输出端连接,以获取性能指标数据并进行分析,以确定能够使性能指标数据满足预设条件的最大扰动信号,从而确定待测通信链路的性能。本发明通过数据提取电路获取待测通信数据,并通过控制器对添加了扰动信号的待测通信数据进行,以判断待测通信链路的性能。无需将待测数据转换为标准码,从而提高测试结果的准确性和可靠性。
Description
技术领域
本发明涉及信号处理领域,特别是涉及一种信号测试电路及信号测试方法、装置、介质。
背景技术
随着计算机技术的发展,服务器芯片所需要处理的数据量越来越大,由于在数据处理的过程中需要多个芯片协同合作,数据需要在多个芯片间传输。因此,需要通过信号完整性测试对数据在芯片间传输时的准确性和安全性进行测试,以保证数据正常传输。
目前主要通过专用的治具和高速示波器实现数据信号的抓取和分析,以对数据信号进行完整性测试。以高速串行计算机扩展总线标准(Peripheral ComponentInterconnect express,PCIe)信号的测试过程为例,图1为一种PCIe信号测试系统,如图1所示,该测试系统包括误码仪、示波器和测试治具,由于治具中使用了多块负载板、检测板和示波器,导致引入的系统抖动过多,在精准化测试时,测试误差较大。同时,现有的检测方案中,由于不同芯片间所使用的传输协议不同,数据流的编码方式也不同。为了保证测试治具和示波器能够适用于不同的测试场景,需要将数据流转换为标准码型的数据,以便于对信号进行测试,这一方式会导致测试过程无法对串扰造成的影响进行测试,进一步降低了测试结果的准确性和可靠性。
由此可见,如何提供一种更准确可靠的信号测试电路,以更好的对传输的数据进行测试,是本领域技术人员亟需解决的问题。
发明内容
本发明的目的是提供一种信号测试电路及信号测试方法、装置、介质,以提高测试结果的准确性和可靠性。
为了解决这一技术问题,本发明提供了一种信号测试电路,包括:
控制器和数据提取电路;
所述数据提取电路的第一输入端与待测通信链路连接,以获取待测通信数据,所述数据提取电路的第二端输入端与所述控制器连接,以获取所述控制器发送的扰动信号,并根据所述扰动信号和所述待测通信数据生成性能指标数据;
所述控制器还与所述数据提取电路的输出端连接,以获取所述性能指标数据,并对所述性能指标数据进行分析,以确定能够使所述性能指标数据满足预设条件的最大扰动信号,并根据所述最大扰动信号确定所述待测通信链路的性能。
在一些实施例中,所述数据提取电路包括奇数位采样电路、偶数位采样电路、频率控制电路;
所述奇数位采样电路包括输入电路和第一加法器电路,所述第一加法器电路的第一端与所述通信链路连接,以获取待测通信数据,所述第一加法器电路的第二端与所述控制器连接,以获取与所述奇数位采样电路对应的所述扰动信号;
所述偶数位采样电路包括输入电路和第二加法器电路,所述第二加法器电路的第一端与所述通信链路连接,以获取待测通信数据,所述第二加法器电路的第二端与所述控制器连接,以获取与所述偶数位采样电路对应的所述扰动信号;
所述频率采样电路的输入端与时钟源连接,以获取采样频率信号,所述频率采样电路的输出端与所述第一加法器电路的第三输入端连接,所述频率控制电路的输出端经过取反电路后与所述第二加法器电路的第三输入端连接;
所述奇数位采样电路的输出端、所述偶数位采样电路的输出端均与所述控制器连接,以输出所述性能指标数据。
在一些实施例中,所述频率控制电路的输出频率为所述待测通信数据的频率的二分之一。
为了解决上述技术问题,本发明还提供了一种信号测试方法,应用于包括控制器和数据提取电路的信号测试电路;其中,所述数据提取电路的第一输入端与待测通信链路连接,所述数据提取电路的第二端输入端与所述控制器连接,所述控制器还与所述数据提取电路的输出端连接;所述信号测试方法包括:
获取所述信号提取电路发送的性能指标数据;其中,所述性能指标数据为根据所述信号提取电路根据待测通信数据和扰动数据生成的数据;
对所述性能指标数据进行分析,以确定能够使所述性能指标数据满足预设条件的最大扰动信号;
根据所述最大扰动信号确定所述待测通信链路的性能。
在一些实施例中,所述对所述性能指标数据进行分析包括:
获取所述性能指标数据的眼图和误码率;
根据所述眼图和所述待测通信链路的链路参数、所述误码率确定所述性能指标数据的性能值。
在一些实施例中,所述获取所述信号提取电路发送的性能指标数据的步骤前,还包括:
获取所述待测通信链路的广播报文;
解析所述广播报文,以获取令牌值;
确定与所述令牌值对应的通信管理协议;
根据所述通信管理协议与所述待测通信链路实现信号同步,并建立通信连接。
在一些实施例中,所述根据所述最大扰动信号确定所述待测通信链路的性能的步骤后,还包括:
判断所述最大扰动信号是否小于预设扰动值;
若小于所述预设扰动值,则对所述待测通信链路的发送端和接收端进行调节。
为了解决上述技术问题,本发明还提供了一种信号测试装置,应用于包括控制器和数据提取电路的信号测试电路;其中,所述数据提取电路的第一输入端与待测通信链路连接,所述数据提取电路的第二端输入端与所述控制器连接,所述控制器还与所述数据提取电路的输出端连接;所述信号测试装置包括:
获取模块,用于获取所述信号提取电路发送的性能指标数据;其中,所述性能指标数据为根据所述信号提取电路根据待测通信数据和扰动数据生成的数据;
分析模块,用于对所述性能指标数据进行分析,以确定能够使所述性能指标数据满足预设条件的最大扰动信号;
确定模块,用于根据所述最大扰动信号确定所述待测通信链路的性能。
为了解决上述技术问题,本发明还提供了一种信号测试装置,包括存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现所述的信号测试方法的步骤。
为了解决上述技术问题,本发明还提供了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现所述的信号测试方法的步骤。
本发明提供了一种信号测试电路,包括:控制器和数据提取电路;数据提取电路的第一输入端与待测通信链路连接,以获取待测通信数据,数据提取电路的第二端输入端与控制器连接,以获取控制器发送的扰动信号,并根据扰动信号和待测通信数据生成性能指标数据,在这一过程中无需使用示波器,减少了引入的系统扰动;控制器还与数据提取电路的输出端连接,以获取性能指标数据,并对性能指标数据进行分析,以确定能够使性能指标数据满足预设条件的最大扰动信号,并根据最大扰动信号确定待测通信链路的性能。由此可见,本发明所提供的信号测试电路,通过数据提取电路获取待测通信数据,并通过控制器对添加了扰动信号的待测通信数据进行,以判断待测通信链路的性能。相较于现有的测试方法,减少了引入系统的扰动。同时,由于本方案根据信号能够承受的最大扰动值判断通信链路的性能,无需对待测通信链路中的信号进行定量分析,也就无需将待测数据转换为标准码,从而提高测试结果的准确性和可靠性。
在一些实施例中,本发明所提供的信号测试方法中对性能指标数据进行分析包括:获取所述性能指标数据的眼图和误码率;根据所述眼图和所述待测通信链路的链路参数、所述误码率确定所述性能指标数据的性能值。在具体实施中,向待测通信数据中加入扰动信号后,通过眼图和通信链路确定数据的性能,从而确定待测通信链路的性能,以便于在性能较差时及时采取措施。
在一些实施例中,本发明所提供的信号测试方法中获取所述信号提取电路发送的性能指标数据的步骤前,还包括:获取所述待测通信链路的广播报文;解析所述广播报文,以获取令牌值;确定与所述令牌值对应的通信管理协议;根据所述通信管理协议与所述待测通信链路实现信号同步,并建立通信连接。在本实施例中,通过获取待测数据的令牌值,从而选择相应的通信管理协议以建立通信,提高本发明所提供的信号测试方法的应用范围。
在一些实施例中,本发明所提供的根据所述最大扰动信号确定所述待测通信链路的性能的步骤后,还包括:判断所述最大扰动信号是否小于预设扰动值;若小于所述预设扰动值,则对所述待测通信链路的发送端和接收端进行调节。若传输链路能够承受的最大扰动信号小于预设扰动值,则对待测通信链路进行调节,以对待测通信链路进行优化,从而提高链路的数据传输能力。
此外,本发明还提供了一种信号测试方法、装置、介质,应用于信号测试电路,包括:控制器和数据提取电路;数据提取电路的第一输入端与待测通信链路连接,以获取待测通信数据,数据提取电路的第二端输入端与控制器连接,以获取控制器发送的扰动信号,并根据扰动信号和待测通信数据生成性能指标数据,在这一过程中无需使用示波器,减少了引入的系统扰动;控制器还与数据提取电路的输出端连接,以获取性能指标数据,并对性能指标数据进行分析,以确定能够使性能指标数据满足预设条件的最大扰动信号,并根据最大扰动信号确定待测通信链路的性能。由此可见,本发明所提供的信号测试电路,通过数据提取电路获取待测通信数据,并通过控制器对添加了扰动信号的待测通信数据进行,以判断待测通信链路的性能。相较于现有的测试方法,减少了引入系统的扰动。同时,由于本方案根据信号能够承受的最大扰动值判断通信链路的性能,无需对待测通信链路中的信号进行定量分析,也就无需将待测数据转换为标准码,从而提高测试结果的准确性和可靠性。
附图说明
为了更清楚地说明本发明实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种PCIe信号测试系统;
图2为本发明实施例所提供的一种信号测试电路的结构图;
图3为本发明实施例所提供的一种数据提取电路的结构图
图4为本发明实施例所提供的一种信号测试方法的流程图;
图5为本发明实施例所提供的通信连接建立时序图;
图6为本发明实施例所提供的一种待测通信链路连接图;
图7为本发明实施例所提供的一种眼图示意图;
图8为一种PCIE测试数据图;
图9为本发明实施例所提供的一种信号测试装置的结构图;
图10为本发明实施例所提供的另一种信号测试装置的结构图;
附图标记如下:1为控制器,2为数据提取电路,3为奇数位采样电路,4为偶数位采样电路,5为频率控制电路。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护范围。
本发明的核心是提供一种信号测试电路及信号测试方法、装置、介质,以提高测试结果的准确性和可靠性,以便于更准确的掌握通信链路的性能。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。
由于芯片的集总性和差异性,若想实现数据的计算和调度,必须保障芯片间的数据传输的安全性和准确性。信号完整性测试在此背景下应运而生,所谓信号完整性测试,即基于信号质量的一系列度量标准,借助测量设备对信号进行多参数测量和对比。信号完整性验证考虑的问题主要有眼图,振铃(ringing)、串扰(crosstalk)、接地反弹、扭曲(skew)、信号损失和电源供应中的噪音。同时,信号在线缆和PCB的传输效率和损益比,也是服务器行业衡量物理信号传输质量的重要指标。传统的物理信号量测,尤其是高速信号如PCIe、SAS和USB等,通常需要借助协会的专用治具,并使用高速示波器来实现信号数据的抓取和分析。以PCIe BERT测试为例,测试硬件环境搭建需要用到专用治具,误码仪以及专用连接线,软件需要使用sigtest软件等。信号完整性测试环境搭建复杂,不友好。整个测试环境包含专用治具、示波器、及周边线缆等,搭建周期长,且每次环境搭建,只能测量一条Lane。以带宽为x16的PCIe SLOT为例,测试完整的一个x16 SLOT需要重复搭建环境16次,耗时耗力,且增加治具和线缆的磨损老化,需要花费较大的时间成本和设备成本。同时,在测试环境搭建的过程中,由于使用了大量的负载板,导致引入的系统抖动过多,尤其在精准化测试时,量测误差会急剧增加。虽然示波器可以通过自我校准,减少引入的系统抖动,但是会牺牲示波器内部的DSP芯片的计算性能此外整个测试过程中使用到的数据是标准码型,并非实际信号传输的数据流,对信号进行测量时,无法兼顾串扰的影响,无法保证测试结果的准确性和可靠性。为了提高信号测试过程的准确性,降低测试成本,本发明提供了一种信号测试电路,包括:控制器和数据提取电路;数据提取电路的第一输入端与待测通信链路连接,以获取待测通信数据,数据提取电路的第二端输入端与控制器连接,以获取控制器发送的扰动信号,并根据扰动信号和待测通信数据生成性能指标数据,在这一过程中无需使用示波器,减少了引入的系统扰动;控制器还与数据提取电路的输出端连接,以获取性能指标数据,并对性能指标数据进行分析,以确定能够使性能指标数据满足预设条件的最大扰动信号,并根据最大扰动信号确定待测通信链路的性能。由此可见,本发明所提供的信号测试电路,通过数据提取电路获取待测通信数据,并通过控制器对添加了扰动信号的待测通信数据进行,以判断待测通信链路的性能。相较于现有的测试方法,减少了引入系统的扰动。同时,由于本方案根据信号能够承受的最大扰动值判断通信链路的性能,无需对待测通信链路中的信号进行定量分析,也就无需将待测数据转换为标准码,从而提高测试结果的准确性和可靠性。
图2为本发明实施例所提供的一种信号测试电路的结构图,如图2所示,该电路包括:控制器和数据提取电路;数据提取电路的第一输入端与待测通信链路连接,以获取待测通信数据,数据提取电路的第二端输入端与控制器连接,以获取控制器发送的扰动信号,并根据扰动信号和待测通信数据生成性能指标数据;
控制器还与数据提取电路的输出端连接,以获取性能指标数据,并对性能指标数据进行分析,以确定能够使性能指标数据满足预设条件的最大扰动信号,并根据最大扰动信号确定待测通信链路的性能。
在具体实施中,数据提取电路的第一输入端与待测通信链路连接,以获取待测通信数据。由于不同待测通信链路所使用的通信协议不同,为了保证数据提取电路能够获得完整的通信数据,数据提取电路还需要首先获取待测通信链路所使用的通信协议,并与待测通信链路间建立通信连接。
数据提取电路通过利用看门狗定时功能或数据切片方式,抓取实时的数据码型流。将抓取的数据通过内部的AIBS均衡电路模块,实现实时眼图或误码率计算。
本实施例提供了一种信号测试电路,包括:控制器和数据提取电路;数据提取电路的第一输入端与待测通信链路连接,以获取待测通信数据,数据提取电路的第二端输入端与控制器连接,以获取控制器发送的扰动信号,并根据扰动信号和待测通信数据生成性能指标数据,在这一过程中无需使用示波器,减少了引入的系统扰动;控制器还与数据提取电路的输出端连接,以获取性能指标数据,并对性能指标数据进行分析,以确定能够使性能指标数据满足预设条件的最大扰动信号,并根据最大扰动信号确定待测通信链路的性能。由此可见,本发明所提供的信号测试电路,通过数据提取电路获取待测通信数据,并通过控制器对添加了扰动信号的待测通信数据进行,以判断待测通信链路的性能。相较于现有的测试方法,减少了引入系统的扰动。同时,由于本方案根据信号能够承受的最大扰动值判断通信链路的性能,无需对待测通信链路中的信号进行定量分析,也就无需将待测数据转换为标准码,从而提高测试结果的准确性和可靠性。
图3为本发明实施例所提供的一种数据提取电路的结构图,如图3所示,数据提取电路包括奇数位采样电路、偶数位采样电路、频率控制电路;
奇数位采样电路包括输入电路和第一加法器电路,第一加法器电路的第一端与通信链路连接,以获取待测通信数据,第一加法器电路的第二端与控制器连接,以获取与奇数位采样电路对应的扰动信号;
偶数位采样电路包括输入电路和第二加法器电路,第二加法器电路的第一端与通信链路连接,以获取待测通信数据,第二加法器电路的第二端与控制器连接,以获取与偶数位采样电路对应的扰动信号;
频率采样电路的输入端与时钟源连接,以获取采样频率信号,频率采样电路的输出端与第一加法器电路的第三输入端连接,频率控制电路的输出端经过取反电路后与第二加法器电路的第三输入端连接;
奇数位采样电路的输出端、偶数位采样电路的输出端均与控制器连接,以输出性能指标数据。其中,频率控制电路的输出频率用于调节采样频率,其频率值可以根据实际情况自行确定,在本实施例中,频率控制电路的输出频率为待测通信数据的频率的二分之一。
图4为本发明实施例所提供的一种信号测试方法的流程图,如图4所示,本发明所提供的信号测试方法,应用于包括控制器和数据提取电路的信号测试电路;其中,数据提取电路的第一输入端与待测通信链路连接,数据提取电路的第二端输入端与控制器连接,控制器还与数据提取电路的输出端连接;信号测试方法包括:
S10:获取信号提取电路发送的性能指标数据;其中,性能指标数据为根据信号提取电路根据待测通信数据和扰动数据生成的数据;
S11:对性能指标数据进行分析,以确定能够使性能指标数据满足预设条件的最大扰动信号;
S12:根据最大扰动信号确定待测通信链路的性能。
本发明所提供的信号测试方法,通过数据提取电路获取待测通信数据,并通过控制器对添加了扰动信号的待测通信数据进行,以判断待测通信链路的性能。相较于现有的测试方法,减少了引入系统的扰动。同时,由于本方案根据信号能够承受的最大扰动值判断通信链路的性能,无需对待测通信链路中的信号进行定量分析,也就无需将待测数据转换为标准码,从而提高测试结果的准确性和可靠性。
在具体实施中,对性能指标数据进行分析包括:获取性能指标数据的眼图和误码率;根据眼图和待测通信链路的链路参数、误码率确定性能指标数据的性能值。
可以理解的是,为了保证数据提取电路能够获得完整的通信数据,数据提取电路还需要首先获取待测通信链路所使用的通信协议,并与待测通信链路间建立通信连接。图5为本发明实施例所提供的通信连接建立时序图,如图5所示,作为优选的实施例,在上述实施例的获取信号提取电路发送的性能指标数据的步骤前,还包括:获取待测通信链路的广播报文;解析广播报文,以获取令牌值;确定与令牌值对应的通信管理协议;根据通信管理协议与待测通信链路实现信号同步,并建立通信连接。
在具体实施中,用于可以根据具体的使用场景定制相应的IP核,并基于IP核建立通信连接。如可以构建PCIe、SAS、SATA、USB、以太网等协议。当用户将此系统通过信号功分器与待测链路连接后,模块会自动接收链路的Broadcast广播报文,并自动解析报文类型及特征,并获取令牌。取得令牌值后,模块自动搜索ROM中匹配令牌值的管理协议,获取匹配的管理协议后,自动激活诊断程序,重新与目标信号实现信号同步,并建立链接。
图6为本发明实施例所提供的一种待测通信链路连接图,如图6所示,数据提取电路通过链路功分器与待测通信链路建立物理连接,当待测通信链路中传输的信号的速率较高时,该模块中功分器可以使用MUX Redriver原理实现信号降噪。
此外用户也可以根据上述原理,在已知目标信号的协议类型后,手动设置匹配的链路协议,进而实现信号链路的链接。
作为优选的实施例,为了提高数据传输链路的稳定性和安全性,当检测到数据传输链路不满足预设条件时,还可以根据检测结果对传输链路进行调整。在上述实施例的基础上,根据最大扰动信号确定待测通信链路的性能的步骤后,还包括:判断最大扰动信号是否小于预设扰动值;若小于预设扰动值,则对待测通信链路的发送端和接收端进行调节。
在具体实施中,考虑到对物理链路调节的操作较复杂,本发明中所提供的方案仅针对链路的发送端芯片和接收端芯片进行调节。以PCIe链路为例,在与待测通信链路建立链接后,设备可以自动切换对端芯片的信号发送参数,如TXEQ等,然后借助数据提取解析模块实现眼图或误码率的计算。遍历TXEQ后,可以得出每组TXEQ参数先眼图或误码率的大小,进而选取眼图或误码率较好的参数,并应用到实际链路中。
以PCIe链路优化为例进行说明:将信号黑盒测试系统的三向功分器接入待测链路,待待测链路和黑盒系统完成初始化,协议自协商模块自动检索链路信号的报文,并解析得到信令。当解析到PCIe协议后,模块会自动加载ROM中存取的PCIe管理协议,激活链路训练,并完成链路的训练过程,进入L0状态。自协商模块完成链路训练进入L0后,数据提取解析模块,依靠自适应内建均衡电路完成电路的offset偏转,抓取眼图的相关参数,如EW、EH,CTLE等,并存储相关链路参数。如表1所示。
表1
Lane | Preset | EW | EH | ATT | CTLE | GAIN | DFE(1) | DFE(2) |
0 | 9 | 30.1ps | 130.0mV | -10.0dB | 12.1dB | 4.6dB | 38.6mV | 2.1mV |
1 | 6 | 33.2ps | 111.7mV | -10.0dB | 11.6dB | 2.3dB | 28.4mV | 3.4mV |
2 | 9 | 27.1ps | 104.8mV | -10.0dB | 12.5dB | 3.4dB | 32.5mV | 4.8mV |
3 | 6 | 31.9ps | 97.9mV | -10.0dB | 10.8dB | 2.3dB | 28.4mV | -0.7mV |
4 | 9 | 31.1ps | 114.2mV | -10.0dB | 10.4dB | 2.3dB | 22.3mV | 4.8mV |
图7为本发明实施例所提供的一种眼图示意图,如图7所示,根据眼图的形状可以确定通信链路的性能,当待测通信链路的性能不满足预设条件时,可以采用编程语言对通信链路进行控制,以实现通信链路的调优。以PCIE通信链路为例,通过信号调优模块对TXEQ遍历,以确定最优的通信链路。图8为一种PCIE测试数据图,其纵轴为通信链路的抗干扰能力,横轴为TXEQ的组合,从图8中可以看出,抗干扰能力最强的最优TXEQ为[0,9]。
在上述实施例中,对于信号测试方法进行了详细描述,本发明还提供信号测试装置对应的实施例。需要说明的是,本发明从两个角度对装置部分的实施例进行描述,一种是基于功能模块的角度,另一种是基于硬件的角度。
图9为本发明实施例所提供的一种信号测试装置的结构图,如图9所示,应用于包括控制器和数据提取电路的信号测试电路;其中,数据提取电路的第一输入端与待测通信链路连接,数据提取电路的第二端输入端与控制器连接,控制器还与数据提取电路的输出端连接;信号测试装置包括:
获取模块10,用于获取信号提取电路发送的性能指标数据;其中,性能指标数据为根据信号提取电路根据待测通信数据和扰动数据生成的数据;
分析模块11,用于对性能指标数据进行分析,以确定能够使性能指标数据满足预设条件的最大扰动信号;
确定模块12,用于根据最大扰动信号确定待测通信链路的性能。
由于装置部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
此外,本发明所提供的技术方案中,还包括通信建立模块、待测通信链路调节模块。其中,通信建立模块用于在获取信号提取电路发送的性能指标数据的步骤前,获取待测通信链路的广播报文;解析广播报文,以获取令牌值;确定与令牌值对应的通信管理协议;根据通信管理协议与待测通信链路实现信号同步,并建立通信连接。待测通信链路调节模块用于在根据最大扰动信号确定待测通信链路的性能的步骤后,判断最大扰动信号是否小于预设扰动值;若小于预设扰动值,则对待测通信链路的发送端和接收端进行调节。
本发明提供了一种信号测试装置,通过数据提取电路获取待测通信数据,并通过控制器对添加了扰动信号的待测通信数据进行,以判断待测通信链路的性能。相较于现有的测试方法,减少了引入系统的扰动。同时,由于本方案根据信号能够承受的最大扰动值判断通信链路的性能,无需对待测通信链路中的信号进行定量分析,也就无需将待测数据转换为标准码,从而提高测试结果的准确性和可靠性。
图10为本发明另一实施例提供的信号测试装置的结构图,如图10所示,信号测试装置包括:存储器20,用于存储计算机程序;
处理器21,用于执行计算机程序时实现如上述实施例信号测试方法的步骤。
本实施例提供的信号测试装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
其中,处理器21可以包括一个或多个处理核心,比如4核心处理器、8核心处理器等。处理器21可以采用数字信号处理器(Digital Signal Processor,DSP)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)、可编程逻辑阵列(Programmable LogicArray,PLA)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器,主处理器是用于对在唤醒状态下的数据进行处理的处理器,也称中央处理器(CentralProcessing Unit,CPU);协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中,处理器21可以集成有图像处理器(Graphics Processing Unit,GPU),GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中,处理器21还可以包括人工智能(Artificial Intelligence,AI)处理器,该AI处理器用于处理有关机器学习的计算操作。
存储器20可以包括一个或多个计算机可读存储介质,该计算机可读存储介质可以是非暂态的。存储器20还可包括高速随机存取存储器,以及非易失性存储器,比如一个或多个磁盘存储设备、闪存存储设备。本实施例中,存储器20至少用于存储以下计算机程序201,其中,该计算机程序被处理器21加载并执行之后,能够实现前述任一实施例公开的信号测试方法的相关步骤。另外,存储器20所存储的资源还可以包括操作系统202和数据203等,存储方式可以是短暂存储或者永久存储。其中,操作系统202可以包括Windows、Unix、Linux等。数据203可以包括但不限于待测通信数据、扰动信号等。
在一些实施例中,信号测试装置还可包括有显示屏22、输入输出接口23、通信接口24、电源25以及通信总线26。
本领域技术人员可以理解,图10中示出的结构并不构成对信号测试装置的限定,可以包括比图示更多或更少的组件。
本发明实施例提供的信号测试装置,包括存储器和处理器,处理器在执行存储器存储的程序时,能够实现如下方法:
获取信号提取电路发送的性能指标数据;其中,性能指标数据为根据信号提取电路根据待测通信数据和扰动数据生成的数据;
对性能指标数据进行分析,以确定能够使性能指标数据满足预设条件的最大扰动信号;
根据最大扰动信号确定待测通信链路的性能。
本发明提供了一种信号测试装置,通过数据提取电路获取待测通信数据,并通过控制器对添加了扰动信号的待测通信数据进行,以判断待测通信链路的性能。相较于现有的测试方法,减少了引入系统的扰动。同时,由于本方案根据信号能够承受的最大扰动值判断通信链路的性能,无需对待测通信链路中的信号进行定量分析,也就无需将待测数据转换为标准码,从而提高测试结果的准确性和可靠性。
最后,本发明还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是,如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上对本发明所提供的信号测试电路和信号测试方法、装置、介质进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种信号测试电路,其特征在于,包括:
控制器和数据提取电路;
所述数据提取电路的第一输入端与待测通信链路连接,以获取待测通信数据,所述数据提取电路的第二端输入端与所述控制器连接,以获取所述控制器发送的扰动信号,并根据所述扰动信号和所述待测通信数据生成性能指标数据;
所述控制器还与所述数据提取电路的输出端连接,以获取所述性能指标数据,并对所述性能指标数据进行分析,以确定能够使所述性能指标数据满足预设条件的最大扰动信号,并根据所述最大扰动信号确定所述待测通信链路的性能。
2.根据权利要求1所述的信号测试电路,其特征在于,所述数据提取电路包括奇数位采样电路、偶数位采样电路、频率控制电路;
所述奇数位采样电路包括输入电路和第一加法器电路,所述第一加法器电路的第一端与所述通信链路连接,以获取待测通信数据,所述第一加法器电路的第二端与所述控制器连接,以获取与所述奇数位采样电路对应的所述扰动信号;
所述偶数位采样电路包括输入电路和第二加法器电路,所述第二加法器电路的第一端与所述通信链路连接,以获取待测通信数据,所述第二加法器电路的第二端与所述控制器连接,以获取与所述偶数位采样电路对应的所述扰动信号;
所述频率采样电路的输入端与时钟源连接,以获取采样频率信号,所述频率采样电路的输出端与所述第一加法器电路的第三输入端连接,所述频率控制电路的输出端经过取反电路后与所述第二加法器电路的第三输入端连接;
所述奇数位采样电路的输出端、所述偶数位采样电路的输出端均与所述控制器连接,以输出所述性能指标数据。
3.根据权利要求2所述的信号测试电路,其特征在于,所述频率控制电路的输出频率为所述待测通信数据的频率的二分之一。
4.一种信号测试方法,其特征在于,应用于包括控制器和数据提取电路的信号测试电路;其中,所述数据提取电路的第一输入端与待测通信链路连接,所述数据提取电路的第二端输入端与所述控制器连接,所述控制器还与所述数据提取电路的输出端连接;所述信号测试方法包括:
获取所述信号提取电路发送的性能指标数据;其中,所述性能指标数据为根据所述信号提取电路根据待测通信数据和扰动数据生成的数据;
对所述性能指标数据进行分析,以确定能够使所述性能指标数据满足预设条件的最大扰动信号;
根据所述最大扰动信号确定所述待测通信链路的性能。
5.根据权利要求4所述的信号测试方法,其特征在于,所述对所述性能指标数据进行分析包括:
获取所述性能指标数据的眼图和误码率;
根据所述眼图和所述待测通信链路的链路参数、所述误码率确定所述性能指标数据的性能值。
6.根据权利要求4所述的信号测试方法,其特征在于,所述获取所述信号提取电路发送的性能指标数据的步骤前,还包括:
获取所述待测通信链路的广播报文;
解析所述广播报文,以获取令牌值;
确定与所述令牌值对应的通信管理协议;
根据所述通信管理协议与所述待测通信链路实现信号同步,并建立通信连接。
7.根据权利要求5所述的信号测试方法,其特征在于,所述根据所述最大扰动信号确定所述待测通信链路的性能的步骤后,还包括:
判断所述最大扰动信号是否小于预设扰动值;
若小于所述预设扰动值,则对所述待测通信链路的发送端和接收端进行调节。
8.一种信号测试装置,其特征在于,应用于包括控制器和数据提取电路的信号测试电路;其中,所述数据提取电路的第一输入端与待测通信链路连接,所述数据提取电路的第二端输入端与所述控制器连接,所述控制器还与所述数据提取电路的输出端连接;所述信号测试装置包括:
获取模块,用于获取所述信号提取电路发送的性能指标数据;其中,所述性能指标数据为根据所述信号提取电路根据待测通信数据和扰动数据生成的数据;
分析模块,用于对所述性能指标数据进行分析,以确定能够使所述性能指标数据满足预设条件的最大扰动信号;
确定模块,用于根据所述最大扰动信号确定所述待测通信链路的性能。
9.一种信号测试装置,其特征在于,包括存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求4至7任一项所述的信号测试方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求4至7任一项所述的信号测试方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310717872.9A CN116760753A (zh) | 2023-06-16 | 2023-06-16 | 一种信号测试电路及信号测试方法、装置、介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310717872.9A CN116760753A (zh) | 2023-06-16 | 2023-06-16 | 一种信号测试电路及信号测试方法、装置、介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116760753A true CN116760753A (zh) | 2023-09-15 |
Family
ID=87952766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310717872.9A Pending CN116760753A (zh) | 2023-06-16 | 2023-06-16 | 一种信号测试电路及信号测试方法、装置、介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116760753A (zh) |
-
2023
- 2023-06-16 CN CN202310717872.9A patent/CN116760753A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114325534A (zh) | 信号测试方法、装置、设备及可读存储介质 | |
US20140149629A1 (en) | Systems and methods for signal detection | |
US11929902B2 (en) | PCIe signal bandwidth determining method, apparatus and device | |
US20240219454A1 (en) | Detection method and apparatus for link, electronic device and computer-readable medium | |
US20240069094A1 (en) | Test and measurement instrument accessory with reconfigurable processing component | |
CN1757193B (zh) | 高速串行接收器的自动眼形图老化测试技术 | |
CN106209492B (zh) | 一种背板的误码测试方法及系统 | |
US20210226714A1 (en) | Real-time detection of interfering device | |
CN116760753A (zh) | 一种信号测试电路及信号测试方法、装置、介质 | |
US10352999B2 (en) | Logic analyzer for evaluating an electronic product, method of retrieving data of the same, and method of performance testing | |
CN110365406B (zh) | Ip网络光端口性能评价方法及设备 | |
US11074384B1 (en) | Method for simulating signal integrity of hybrid model | |
CN116319475A (zh) | 一种信号分析方法、装置、设备及存储介质 | |
CN115967658A (zh) | 一种ccix信号测试方法、装置及其介质 | |
CN114222234A (zh) | 麦克风阵列一致性的检测方法、电子设备和存储介质 | |
US6605966B1 (en) | Apparatus and method for testing crossover voltage of differential signals | |
CN110674000B (zh) | 信号测试方法与装置 | |
WO2016127758A1 (zh) | 确定设备端口与用户线对应关系的方法及装置 | |
CN112217529B (zh) | 降低无线传输数字信号干扰的方法和装置 | |
CN113923108B (zh) | 一种自动配置时延参数的方法、系统、设备及存储介质 | |
CN113204511B (zh) | 一种基于端口处补偿的校正usb的方法、系统、设备及介质 | |
US20230318886A1 (en) | Link training scheme for high-speed serializer/deserializer | |
CN116775390B (zh) | 接口协议转换验证系统及方法、电子设备及存储介质 | |
WO2023035850A1 (zh) | 一种高速串行链路测试方法及装置 | |
CN116319320A (zh) | 一种网络性能优化方法、系统、电子设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |