CN103197978B - 控制器、多重冗余控制系统及其同步控制方法 - Google Patents

Abstract

本申请公开了一种控制器、多重冗余控制系统及其同步控制方法，其中，所述系统至少包括通过固定数据传输通道连接的第一控制器和第二控制器，在第一控制器接收到同步信息后，记录自身时钟的第一时钟时刻信息，并解析所述同步信息后获得第二控制器的第二时钟时刻信息，这样，由第一时钟时刻信息、第二时钟时刻信息和固定数据传输通道的传输时间，即可计算得到第一控制器与第二控制器的时钟偏差，然后，依据向时钟时刻最慢的控制器调整的策略，调整控制器的时钟，以使多重冗余控制系统中的控制器的时钟都与时钟时刻最慢的控制器的时钟保持一致，且同步控制方法在不改变原系统硬件电路的基础上，实现各个控制器的时钟统一，结构简单，可靠性高。

Description

控制器、多重冗余控制系统及其同步控制方法

技术领域

本申请涉及多重冗余控制技术领域，特别是涉及多重冗余系统及其控制方法。

背景技术

多重冗余控制系统属于工业过程控制安全领域，工业过程控制安全领域对多重冗余控制系统的可靠性、安全性要求很高。比如，三重冗余控制系统，是通过三取二的方式表决，在单个控制器出现故障的情况下，仍能输出正确的结果，保证系统在故障状态下的准确性与安全性。

其中，多重冗余控制系统中的同步技术作为核心部分，其可靠性、安全性是非常重要的，用来消除系统中多个控制器之间因时钟、输入延迟等因素造成的异步，使得系统中的多个控制器在程序执行状态、周期定时及系统时间上达到相对一致的状态，这样，系统中多个控制器才能几乎同时输出表决，几乎同时进行输入采集，准确、稳定的完成多重冗余过程。

目前，现有技术中提高多重冗余控制提供的同步度的方法主要包括两类，其一，硬件同步方法，通过硬件表决电路统一多个控制器的周期时钟，达到多个控制器同步的目的，此种方式需要用硬件电路完成周期时钟的统一，增加硬件的故障失效模型复杂度，而且，用于表决的周期时钟需要中断产生，产生的频率对系统的CPU的频率要求较高，增加了电路的复杂度。其二，通过数据通信的方式进行多个控制器之间的同步，具体为，新上电控制器初始化后首先判断出当前在线的控制器，然后，选择设备地址较小者与之交互同步信息，此种方式同时需要新上电控制器发送请求帧时间、在线控制器接收时间、在线控制器回复时间、新上电控制器接收回复信息的时间，并对这四个时间进行计算，才能完成多个控制器之间的偏差调整，只对新上电的控制器进行同步设计，而且，系统的参照点设计存在缺陷，当参考控制器被更换时，整个冗余控制系统中的所有控制器的时钟可能会跳变，进而导致系统中的控制器的时间可能存在不一致。

发明内容

为解决上述技术问题，本申请实施例提供一种多重冗余控制系统及同步控制方法，以实现提高多重冗余控制系统的可靠性、同步精度，且无需增加硬件电路，结构简单，成本低，技术方案如下：

本申请提供一种多重冗余控制系统同步控制方法，应用于请求端的第一控制器，所述多重冗余控制系统至少包括第一控制器和第二控制器，其中，所述第一控制器用于请求同步信息，且所述第一控制器和所述第二控制器之间通过固定数据通信通道互相通信，所述固定数据通信通道传输数据帧大小固定的数据所需的传输时间固定不变，所述方法包括：

发送周期同步信息请求，以便获得所述第二控制器的同步信息；

接收并解析所述第二控制器针对所述周期同步信息请求回复的同步信息，获得所述同步信息所包含的所述第二控制器在接收所述周期同步信息请求时的第二时钟时刻信息，并记录此时所述第一控制器的第一时钟时刻信息；

依据所述第一时钟时刻信息、所述第二时钟时刻信息和所述固定数据通信通道的传输时间，计算得到所述第一控制器与所述第二控制器的时钟偏差；

依据所述第一控制器与所述多重冗余控制系统中的其他控制器之间的所有时钟偏差，确定出时钟时刻最慢的控制器；

当所述第一控制器的时钟时刻比时钟时刻最慢的控制器的时钟时刻快时，调整所述第一控制器的时钟时刻与所述时钟时刻最慢的控制器的时钟时刻一致。

优选的，上述方法还包括：在所述第一控制器发送周期同步请求之前，还包括：所述第一控制器确定所述多重冗余控制系统内存在的其他控制器的个数。

优选的，在所述第一控制器发送周期同步请求之后，还包括：在预设时间段内未接收到指定数量的同步信息，其中，所述指定数量为所述第一控制器确定出的所述多重冗余控制系统内存在其他控制器的个数，返回执行所述第一控制器发送周期同步信息请求，以便获得所述第二控制器的同步周期信息。

优选的，所述第一控制器发送周期同步信息请求具体为：

所述第一控制器通过广播方式发送周期同步信息请求。

本申请还提供一种多重冗余控制系统同步控制方法，应用于被请求端的第二控制器，所述第二控制器用于接收周期同步信息请求，且所述第一控制器和所述第二控制器之间通过固定数据通信通道进行互相通信，所述固定数据通信通道传输数据帧大小固定的数据所需的时间固定，所述方法包括：

接收所述第一控制器发送的周期同步信息请求；

进行时钟诊断，并记录此时所述第二控制器的第二时钟时刻信息以及诊断结果；

当所述诊断结果表明所述第二时钟时刻信息准确时，依据所述第二时钟时刻信息得到同步信息，并发送给所述第一控制器。

本申请还提供一种多重冗余控制系统的同步控制方法，应用于多重冗余控制系统，所述多重冗余控制系统包括第一控制器和第二控制器，所述第一控制器和所述第二控制器之间通过固定数据通信通道互相通信，所述固定数据通信通道传输数据帧大小固定的数据所需的传输的时间固定不变；所述方法包括：

所述第一控制器发送周期同步信息请求，以便获得所述第二控制器的同步信息；

所述第二控制器接收所述周期同步信息请求，进行时钟诊断，并将所述第二控制器的第二时钟时刻信息写入同步信息，回复给所述第一控制器；

所述第一控制器接收到所述同步信息后，解析所述同步信息，获得第二时钟时刻信息，同时，记录所述第一控制器的第一时钟时刻信息；

所述第一控制器依据所述第一时钟时刻信息、所述第二时钟时刻信息和所述同步信息的传输时间，计算得到所述第一控制器和所述第二控制器的时钟偏差，依据所述时钟偏差确定出时钟时刻最慢的控制器；

当所述第一控制器判断出自身的时钟时刻比所述时钟时刻最慢的控制器的时钟时刻快时，调整所述第一控制器的时钟时刻与时钟时刻最慢的控制器的时钟时刻一致。

本申请还提供一种控制器，应用于多重冗余控制系统，包括：一个发送通道、至少一个接收通道，以及微处理器，其中，所述发送通道和所述接收通道传输数据帧大小固定的数据时，所需的传输时间固定不变：

所述微处理器通过所述发送通道发送周期同步信息请求，并通过所述接收通道接收所述多重冗余控制系统中的其他控制器针对所述周期同步信息请求回复的同步信息；

所述微处理器用于，在接收到所述同步信息后，解析所述同步信息，获得所述同步信息中所包含的第二时钟时刻信息，并记录此时该控制器的第一时钟时刻信息；依据所述第一时钟时刻信息、第二时钟时刻信息及传输时间，计算得到所述控制器与所述多重冗余控制系统中的其他控制器之间的时钟偏差，并依据所述时钟偏差确定出时钟时刻最慢的控制器；当所述微处理器判断出该控制器的时钟时刻比时钟时刻最慢的控制器的时钟时刻快时，调整该控制器的时钟时刻与所述时钟时刻最慢的控制器的时钟时刻一致；

所述微处理器还用于在接收到所述多重冗余控制系统中的其他控制器发送的周期同步信息请求后，进行时钟诊断，并记录此时控制器的时钟时刻信息，并当诊断结果表明所述控制器的时钟时刻信息准确时，依据所述时刻信息得到相应的同步信息。

本申请还提供一种多重冗余控制系统，至少包括第一控制器和第二控制器，所述第一控制器和所述第二控制器均包括一个发送通道和至少一个接收通道，且所述发送通道和所述接收通道为固定数据通信通道互相通信，所述固定数据通信通道传输数据帧大小固定的数据所需的传输的时间固定不变；

所述第一控制器通过所述发送通道向所述第二控制器发送周期同步信息请求；

所述第二控制器通过所述接收通道接收所述周期同步信息请求，进行时钟诊断，并记录所述第二控制器的第二时钟时刻信息及诊断结果；并当所述诊断结果表明所述第二控制器的时钟准确时，将所述第二时钟时刻信息写入同步信息，回复给所述第一控制器；

所述第一控制器接收到所述同步信息后，解析所述同步信息，获得第二时钟时刻信息，同时，记录所述第一控制器的第一时钟时刻信息；依据所述第一时钟时刻信息、所述第二时钟时刻信息和所述传输时间，计算得到所述第一控制器和所述第二控制器的时钟偏差，依据所述时钟偏差确定出时钟时刻最慢的控制器；

当所述第一控制器判断出自身的时钟时刻比所述时钟时刻最慢的控制器的时钟时刻快时，调整所述第一控制器的时钟时刻与时钟时刻最慢的控制器的时钟时刻一致。

优选的，所述第一控制器通过广播方式发送所述周期同步信息请求。

由以上本申请实施例提供的技术方案可见，所述多重冗余控制系统至少包括第一控制器和第二控制器，所述第一控制器和所述第二控制器通过固定数据传输通道连接，所述固定数据传输通道传输数据帧大小固定的数据时所需的传输时间固定不变，因此，在第一控制器接收到同步信息后，记录自身时钟的第一时钟时刻信息，并解析所述同步信息后获得第二控制器的第二时钟时刻信息，这样，由第一时钟时刻信息、第二时钟时刻信息和固定数据传输通道的传输时间，即可计算得到第一控制器与第二控制器的时钟偏差，然后，依据向时钟时刻最慢的控制器调整的策略，调整控制器的时钟，以使多重冗余控制系统中的控制器的时钟都与时钟时刻最慢的控制器的时钟保持一致。本申请实施例提供的同步控制方法在不改变原系统硬件电路的基础上，实现各个控制器的时钟统一，结构简单，可靠性高；而且，同步控制方法所基于的时钟调整策略不随控制器的更换而改变，始终以系统中时钟时刻最慢的控制器作为调整基准，从而不影响各个控制器的周期任务内部程序有效运行。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例的一种多重冗余控制系统的同步控制方法流程示意图；

图2为本申请实施例的另一种多重冗余控制系统的同步控制方法流程示意图；

图3为本申请实施例的又一种多重冗余控制系统的同步控制方法的流程示意图；

图4为本申请实施例的一种三重冗余控制系统的结构示意图；

图5为本申请实施例的一种三重冗余控制系统的同步控制方法流程示意图；

图6为本申请实施例的一种控制器的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

本申请实施例提供一种多重冗余控制系统的同步控制方法，应用于请求端控制器，所述多重冗余控制系统至少包括第一控制器和第二控制器，所述第一控制器用于请求同步信息，且所述第一控制器和所述第二控制器之间通过固定数据传输通道进行通信，利用所述固定数据传输通道传输数据帧大小固定的数据所需的传输时间固定不变。

如图1所示，应用于请求端控制器的同步控制方法包括以下步骤：

101，发送周期同步信息请求。

具体实施时，第一控制器发送周期同步信息请求，以获知多重冗余控制系统中其他的控制器的周期任务的时间。

102，接收并解析所述第二控制器针对所述周期同步信息请求回复的同步信息，获得所述同步信息所包含的所述第二控制器的第二时钟时刻信息，并记录此时所述第一控制器的第一时钟时刻信息。

具体实施时，当多重冗余控制系统中的其他控制器（本实施例中为第二控制器）接收到所述周期同步信息请求后，向所述第一控制器回复同步信息，所述同步信息包含所述第二控制器在接收到所述周期同步信息请求时的时钟时刻信息，记为第二时钟时刻信息。

当第一控制器接收到来自所述第二控制器的同步信息后，解析所述同步信息，获得第二控制器的第二时钟时刻信息，以及第二控制器的同步信息数据，该同步信息数据至少包括第二控制器的周期任务内的时钟计数器的数值，与此同时，记录自身时钟的时刻信息，记为第一时钟时刻信息。

103，依据所述第一时钟时刻信息、所述第二时钟时刻信息和所述固定数据通信通道的传输时间，计算得到所述第一控制器与所述第二控制器的时钟偏差。

具体实施时，需要使同步信息的数据帧的大小固定，此时，再利用所述固定数据通信通道传输同步信息时，需要的传输时间也固定不变，记为λ。

第一控制器的第一时钟时刻记为T1、第二控制器的第二时钟时刻记为T2，此时，两个控制器的时钟偏差为T1-λ-T2。

当所述多重冗余控制系统中包含两个以上的控制器时，重复执行步骤102和103，直到确定出第一控制器与所述多重冗余控制系统中的其他控制器之间的时钟偏差。

104，依据所述第一控制器与多重冗余控制器中其他控制器之间的时钟偏差，确定出时钟时刻最慢的控制器。

若根据步骤103所述的时钟偏差公式计算得到的差值大于0，则表明第二控制器的时钟比第一控制器的时钟慢；若得到的差值小于0，则表明第一控制器的时钟比第二控制器的时钟慢。

105，当所述第一控制器的时钟时刻比时钟时刻最慢的控制器的时钟时刻快时，调整所述第一控制器的时钟时刻与所述时钟时刻最慢的控制器的时钟时刻一致。

具体实施时，若依据所述时钟偏差判断出第二控制器的时钟时刻最慢，则需要将第一控制器的时钟调整至于第二控制器的时钟一致，具体是调节第一控制器的时钟计数器的初值，使其与时钟时刻最慢的控制器内的时钟计数器的计数值一致，该时钟计数器用于产生控制器的时间及周期任务内的计数器值。

本实施例提供的多重冗余控制系统的同步控制方法，其中所述多重冗余控制系统中的第一控制器和第二控制器之间传输同步信息所需的传输时间固定不变，因此，依据请求端的控制器在接收到同步信息时的第一时钟时刻信息、被请求端的控制器在接收到周期同步信息时的第二时钟时刻信息和固定数据传输通道的传输时间，即可计算得到第一控制器与第二控制器的时钟偏差，然后，依据向时钟时刻最慢的控制器调整的策略，调整控制器的时钟，以使多重冗余控制系统中的控制器的时钟都与时钟时刻最慢的控制器的时钟保持一致，综上可知，此种同步控制方法在不改变原系统硬件电路的基础上，实现各个控制器的时钟统一，结构简单，可靠性高；而且，同步控制方法所基于的时钟调整策略不随控制器的更换而改变，始终以系统中时钟时刻最慢的控制器作为调整基准，从而不影响各个控制器的周期任务内部程序有效运行。

本申请实施例还提供另一种多重冗余控制系统的同步控制方法，应用于被请求端的控制器，所述多重冗余控制系统至少包括第一控制器和第二控制器，其中，所述第二控制器为被请求端控制器，所述第一控制器为请求端控制器，且第一控制器和第二控制器之间通过固定数据传输通道进行通信，利用所述固定数据传输通道传输数据帧大小固定的数据时所需的传输时间固定不变。

如图2所示，示出了本申请实施例另一种多重冗余控制系统的同步控制方法，与图1所示的实施例不同的是，增加超时重发机制。

所述方法应用于请求端控制器，多重冗余控制系统至少包括第一控制器和第二控制器，所述第一控制器用于请求同步信息，且所述第一控制器和所述第二控制器之间通过固定数据传输通道进行通信，利用所述固定数据传输通道传输数据帧大小固定的数据所需的传输时间固定不变。

所述方法包括以下步骤：

201，第一控制器确定所述多重冗余控制系统中存在的其他控制器的个数。

具体实施时，新上电的第一控制器通过问答方式确定多重冗余控制系统中其他控制器的存在个数。

202，发送周期同步信息请求。

203，判断预设时间段内是否接收到指定数量的同步信息，若是，则执行步骤204；否则，返回执行步骤202。所述指定数量为所述第一控制器确定出的所述多重冗余控制系统中存在的其他控制器的个数。

当第一控制器在预设时间段内未接收到来自第二控制器的同步信息，则重新发送周期同步信息请求，此种重发机制只执行一次。

204，解析所述第二控制器针对所述周期同步信息请求回复的同步信息，获得第二时钟时刻信息，并记录此时所述第一控制器的第一时钟时刻信息。

所述第二时钟时刻信息是第二控制器发送的同步信息内所包含的时钟时刻信息。

205，依据所述第一时钟时刻信息、所述第二时钟时刻信息和所述固定数据通信通道的传输时间，计算得到所述第一控制器与所述第二控制器的时钟偏差。

206，依据所述第一控制器与多重冗余控制系统中其他控制器之间的时钟偏差，确定出时钟时刻最慢的控制器。

207，当判断出所述第一控制器的时钟时刻比时钟时刻最慢的控制器的时钟时刻快时，调整所述第一控制器的时钟时刻与所述时钟时刻最慢的控制器的时钟时刻一致。

本实施例提供的多重冗余控制系统的同步控制方法，在预设时间段内未收到同步信息时，重新发送周期同步信息请求，从而提高了同步信息的可靠性，最终保证多重冗余系统中所有控制器同步的稳定性。

本申请实施例还提供了另一种多重冗余控制系统同步控制方法，所述方法应用于被请求端控制器，所述多重冗余控制系统至少包括第一控制器和第二控制器，所述第一控制器用于请求同步信息，且所述第一控制器和所述第二控制器之间通过固定数据传输通道进行通信，利用所述固定数据传输通道传输数据帧大小固定的数据所需的传输时间固定不变。

具体如图3所示，应用于被请求端的控制器，即第二控制器的同步控制方法包括以下步骤：

301，接收所述第一控制器发送的周期同步信息请求。

302，诊断自身时钟，并记录此时控制器的第二时钟时刻信息及诊断结果。

当所述第二控制器接收到来自第一控制器的周期同步信息请求时，诊断自身时钟，并记录此时第二控制器的时钟时刻信息，记为第二时钟时刻信息。

具体的，诊断自身时钟过程是通过控制器内部的微处理器自带的时钟诊断模块进行时钟诊断，得到相应的诊断结果。

303，当所述诊断结果表明所述第二控制器的时钟准确时，依据所述第二时钟时刻信息得到同步信息，并发送给所述第一控制器。

当诊断结果表明第二控制器的时钟准确时，将所述第二时钟时刻写入同步信息，所述同步信息还包括第二控制器的同步信息数据，该同步信息数据至少包括第二控制器的周期任务内的时钟计数器的数值，发送给所述第一控制器。

当所述诊断结果表明所述第二控制器的时钟不准确时，将不会产生同步信息。

本实施例提供的多重冗余控制系统的同步控制方法，在第二控制器接收到周期同步信息时，首先诊断自身时钟，以保证时钟的准确性，从而保证同步信息的正确性，避免发生时钟错误的控制器影响其他控制器的时钟，进一步保证多重冗余控制系统稳定可靠。

下面结合图4和图5以三重冗余控制系统为例对同步控制方法进行说明，请参见图4，示出了本申请实施例一种三重冗余控制系统的结构示意图；图5示出了本申请实施例一种三重冗余控制系统的同步控制方法流程示意图。

如图4所示，所述三重冗余控制系统包括控制器A、控制器B和控制器C，其中，每个控制器均设置有一个发送通道和两个接收通道。而且，所述发送通道和所述接收通道均为固定数据传输通道，即利用所述通道传输数据帧大小固定的数据时，所需的传输时间λ也固定。

控制器A的发送通道A1连接控制器B的一个接收通道B2，同时，所述发送通道A1连接控制器C的一个接收通道C2；控制器B的发送通道B1连接控制器A的一个接收通道A2，同时，发送通道B1连接控制器C的另一个接收通道C3；控制器C的发送通道C1连接控制器A的另一个接收通道A3，同时，该发送通道C1连接控制器B的另一个接收通道B3。

如图5所示，假设控制器A为新上电的控制器，所述三重冗余控制系统的同步控制方法包括以下步骤：

501，控制器A上电完成初始化，确定当前系统中存在的其他控制器的个数。

具体实施时，通过问答方式确定当前系统中存在的其他控制器的个数，本实施例中确定出存在两个其他的控制器。

502，控制器A发送周期同步信息请求。

503，接收到所述周期同步信息请求的控制器B，进行时钟诊断，并当诊断结果表明控制器B的时钟准确时，将控制器B的时钟时刻信息（第二时钟时刻信息T2）写入同步信息，发送至控制器A；其中所述同步信息包括控制器B的时钟计数器的数值。

504，控制器A接收控制器B的同步信息，解析所述同步信息，获得控制器B的第二时钟时刻T2，同时，记录此时控制器A的第一时钟时刻T1。

505，控制器A依据第一时钟时刻T1、第二时钟时刻T2和同步信息的传输时间λ，计算得到控制器A和控制器B的第一时钟偏差。

具体的两个控制器的第一时钟偏差为T1-λ-T2。

506，接收到所述周期同步请求的控制器C，进行时钟诊断，并当诊断结果表明控制器C的时钟准确时，将控制器的时钟时刻（第三时钟时刻信息T3）写入同步信息，发送至控制器A；其中所述同步信息包括控制器C的时钟计数器的数值。

507，控制器A接收控制器C的同步信息，解析所述同步信息，获得控制器C的第三时钟时刻T3，同时，记录此时控制器A的第四时钟时刻T4。

508，控制器A依据第四时钟时刻T4、第三时钟时刻T3和传输时间λ，计算得到控制器A和控制器C的第二时钟偏差。

具体的两个控制器的第二时钟偏差为T4-λ-T3。

509，依据第一时钟偏差和第二时钟偏差，确定出时钟时刻最慢的控制器。

具体实施时，依据时钟偏差与0的大小关系确定出时钟时刻最慢的控制器，具体的若第一时钟偏差T1-λ-T2大于0，则表明控制器B的时钟比控制器A的时钟慢；反之，则表明控制器A的时钟比控制器B的时钟慢。同理，判断控制器A和控制器C两者之间的时钟快慢关系。

进一步，比较第一时钟偏差T1-λ-T2与第二时钟偏差T4-λ-T3，确定出时钟时刻最慢的控制器。若第一时钟偏差和第二时钟偏差均大于0，且第一时钟偏差大于第二时钟偏差，则表明控制器B的时钟时刻最慢。

510，依据向时钟时刻最慢的控制器调整的策略，调整控制器A的时钟，以使其与时钟时刻最慢的控制器一致。

具体实施时，仍假设控制器B的时钟时刻最慢，则调整控制器A的时钟时刻，以使控制器A的时钟时刻与控制器B的时钟时刻一致。

本领域技术人员可以理解的是，上述的步骤502中发送周期同步请求的是控制器A，相应的，控制器得到多重冗余控制系统中其他控制器的同步信息，并根据所述同步信息获知时钟时刻最慢的控制器，因此，在步骤510中仅控制器A进行时钟调整；多重冗余控制系统的其他控制器的时钟调节需要重新执行上述的流程。

需要说明的是，上述的步骤503和步骤506可以同时进行，步骤504和步骤507可以同时进行，步骤505与步骤508可以同时进行。

本实施例提供的三重冗余控制系统中的各个控制器之间采用固定数据传输通道进行通信，依据接收到同步信息的控制器的时钟时刻与同步信息所携带的时钟时刻之间的时钟偏差，确定出时钟时刻最慢的控制器，并依据向时钟时刻最慢的控制器调整的策略，调整控制器的时钟，从而使多重冗余控制系统中的控制器的时钟都与时钟时刻最慢的控制器的时钟保持一致，此种同步控制方式在不改变原系统硬件电路的基础上，实现各个控制器的时钟统一，结构简单，可靠性高；而且，同步控制方法所基于的时钟调整策略不随控制器的更换而改变，始终以系统中时钟时刻最慢的控制器作为调整基准，从而不影响各个控制器的周期任务内部程序有效运行。

优选的，在图5所示的实施例的基础上，增设超时重发机制，具体的，在步骤502之后，即在控制器A发送周期同步请求后的预设时间段内未接收到指定数量（步骤501中确定出的当前系统中存在的其他控制器的个数）的同步信息时，则返回执行步骤502。

此种超时重发过程只执行一次，若仍为接收到指定数量的同步信息，则认为控制器丢失，具体的，可能是一个同步信息都未接收到，此时，认为其他的两个控制器均丢失；也可能是只接收到一个控制器的同步信息，此时认为丢失一个控制器。

本申请还提供一种控制器，如图6所示，所述控制器包括一个发送通道601、至少一个接收通道602，微处理器603，其中所述接收通道和所述接收通道传输数据帧大小固定的数据时，所需的传输时间固定不变。

发送通道同时连接多重冗余控制系统中的其他控制器的接收通道，用于发送数据；接收通道分别连接所述系统中其他控制器的发送通道，用于接收数据。

微处理器603通过所述发送通道601发送周期同步信息请求，并通过所述接收通道602接收所述多重冗余控制系统中的其他控制器针对所述周期同步信息请求回复的同步信息；

微控制器603用于，在接收到所述同步信息后，解析所述同步信息，获得所述同步信息中所包含的第二时钟时刻信息，并记录此时该控制器的第一时钟时刻信息；依据所述第一时钟时刻信息、第二时钟时刻信息及传输时间，计算得到该控制器与所述多重冗余控制系统中的其他控制器之间的时钟偏差，依据所述时钟偏差确定出时钟时刻最慢的控制器；当所述微处理器判断出该控制器的时钟时刻比时钟时刻最慢的控制器的时钟时刻快时，调整该控制器的时钟时刻与所述时钟时刻最慢的控制器的时钟时刻一致；

同时，微控制器603还用于，在接收到所述多重冗余控制系统中的其他控制器发送的周期同步信息请求后，进行时钟诊断，并记录此时控制器的时钟时刻信息，及诊断结果，并当所述诊断结果表明所述控制器的时钟准确时，依据所述控制器的时钟时刻信息得到相应的同步信息。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例中的相关之处参见可相互参见即可。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (6)

1.一种多重冗余控制系统同步控制方法，应用于请求端的第一控制器，其特征在于，所述多重冗余控制系统至少包括第一控制器和第二控制器，其中，所述第一控制器用于请求同步信息，且所述第一控制器和所述第二控制器之间通过固定数据通信通道互相通信，所述固定数据通信通道传输数据帧大小固定的数据所需的传输时间固定不变，所述方法包括：

所述第一控制器通过广播方式发送周期同步信息请求，以便获得所述第二控制器的同步信息；

接收并解析所述第二控制器针对所述周期同步信息请求回复的同步信息，获得所述同步信息所包含的所述第二控制器在接收所述周期同步信息请求时的第二时钟时刻信息，并记录此时所述第一控制器的第一时钟时刻信息；

依据所述第一时钟时刻信息、所述第二时钟时刻信息和所述固定数据通信通道的传输时间，计算得到所述第一控制器与所述第二控制器的时钟偏差；

依据所述第一控制器与所述多重冗余控制系统中的其他控制器之间的所有时钟偏差，确定出时钟时刻最慢的控制器；

当所述第一控制器的时钟时刻比时钟时刻最慢的控制器的时钟时刻快时，调整所述第一控制器的时钟时刻与所述时钟时刻最慢的控制器的时钟时刻一致。

2.根据权利要求1所述的方法，其特征在于，还包括：在所述第一控制器发送周期同步请求之前，还包括：所述第一控制器确定所述多重冗余控制系统内存在的其他控制器的个数。

3.根据权利要求2所述的方法，其特征在于，在所述第一控制器发送周期同步请求之后，还包括：在预设时间段内未接收到指定数量的同步信息，其中，所述指定数量为所述第一控制器确定出的所述多重冗余控制系统内存在其他控制器的个数，返回执行所述第一控制器发送周期同步信息请求，以便获得所述第二控制器的同步周期信息。

4.一种多重冗余控制系统的同步控制方法，应用于多重冗余控制系统，所述多重冗余控制系统包括第一控制器和第二控制器，其特征在于，所述第一控制器和所述第二控制器之间通过固定数据通信通道互相通信，所述固定数据通信通道传输数据帧大小固定的数据所需的传输的时间固定不变；所述方法包括：

所述第一控制器通过广播方式发送周期同步信息请求，以便获得所述第二控制器的同步信息；

所述第二控制器接收所述周期同步信息请求，进行时钟诊断，并将所述第二控制器的第二时钟时刻信息写入同步信息，回复给所述第一控制器；

所述第一控制器接收到所述同步信息后，解析所述同步信息，获得第二时钟时刻信息，同时，记录所述第一控制器的第一时钟时刻信息；

所述第一控制器依据所述第一时钟时刻信息、所述第二时钟时刻信息和所述同步信息的传输时间，计算得到所述第一控制器和所述第二控制器的时钟偏差，依据所述时钟偏差确定出时钟时刻最慢的控制器；

当所述第一控制器判断出自身的时钟时刻比所述时钟时刻最慢的控制器的时钟时刻快时，调整所述第一控制器的时钟时刻与时钟时刻最慢的控制器的时钟时刻一致。

5.一种控制器，应用于多重冗余控制系统，其特征在于，包括：一个发送通道、至少一个接收通道，以及微处理器，其中，所述发送通道和所述接收通道传输数据帧大小固定的数据时，所需的传输时间固定不变：

所述微处理器通过所述发送通道以广播方式发送周期同步信息请求，并通过所述接收通道接收所述多重冗余控制系统中的其他控制器针对所述周期同步信息请求回复的同步信息；

所述微处理器用于，在接收到所述同步信息后，解析所述同步信息，获得所述同步信息中所包含的第二时钟时刻信息，并记录此时该控制器的第一时钟时刻信息；依据所述第一时钟时刻信息、第二时钟时刻信息及传输时间，计算得到所述控制器与所述多重冗余控制系统中的其他控制器之间的时钟偏差，并依据所述时钟偏差确定出时钟时刻最慢的控制器；当所述微处理器判断出该控制器的时钟时刻比时钟时刻最慢的控制器的时钟时刻快时，调整该控制器的时钟时刻与所述时钟时刻最慢的控制器的时钟时刻一致；

所述微处理器还用于在接收到所述多重冗余控制系统中的其他控制器发送的周期同步信息请求后，进行时钟诊断，并记录此时控制器的时钟时刻信息，并当诊断结果表明所述控制器的时钟时刻信息准确时，依据所述时刻信息得到相应的同步信息。

6.一种多重冗余控制系统，其特征在于，至少包括第一控制器和第二控制器，所述第一控制器和所述第二控制器均包括一个发送通道和至少一个接收通道，且所述发送通道和所述接收通道为固定数据通信通道互相通信，所述固定数据通信通道传输数据帧大小固定的数据所需的传输的时间固定不变；

所述第一控制器通过所述发送通道向所述第二控制器发送周期同步信息请求；

所述第二控制器通过所述接收通道接收所述周期同步信息请求，进行时钟诊断，并记录所述第二控制器的第二时钟时刻信息及诊断结果；并当所述诊断结果表明所述第二控制器的时钟准确时，将所述第二时钟时刻信息写入同步信息，回复给所述第一控制器；

所述第一控制器接收到所述同步信息后，解析所述同步信息，获得第二时钟时刻信息，同时，记录所述第一控制器的第一时钟时刻信息；依据所述第一时钟时刻信息、所述第二时钟时刻信息和所述传输时间，计算得到所述第一控制器和所述第二控制器的时钟偏差，依据所述时钟偏差确定出时钟时刻最慢的控制器；

当所述第一控制器判断出自身的时钟时刻比所述时钟时刻最慢的控制器的时钟时刻快时，调整所述第一控制器的时钟时刻与时钟时刻最慢的控制器的时钟时刻一致；

所述第一控制器通过广播方式发送所述周期同步信息请求。