CN103180935A - 复合GaN衬底、制造复合GaN衬底的方法、III族氮化物半导体器件和制造III族氮化物半导体器件的方法 - Google Patents

复合GaN衬底、制造复合GaN衬底的方法、III族氮化物半导体器件和制造III族氮化物半导体器件的方法 Download PDF

Info

Publication number
CN103180935A
CN103180935A CN2011800511853A CN201180051185A CN103180935A CN 103180935 A CN103180935 A CN 103180935A CN 2011800511853 A CN2011800511853 A CN 2011800511853A CN 201180051185 A CN201180051185 A CN 201180051185A CN 103180935 A CN103180935 A CN 103180935A
Authority
CN
China
Prior art keywords
layer
gan substrate
semi
gan
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800511853A
Other languages
English (en)
Inventor
木山诚
松原秀树
冈久拓司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mega Opto Corp
Sumitomo Electric Industries Ltd
Original Assignee
Mega Opto Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mega Opto Corp filed Critical Mega Opto Corp
Publication of CN103180935A publication Critical patent/CN103180935A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本复合GaN衬底（1）包括：导电GaN衬底（10），其具有小于1Ωcm的电阻率；和半绝缘GaN层（20），其设置在导电GaN衬底（10）上，具有1×104Ωcm或更大的电阻率，且具有5μm或更大的厚度。该III族氮化物半导体器件（2）包括：上述复合GaN衬底（1）；和至少一个III族氮化物半导体层（30），其设置在复合GaN衬底（1）的半绝缘GaN层（20）上。由此获得具有改进特性和合理成本的复合GaN衬底（1）和半导体器件（2）。

Description

复合GaN衬底、制造复合GaN衬底的方法、III族氮化物半导体器件和制造III族氮化物半导体器件的方法
技术领域
本发明涉及一种适合用于III族氮化物半导体器件的复合GaN衬底、制造该复合GaN衬底的方法、包括该复合GaN衬底的III族氮化物半导体器件和制造该III族氮化物半导体器件的方法。
背景技术
近年来，III族氮化物半导体器件不仅广泛应用于光学器件，而且广泛应用于电子器件，诸如高电子迁移率晶体管（在下文中，简写为“HEMT”）。
例如，Yamada等，“Effect of Epitaxial Layer Design on DrainLeakage Current for Millimeter-Wave GaN-HEMT”,IEICE TechnicalReport,ED2009-48,The Institute of Electronics,Information andCommunication Engineers,2009年6月，第63-67页（非专利文献1），公开了一种HEMT，其中i-GaN层、n-AlGaN层和n-GaN层顺序形成在半绝缘的SiC衬底上。同时，K.K.Chu等，“9.4-W/mm Power DensityAlGaN-GaN HEMTs on Free-Standing GaN Substrates”,IEEEELECTRON DEVICE LETTERS,Institute of Electrical and ElectronicEngineers,第25卷，第9期，2004年9月，第596-598页（非专利文献2），公开了一种HEMT，其中GaN层和AlGaN层顺序形成在半绝缘的、独立式GaN衬底上。
引用列表
非专利文献
NPL1：Yamada等，“Effect of Epitaxial Layer Design on DrainLeakage Current for Millimeter-Wave GaN-HEMT”,IEICE TechnicalReport,ED2009-48,The Institute of Electronics,Information andCommunication Engineers,2009年6月，第63-67页
NPL2：K.K.Chu等，“9.4-W/mm Power Density AlGaN-GaNHEMTs on Free-Standing GaN Substrates”,IEEE ELECTRON DEVICELETTERS,Institute of Electrical and Electronic Engineers,第25卷，第9期，2004年9月，第596-598页
发明内容
技术问题
然而，在Yamada等，“Effect of Epitaxial Layer Design on DrainLeakage Current for Millimeter-Wave GaN-HEMT”,IEICE TechnicalReport,ED2009-48,The Institute of Electronics,Information andCommunication Engineers,2009年6月，第63-67页（非专利文献1）中公开的HEMT，即，包括形成在半绝缘SiC衬底上的GaN层/AlGaN层的HEMT，具有由SiC衬底和GaN层/AlGaN层之间的晶格失配造成的多个缺陷。因此，不利地是，诸如电流漂移的缺点是值得注意的。
另一方面，K.K.Chu等，“9.4-W/mm Power Density AlGaN-GaNHEMTs on Free-Standing GaN Substrates”,IEEE ELECTRON DEVICELETTERS,Institute of Electrical and Electronic Engineers,第25卷，第9期，2004年9月，第596-598页（非专利文献2）中公开的HEMT，即，包含形成在半绝缘GaN衬底上的GaN层/AlGaN层的HEMT，因为GaN衬底和GaN层/AlGaN层之间的晶格匹配良好，所以具有极少缺陷。因此，诸如电流漂移的缺点极小。然而，不利地是，因为半导体GaN衬底非常昂贵，所以HEMT也将是昂贵的。
考虑到这一点，本发明的目的是提供一种具有合理成本的高特性复合GaN衬底、制造这种复合GaN衬底的方法、和III族氮化物半导体器件、以及制造该III族氮化物半导体器件的方法。
问题的解决方案
根据一个特定方面，本发明提供一种复合GaN衬底，包括：导电GaN衬底，其具有小于1Ωcm的电阻率；和半绝缘GaN层，其设置在导电GaN衬底上，具有1×104Ωcm或更大的电阻率，且具有5μm或更大的厚度。
在根据本发明的复合GaN衬底中，半绝缘GaN层可以包含选自由C、Fe、Cr和V组成的组的至少一种类型的原子作为杂质。此外，半绝缘GaN层可以以不小于1×1017cm-3且不大于5×1019cm-3的浓度包含C原子作为杂质。
根据另一方面，本发明提供一种III族氮化物半导体器件，包括：上述复合GaN衬底；和至少一个III族氮化物半导体层，其设置在复合GaN衬底的半绝缘GaN层上。
在根据本发明III族氮化物半导体器件中，III族氮化物半导体层可包括电子转移层和电子供应层。
根据再一方面，本发明提供一种制造复合GaN衬底的方法，包括步骤：制备具有小于1Ωcm的电阻率的导电GaN衬底；和使用HVPE（氢化物气相外延）方法在导电GaN衬底上生长半绝缘GaN层，该半绝缘GaN层具有1×104Ωcm或更大的电阻率且具有5μm或更大的厚度。
在根据本发明的制造复合GaN衬底的方法中，半绝缘GaN层可包含选自由C、Fe、Cr和V组成的组的至少一种类型的原子作为杂质。此外，半绝缘GaN层可以以不小于1×1017cm-3且不大于5×1019cm-3的浓度包含C原子作为杂质。
根据又一方面，本发明提供一种制造III族氮化物半导体器件的方法，包括步骤：制备通过上述制造复合GaN衬底的方法获得的复合GaN衬底；和至少使用MOVPE（有机金属气相外延）方法和MBE（分子束外延）方法中的至少一种，在复合GaN衬底的半绝缘GaN层上生长至少一个III族氮化物半导体层。
在根据本发明的III族氮化物半导体器件的制造方法中，III族氮化物半导体层可以包括电子转移层和电子供应层。
本发明的有利效果
根据本发明，可以提供一种具有合理成本的高特性复合GaN衬底、制造这种复合GaN衬底的方法、III族氮化物半导体器件以及制造该III族氮化物半导体器件的方法。
附图说明
图1是示出根据本发明的一个示例性复合GaN衬底的示意截面图。
图2是示出根据本发明的一个示例性III族氮化物半导体器件的示意截面图。
图3是示出用于制造本发明中的复合GaN衬底和III族氮化物半导体器件中的每一个的示例性方法的示意截面图。
图4是示出一个示例性的、典型的III族氮化物半导体器件的示意截面图。
具体实施方式
[第一实施例：复合GaN衬底]
参考图1，作为本发明的一个实例的复合GaN衬底1包括：具有小于1Ωcm的电阻率的导电GaN衬底10；和设置在导电GaN衬底10上的半绝缘GaN层20，具有1×104Ωcm或更大的电阻率，且具有5μm或更大的厚度。因为本实施例的复合GaN衬底1被如此构造为包括导电GaN衬底10和半绝缘GaN层20，所以复合GaN衬底1可以是成本合理的衬底。而且，可以在半绝缘GaN层20上生长具有良好晶体质量的至少一个III族氮化物半导体层。由此，能够适合制造具有合理成本的高特性III族氮化物半导体器件。
（导电GaN衬底）
本实施例的复合GaN衬底1中的导电GaN衬底10是具有小于1Ωcm的电阻率的单晶。这里，可以使用范德堡方法等测量导电GaN衬底10的电阻率。
获得这种导电GaN衬底的方法没有特别限制。在为此采用单晶衬底来获得具有良好晶体质量的衬底的情况下，下面的方法是合适的：气相方法，诸如HVPE（氢化物气相外延）方法、MOVPE（有机金属气相外延）方法和MBE（分子束外延）方法；和液相方法，诸如助溶剂方法和高氮压溶液方法。
此外，通常向导电GaN衬底10中加入施主杂质。例如，为了减小导电GaN衬底10的电阻率，导电GaN衬底10可以包含诸如O、Si或Ge的原子作为施主杂质。
（半绝缘GaN层）
为了适合地形成诸如HEMT的电子器件作为半导体器件，本实施例的复合GaN衬底1中的半绝缘GaN层20需要具有1×104Ωcm或更大的电阻率，且具有5μm或更大的厚度。
对于半绝缘GaN层20没有特别限制，只要半绝缘GaN层20具有1×104Ωcm或更大的电阻率，且具有5μm或更大的厚度。然而，为了有效地获得具有1×104Ωcm或更大的电阻率的半绝缘体，半绝缘GaN层20优选包含杂质原子，诸如C、Fe、Cr、V、Mg或Zn。为了稳定地获得上述半绝缘体，半绝缘GaN层20优选包含选自由C、Fe、Cr和V组成的组的至少一种类型的原子作为杂质。此外，为了抑制半绝缘GaN层20中的杂质扩散到导电GaN衬底10和将要形成在半绝缘GaN层20上的III族氮化物半导体层中，半绝缘GaN层20更优选地以不小于1×1017cm-3且不大于5×1019cm-3的浓度包含C原子作为杂质。当C原子的浓度小于1×1017cm-3时，很难获得具有高电阻，即，具有1×104Ωcm或更大的电阻率的半绝缘GaN层20。另一方面，当C原子的浓度大于5×1019cm-3时，半绝缘GaN层20的晶体质量降低。
此外，对于形成上述半绝缘GaN层20的方法没有特别限制。然而，为了获得具有良好晶体质量的衬底，下面的方法是合适的：气相方法，诸如HVPE方法、MOVPE方法、MBE方法和升华法；和液相方法，诸如助溶剂方法和高氮压溶液方法。在这些方法中，允许高晶体质量和高晶体生长速度的HVPE方法是尤其合适的，因为它对形成厚层有利。
[第二实施例：III族氮化物半导体器件]
参考图2，作为根据本发明的另一个实施例的III族氮化物半导体器件2包括：第一实施例的复合GaN衬底1；设置在复合GaN衬底1的半绝缘GaN层20上的至少一个III族氮化物半导体层30。在本实施例的III族氮化物半导体器件2中，在第一实施例的复合GaN衬底1的半绝缘GaN层20上设置的至少一个III族氮化物半导体层30具有高晶体质量。因此，III族氮化物半导体器件2具有高特性。
（复合GaN衬底）
本实施例的III族氮化物半导体器件2中的复合GaN衬底1与第一实施例的复合GaN衬底1相同，因此这里不再重复描述。
（III族氮化物半导体层）
对于本实施例的III族氮化物半导体器件2中的III族氮化物半导体层30没有特别限制。然而，为了形成诸如HEMT的电子器件，III族氮化物半导体层30优选包括电子转移层32和电子供应层34。此外，对于用作III族氮化物半导体层30的电子转移层32没有特别限制。然而，为了提高电子迁移率，电子转移层32优选是GaN层。而且，对于用作III族氮化物半导体层30的电子供应层34没有特别限制。然而，为了实现高浓度的2DEG（二维电子气），电子供应层34优选是AlxGa1-xN层（0＜x＜1）、InyAl1-yN层（0＜y＜0.3）等。
此外，对于形成III族氮化物半导体层30的方法没有特别限制。然而，为了获得良好晶体质量的半导体层，下面的方法是合适的：气相方法，诸如HVPE方法、MOVPE方法、MBE方法和升华方法；和液相方法，诸如助溶剂方法和高氮压溶液方法。在这些方法中，MOVPE方法和MBE方法中的至少一种是尤其合适的，因为这些方法允许具有高晶体质量的半导体层，并且在调节半导体层的厚度方面是有利的。
（电极）
参考图2，除了上述的包括电子转移层32和电子供应层34的III族氮化物半导体层30之外，本实施例的III族氮化物半导体器件2还包括下面的电极：源电极42，其与电子转移层32和电子供应层34接触；漏电极44，其与电子转移层32和电子供应层34接触；和栅电极46，其与电子供应层34接触。通过这种方式，可以构成HEMT。
这里，源电极42和漏电极44中的每一个的材料没有特别限制。对其适合使用由Ti层/Al层/Ti层/Au层形成的电极。而且，栅电极46的材料没有特别限制。对其适合使用由Ni层/Au层形成的电极。
[第三实施例：制造复合GaN衬底的方法]
参考图3，作为根据本发明的再一个实施例的制造复合GaN衬底1的方法包括步骤：制备具有小于1Ωcm电阻率的导电GaN衬底10（图3（A））；和使用HVPE方法在导电GaN衬底10上生长半绝缘GaN层20，该半绝缘GaN层20具有1×104Ωcm或更大的电阻率且具有5μm或更大的厚度（图3（B））。根据本实施例中的制造复合GaN衬底的方法，可以有效地制造第一实施例的复合GaN衬底1，通过该复合GaN衬底1适合地制造具有合理成本的高特性III族氮化物半导体器件。
（制备导电GaN衬底的步骤）
参考图3（A），对于制备导电GaN衬底10的步骤没有特别限制，只要在该步骤中可以制备具有小于1Ωcm电阻率的导电GaN衬底10。因此，可以用任何方式执行该步骤。例如，在制备单晶导电GaN衬底的情况下，下面的方法是合适的：气相方法，诸如HVPE方法、MOVPE方法、MBE方法和升华方法；和液相方法，诸如助溶剂方法和高氮压溶液方法。
此外，为了减小导电GaN衬底10的电阻率，导电GaN衬底10可以包含诸如O、Si或Ge的原子作为杂质。
（生长半绝缘GaN层的步骤）
参考图3（B），为了形成适合用于制造III族氮化物半导体器件的复合GaN衬底1，在生长半绝缘GaN层20的步骤中，使用HVPE方法，在导电GaN衬底10上生长具有1×104Ωcm或更大的电阻率且具有5μm或更大的厚度的半绝缘GaN层20。因为采用HVPE方法作为生长方法，所以可以有效生长具有高晶体质量且具有大厚度的GaN层。此外，通过生长具有1×104Ωcm或更大的电阻率且具有5μm或更大的厚度的半绝缘GaN层20，可以形成诸如HEMT的电子器件作为III族氮化物半导体器件，使得具有与采用半绝缘衬底的情况充分可比较的高频特性。
这里，在生长半绝缘GaN层20期间，对于在半绝缘GaN层20中实现1×104Ωcm或更大的电阻率的方式没有特别限制。然而，半绝缘GaN层20优选适合包含诸如C、Fe、Cr、V、Mg或Zn的原子作为杂质。为了稳定地实现上述半绝缘体，半绝缘GaN层20优选包含选自由C、Fe、Cr和V组成的组的至少一种原子作为杂质。
此外，为了抑制半绝缘GaN层20中的杂质扩散到将要形成在半绝缘GaN层20上的III族氮化物半导体层30中，半绝缘GaN层20更优选以不小于1×1017cm-3且不大于5×1019cm-3的浓度包含C原子作为杂质。当C原子的浓度小于1×1017cm-3时，很难获得具有1×104Ωcm或更大的电阻率的半绝缘GaN层20。另一方面，当C原子的浓度大于5×1019cm-3时，半绝缘GaN层20的晶体质量降低。
[第四实施例：制造III族氮化物半导体器件的方法]
参考图3，作为本发明的又一个实施例的制造III族氮化物半导体器件2的方法包括步骤：制备使用第三实施例中的制造复合GaN衬底的方法获得的第一实施例的复合GaN衬底1（图3（A）和图3（B））；和使用MOVPE方法和MBE方法中的至少一种，在复合GaN衬底1的半绝缘GaN层20上生长至少一个III族氮化物半导体层30（图3（C））。根据本实施例的III族氮化物半导体器件的制造方法，可以适合地制造具有合理成本的高特性III族氮化物半导体器件。
（制备复合GaN衬底的步骤）
参考图3（A）和图3（B），制备通过第三实施例中制造复合GaN衬底的方法获得的第一实施例的复合GaN衬底1的步骤与第一和第三实施例中示出的制造复合GaN衬底的方法相同，因此这里不再重复描述。
（生长III族氮化物半导体层的步骤）
参考图3（C），在生长III族氮化物半导体层30的步骤中，使用MOVPE方法和MBE方法中的至少一种，在复合GaN衬底1的半绝缘GaN层20上生长至少一个III族氮化物半导体层30。
这里，对于生长III族氮化物半导体层30的方法，采用MOVPE方法和MBE方法中的至少一种，因为这些方法允许半导体器件具有高晶体质量，并且在调节半导体层的厚度方面是有利的。
此外，对于要生长的III族氮化物半导体层30没有特别限制。然而，为了形成诸如HEMT的电子器件，III族氮化物半导体层30优选包括电子转移层32和电子供应层34。此外，对于电子转移层32没有特别限制。然而，为了提高电子电子迁移率，电子转移层32优选是GaN层。此外，对于电子供应层34没有特别限制。然而，为了实现高浓度的2DEG（二维电子气），电子供应层34优选是AlxGa1-xN层（0＜x＜1）、InyAl1-yN层（0＜y＜0.3）等。
（形成电极的步骤）
参考图3（D），除了生长包括电子转移层32和电子供应层34的III族氮化物半导体层30的步骤（图3（C））之外，本实施例的制造III族氮化物半导体器件2的方法还包括形成下面的电极的步骤：源电极42，其与电子转移层32和电子供应层34接触；漏电极44，其与电子转移层32和电子供应层34接触；和栅电极46，其与电子供应层34肖特基接触（图3（D））。通过这种方式，可以构成HEMT。
这里，对于形成源电极42和漏电极44中的每一个的方法没有特别限制。例如，借助采用光刻和沉积的剥离方法等，在电子供应34的一部分的表面上形成源电极42和漏电极44。然后，执行热处理，以将源电极42和漏电极44中的原子扩散到电子供应层34的该部分中。通过这种方式，使它们与电子供应层34的该部分和电子转移层32欧姆接触。
此外，对于形成栅电极46的方法没有特别限制。例如，借助采用光刻和沉积的剥离方法等，在电子供应层34的一部分的表面上形成栅电极46，使得与电子供应层34的该部分肖特基接触。
实例
[实例A：复合GaN衬底]
1.制备导电GaN衬底
参考图3（A），作为基本衬底，制备导电GaN衬底10，每个都具有0.02Ωcm的电阻率，具有3×1018cm-3的O原子浓度，具有2英寸（5.08cm）的直径，具有350μm的厚度，具有（0001）面取向的主表面，以及具有1×106cm-2的位错密度。导电GaN衬底10中的每一个都使用HVPE方法生长在GaAs衬底上。
2.生长半绝缘GaN层
参考图3（B），在每个导电GaN衬底10的主表面上，使用HVPE方法生长GaN层，作为半导体GaN层20，使得C原子作为它的杂质，且具有10μm的厚度。使用金属Ga作为Ga原料，使用HCl气体和NH3气体作为原料气体，使用H2气体作为载气，和使用CH4气体作为C原子的掺杂气体，生长具有彼此不同的电阻率的六种GaN层（实例A-1至实例A-6）。这些GaN层是在下面的条件下生长的：生长温度设定为1100℃；生长时间设定为10分钟；HCl气体分压设定为3.2×10-2atm；NH3气体分压设定为0.04atm；并且CH4气体分压设定为5.0×10-5atm（实例A-1）、1.0×10-4atm（实例A-2）、1.0×10-3atm（实例A-3）、1.0×10-2atm（实例A-4）、5.0×10-2atm（实例A-5）和7.0×10-2atm（实例A-6）。
使用SIMS（次级离子质谱）方法测量由此获得的六种GaN层中的每一种的C原子浓度。使用双探针方法测量它们的电阻率。通过X射线衍射方法评估它们的晶体质量。使用诺马斯基干涉显微镜观察它们的表面状态。晶体质量的评价标准如下：当从GaN层的（0002）面造成的衍射强度的峰值半宽是50arcsec或更小时，认为晶体质量“非常好”；当半宽大于50arcsec且不大于200arcsec时，认为晶体质量“良好”；并且当半宽大于200arcsec时，认为晶体质量“差”。表面状态的评价标准如下：当表面中没有产生宏观台阶（macrostep）和裂纹时，认为表面状态“非常好”；当其中产生了宏观台阶而没有产生裂纹时，认为表面状态“良好”；和当表面中产生了宏观台阶和裂纹时，认为表面状态“差”。
实例A-1的GaN层，具有5×1016cm-3的C原子浓度，具有5×10-2Ωcm的电阻率，且具有非常好的晶体质量和表面状态。实例A-2的GaN层，具有1×1017cm-3的C原子浓度，具有1×104Ωcm的电阻率，且具有非常好的晶体质量和表面状态。实例A-3的GaN层，具有1×1018cm-3的C原子浓度，具有大于1×107Ωcm的电阻率，且具有非常好的晶体质量和表面状态。实例A-4的GaN层，具有1×1019cm-3的C原子浓度，具有大于1×107Ωcm的电阻率，且具有非常好的晶体质量和表面状态。实例A-5的GaN层，具有5×1019cm-3的C原子浓度，具有大于1×107Ωcm的电阻率，且具有良好的晶体质量和表面状态。实例A-6的GaN层，具有7×1019cm-3的C原子浓度，具有大于1×107Ωcm的电阻率，且具有差的晶体质量和表面状态。这些结果共同示出在表1中。
[表1]
Figure BDA00003091413400121
参考表1，随着在每个GaN层生长期间CH4气体分压的增加，GaN层的C原子浓度和电阻率也增加。当CH4气体分压为1.0×10-4atm或更大时，获得的半绝缘GaN层每个都具有1×1017cm-3或更大的C原子浓度，且具有1×104Ωcm或更大的电阻率。当CH4气体分压变得太高时，GaN层的晶体质量和表面状态降低。例如，当CH4气体分压为5.0×10-2atm时，X射线衍射中衍射强度的峰值半宽就变为100arcsec，结果在表面中产生了多个宏观台阶。此外，当CH4气体分压为7.0×10-2atm时，X射线衍射中衍射强度的峰值半宽就变为1000arcsec，结果在表面中产生了多个宏观台阶和多个裂纹。
[实例B：III族氮化物半导体器件（HEMT）]
1.制备复合GaN衬底
参考图3（A）和图3（B），制备与实例A相同的导电GaN衬底作为基本衬底。在如此制备的导电GaN衬底上，在与实例A的实例A-4的条件相同的条件下，同时改变它们的生长时间，制备厚度彼此不同的半绝缘GaN层20，由此制备了三种复合GaN衬底1（实例B-1至实例B-3）。这里，半绝缘GaN层20分别具有厚度：10μm（实例B-1）、5μm（实例B-2）和2μm（实例B-3）。
另外，制备与实例A相同的导电GaN衬底10。除了使用CpFe（二茂铁）代替CH4气体之外，通过在与实例A相同的条件下，在导电GaN衬底10上生长半绝缘GaN层20，获得了不同类型的复合GaN衬底1（实例B-4）。半绝缘GaN层20被生长为：以3×1019cm-3的浓度包含Fe，具有大于1×107Ωcm的电阻率，且具有10μm的厚度。
2.生长III族氮化物半导体层
参考图3（C），在实例B-1至实例B-4中的复合GaN衬底1的四种半绝缘GaN层20中的每一个上，使用MOVPE方法，生长用作电子转移层32的GaN层和用作电子供应层34的Al0.2Ga0.8N层，作为至少一个III族氮化物半导体层30。
以下面的工序生长III族氮化物半导体层30。首先，在反应器中，在H2气体、N2气体和NH3气体的气氛中，在1100℃的衬底温度下，使实例B-1至实例B-4中的复合GaN衬底1的四种半绝缘GaN层20经受热处理20分钟。接下来，将衬底温度设定为1130℃，并且将NH3气体和TMG（三甲基镓）供应到反应器中，以生长用作电子转移层32且具有2.0μm厚度的GaN层。接下来，将TMA（三甲基铝）、TMG和NH3气体供应到反应器中，以生长用作电子供应层34且具有30nm厚度的Al0.2Ga0.8N层。
此外，参考图4，作为参考实例，如下制备实例B-5。也就是，制备半绝缘SiC衬底110，其具有1×107Ωcm或更大的电阻率，具有2英寸（5.08cm）的直径，具有400μm的厚度，并具有（0001）面取向的主表面。在如此制备的半绝缘SiC衬底110上，使用MOVPE方法，在1150℃的生长温度下，形成AlN缓冲层120，以便具有150nm的厚度。在AlN缓冲层120上，以与实例B-1至实例B-4中的每一个相同的方式，生长用作电子转移层132且具有2.0μm厚度的GaN层和用作电子供应层134且具有30nm厚度的Al0.2Ga0.8N层，作为III族氮化物半导体层130。
通过下面C-V特性的评价，测量形成在由此获得的电子转移层32、132中的每一个和电子供应层34、134中的每一个之间的界面附近的2DEG（二维电子气）的浓度（表面载流子浓度（sheet carrierconcentration））。具体地，在这种C-V特性的评价中，以下面的方式计算2DEG的表面载流子浓度Ns。也就是，在形成在衬底上的电子转移层32、132上形成的电子供应层34、134中的每一个的表面上，借助光刻方法，从Ni/Au电极形成具有200μm直径的双肖特基图案。通过它们的C-V测量，计算2DEG层的载流子浓度的轮廓，然后积分。在实例B-1至实例B-5中，在电子转移层32、132和电子供应层34、134之间的界面附近形成的2DEG的表面载流子浓度Ns分别是1.1×1013cm-2（实例B-1）、1.1×1013cm-2（实例B-2）、1.1×1013cm-2（实例B-3）、0.9×1013cm-2（实例B-4）和1.0×1013cm-2（实例B-5）。结果集中示于表2中。
3.形成电极
参考图3（D）和图4，在实例B-1至实例B-5中的每一个中，使用作电子供应层34、134的Al0.2Ga0.8N层的一部分经受光刻，并且使用电子束沉积Ti层/Al层/Ti层/Au层。然后，使用剥离方法，形成源电极42、142和漏电极44、144。然后，执行热处理。该热处理是在600℃下的氮气氛中执行30秒。此外，在电子供应层34、134的一部分上，借助剥离方法形成栅电极46、146，以具有0.5μm的栅极长度和100μm的栅极宽度。栅电极46、146由具有Ni层/Au层的电极形成。通过这种方式，获得了五种HEMT，作为实例B-1至实例B-5中的III族氮化物半导体器件2、102。使用网络分析仪，测量由此获得的五种HEMT中的每一个的截止频率fT。实例B-1至实例B-5中的HEMT分别具有截止频率fT：8GHz（实例B-1）、6GHz（实例B-2）、2GHz（实例B-3）、6GHz（实例B-4）和10GHz（实例B-5）。结果集中示于表2中。
表2
Figure BDA00003091413400151
参考表2，在实例B-1至实例B-3中，形成在其中加入了C原子的半绝缘GaN层中的每一个上的电子转移层和电子供应层中的2DEG的表面载流子浓度Ns是1.1×1013cm-2，这是高值。另一方面，在实例B-4中，形成在其中加入了Fe原子的半绝缘GaN层上的电子转移层和电子供应层中的2DEG的表面载流子浓度Ns是0.9×1013cm-2，这比实例B-1至实例B-3中的每一个中的值有些低。这大概是因为加入到半绝缘GaN层中的Fe原子在生长电子转移层和电子供应层期间扩散到了这些层中。同时，在实例B-5中，在形成在半绝缘SiC衬底上的AlN缓冲层上形成的电子转移层和电子供应层中的2DEG的表面载流子浓度Ns是1.0×1013cm-2，这比实例B-1至实例B-3中的每一个中的值有些低。这大概是因为形成在半绝缘SiC衬底和AlN缓冲层之间的界面和AlN缓冲层和电子转移层之间的界面中的位错造成载流子补偿。
此外，采用典型的半绝缘SiC衬底的HEMT（实例B-5）具有10GHz的截止频率fT。包括具有10μm厚度的半绝缘GaN层的HEMT（实例B-1）具有8GHz的截止频率fT，即，与采用半绝缘SiC衬底的HEMT相比具有高频特性。包括5μm厚度的半绝缘GaN层的HEMT（实例B-2）具有6GHz的截止频率fT，即，具有实际可用的高频特性。包括具有2μm厚度的半绝缘GaN层的HEMT（实例B-3）具有2GHz的截止频率fT，即，具有突然由此降低的高频特性。同样，发现：通过在导电GaN衬底上形成具有5μm或更大的厚度的半绝缘GaN层，可以获得实际可用的HEMT，并且通过在导电GaN衬底上形成具有10μm或更大的厚度的半绝缘GaN层，可以获得具有与采用典型半绝缘衬底的HEMT的高频特性可比较或更优良的高频特性的HEMT。
具体地，通过在包括导电GaN衬底和半绝缘GaN层的复合GaN衬底上生长III族氮化物半导体层，获得了本申请的发明的半导体器件（例如，HEMT），使复合GaN衬底和III族氮化物半导体层之间晶格匹配非常高。由此，通过使用具有低位错密度的复合GaN衬底，使将要在其上生长的III族氮化物半导体层的位错密度变低。因此，可以改进诸如电流漂移的差特性，这是不能通过采用典型半绝缘SiC衬底的典型半导体器件（例如，HEMT）提高的。
这里公开的实施例和实例在任何方面都是说明性而非限制性的。本发明的范围由权利要求项定义，而不是由上述实施例定义，并且意指包括该范围内和与权利要求项等效的范围内的任意修改。
附图标记列表
1：复合GaN衬底；2，102：III族氮化物半导体器件；10：导电GaN衬底；20：半绝缘GaN层；30，130：III族氮化物半导体层；32，132：电子转移层；34，134：电子供应层；42，142：源电极；44，144：漏电极；46，146：栅电极；110：半绝缘SiC衬底；120：AlN缓冲层。

Claims (10)

1.一种复合GaN衬底，包括：
导电GaN衬底（10），所述导电GaN衬底（10）具有小于1Ωcm的电阻率；和
半绝缘GaN层（20），所述半绝缘GaN层（20）设置在所述导电GaN衬底上，具有1×104Ωcm或更大的电阻率，且具有5μm或更大的厚度。
2.根据权利要求1所述的复合GaN衬底，其中所述半绝缘GaN层（20）包含从由C、Fe、Cr和V组成的组中选择的至少一种类型的原子作为杂质。
3.根据权利要求1所述的复合GaN衬底，其中所述半绝缘GaN层（20）以不小于1×1017cm-3且不大于5×1019cm-3的浓度包含C原子作为杂质。
4.一种III族氮化物半导体器件，包括：
权利要求1中所述的复合GaN衬底（1）；和
至少一个III族氮化物半导体层（30），所述III族氮化物半导体层（30）设置在所述复合GaN衬底（1）的所述半绝缘GaN层（20）上。
5.根据权利要求4所述的III族氮化物半导体器件，其中所述III族氮化物半导体层（30）包括电子转移层（32）和电子供应层（34）。
6.一种制造复合GaN衬底的方法，包括以下步骤：
制备具有小于1Ωcm的电阻率的导电GaN衬底（10）；和
使用HVPE方法在所述导电GaN衬底上生长半绝缘GaN层（20），所述半绝缘GaN层（20）具有1×104Ωcm或更大的电阻率，且具有5μm或更大的厚度。
7.根据权利要求6所述的制造复合GaN衬底的方法，其中所述半绝缘GaN层（20）包含从由C、Fe、Cr和V组成的组中选择的至少一种类型的原子作为杂质。
8.根据权利要求6所述的制造复合GaN衬底的方法，其中所述半绝缘GaN层（20）以不小于1×1017cm-3且不大于5×1019cm-3的浓度包含C原子作为杂质。
9.一种制造III族氮化物半导体器件的方法，包括以下步骤：
制备通过如权利要求6中所述的制造复合GaN衬底的方法获得的复合GaN衬底（1）；和
使用MOVPE方法和MBE方法中的至少一种，在所述复合GaN衬底（1）的所述半绝缘GaN层（20）上生长至少一个III族氮化物半导体层（30）。
10.根据权利要求9所述的制造III族氮化物半导体器件的方法，其中所述III族氮化物半导体层（30）包括电子转移层（32）和电子供应层（34）。
CN2011800511853A 2011-03-22 2011-11-22 复合GaN衬底、制造复合GaN衬底的方法、III族氮化物半导体器件和制造III族氮化物半导体器件的方法 Pending CN103180935A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-062795 2011-03-22
JP2011062795A JP2012199398A (ja) 2011-03-22 2011-03-22 複合ＧａＮ基板およびその製造方法、ならびにＩＩＩ族窒化物半導体デバイスおよびその製造方法
PCT/JP2011/076887 WO2012127738A1 (ja) 2011-03-22 2011-11-22 複合ＧａＮ基板およびその製造方法、ならびにＩＩＩ族窒化物半導体デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
CN103180935A true CN103180935A (zh) 2013-06-26

Family

ID=46878926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800511853A Pending CN103180935A (zh) 2011-03-22 2011-11-22 复合GaN衬底、制造复合GaN衬底的方法、III族氮化物半导体器件和制造III族氮化物半导体器件的方法

Country Status (5)

Country Link
US (1) US20130175543A1 (zh)
EP (1) EP2701184A4 (zh)
JP (1) JP2012199398A (zh)
CN (1) CN103180935A (zh)
WO (1) WO2012127738A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752162A (zh) * 2013-12-31 2015-07-01 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
CN107240609A (zh) * 2016-03-28 2017-10-10 恩智浦美国有限公司 具有增强型电阻率区的半导体装置及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102132760B1 (ko) 2013-06-06 2020-07-13 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
DE102013225632A1 (de) * 2013-12-11 2015-06-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Schicht
JP2015115429A (ja) * 2013-12-11 2015-06-22 シャープ株式会社 窒化物半導体エピタキシャル基板および窒化物半導体デバイス
JP6373224B2 (ja) * 2015-04-09 2018-08-15 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP7257498B2 (ja) * 2019-03-20 2023-04-13 パナソニックホールディングス株式会社 窒化物半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226412A1 (en) * 2005-04-11 2006-10-12 Saxler Adam W Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
CN101060076A (zh) * 2007-05-14 2007-10-24 武汉大学 一种GaN绝缘或半绝缘外延层的制备方法
US20100155720A1 (en) * 2008-12-24 2010-06-24 Sanken Electric Co., Ltd Field-effect semiconductor device, and method of fabrication
US20100258848A1 (en) * 2009-04-08 2010-10-14 Alexander Lidow Compensated gate misfet and method for fabricating the same
US20110042787A1 (en) * 2009-08-18 2011-02-24 Ken Sato Semiconductor device and its manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398044B2 (ja) * 1998-04-14 2003-04-21 古河電気工業株式会社 電界効果トランジスタ
WO2003073514A1 (fr) * 2002-02-28 2003-09-04 The Furukawa Electric Co., Ltd. Structure multicouche a semi-conducteur a base de nitrure d'elements du groupe iii-v et son procede de production
US7135715B2 (en) * 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226412A1 (en) * 2005-04-11 2006-10-12 Saxler Adam W Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
CN101060076A (zh) * 2007-05-14 2007-10-24 武汉大学 一种GaN绝缘或半绝缘外延层的制备方法
US20100155720A1 (en) * 2008-12-24 2010-06-24 Sanken Electric Co., Ltd Field-effect semiconductor device, and method of fabrication
US20100258848A1 (en) * 2009-04-08 2010-10-14 Alexander Lidow Compensated gate misfet and method for fabricating the same
US20110042787A1 (en) * 2009-08-18 2011-02-24 Ken Sato Semiconductor device and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752162A (zh) * 2013-12-31 2015-07-01 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
CN107240609A (zh) * 2016-03-28 2017-10-10 恩智浦美国有限公司 具有增强型电阻率区的半导体装置及其制造方法
CN107240609B (zh) * 2016-03-28 2022-01-25 恩智浦美国有限公司 具有增强型电阻率区的半导体装置及其制造方法

Also Published As

Publication number Publication date
EP2701184A4 (en) 2014-11-12
WO2012127738A9 (ja) 2013-05-10
JP2012199398A (ja) 2012-10-18
WO2012127738A1 (ja) 2012-09-27
EP2701184A1 (en) 2014-02-26
US20130175543A1 (en) 2013-07-11

Similar Documents

Publication Publication Date Title
US10580646B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
CN103180935A (zh) 复合GaN衬底、制造复合GaN衬底的方法、III族氮化物半导体器件和制造III族氮化物半导体器件的方法
KR101553721B1 (ko) 전계 효과 트랜지스터용 에피택셜 기판 및 전계 효과 트랜지스터
US9331192B2 (en) Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US8860038B2 (en) Nitride semiconductor device and manufacturing method for the same
JP2008544486A (ja) 直径１００ミリメートルの炭化シリコン基板上の高均一性のｉｉｉ族窒化物エピタキシャル層
CN107408511A (zh) 化合物半导体基板
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
WO2019144915A1 (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN106158946A (zh) 具有周期性碳掺杂的氮化镓的高电子迁移率晶体管
CN103003931A (zh) 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法
US10347755B2 (en) Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate
CN218039219U (zh) 一种高迁移率晶体管的外延结构
CN108767008B (zh) 一种具有高阻GaN缓冲层的HEMT及其制备方法
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
CN111211159A (zh) 硅基氮化镓射频器件射频损耗的抑制方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN208368514U (zh) 基于Si衬底的GaN基射频器件外延结构
CN111009579A (zh) 半导体异质结构及半导体器件
CN114262937A (zh) 一种氮化镓外延结构的制备方法
Fahle et al. Buffer development for GaN power electronic applications using extrinsic carbon doping for a super-lattice structure
JP2013187368A (ja) 窒化ガリウム系半導体エピタキシャルウェハの製造方法及び高周波デバイス用エピタキシャルウェハ
CN114420753A (zh) HEMT器件、基于GaN衬底的HEMT外延结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130626