CN103178870B - 一种跳频信号发生器及跳频方法 - Google Patents

Abstract

本发明公开了一种跳频信号发生器及跳频方法，包括：在确定调制类型后，根据配置的相位控制字选择调制相码给相位加法器以实现相位调制，根据配置的幅度控制字选择调制幅度以实现幅度调制；相位加法器将频率控制字累加后的累加值和调制相码之和作为载波存储器的读地址；载波存储器根据读地址读出载波幅度后实现相位‑幅度的转换；将载波幅度与调制幅度相乘后送给数模转换器DAC完成数模转换。本发明实施例提供的技术方案可以支持多种调制类型，灵活性好，很容易添加其它调制类型。

Description

一种跳频信号发生器及跳频方法

技术领域

本发明涉及跳频通信技术领域，尤其涉及一种跳频信号发生器及跳频方法。

背景技术

跳频是最常用的扩频方式之一，跳频通信是一种收发双方传输信号的载波频率按照预定规律进行离散变化的通信方式。跳频通信主要用于军用无线电通信和民用移动通信，其工作方式一般以语音为主，也可传输数据。随着跳频技术的不断发展，其应用也越来越广泛。跳频通信设备，例如跳频电台和侦察接收机之类的装置，在性能测试过程中常常要用到跳频信号发生器作为激励源。

现有技术中，采用如下方式设计跳频信号发生器及进行跳频处理：

采用FPGA(Field Programmable Gate Array，现场可编程门阵列)和DDS(DirectDigital Synthesizer，直接数字式频率合成器)技术，实现了一种跳频信号发生器。图1为跳频信号发生器功能框图示意，如图1所示，其工作原理如下：

数字信号处理器DSP(Digital Signal Processing，数字信号处理)用户接口将用户设置的跳频参数配置给FPGA；跳频所用的载波频率控制字表预先存放在DDR2DRAM(DDR2：Double Data Rate 2，双倍数据速率2；DRAM：Dynamic Random Access Memory，动态随机存取存储器)中；FPGA内部实现DDS功能，通过存储控制模块访问DDR2DRAM，通过取点控制模块取出频率控制字，并由DDS按照频率控制字输出波形；DAC(Digital Analog Converter，数模转换器)完成数模转换；随后经过滤波、幅度放大、衰减、偏移等处理后输出频率跳变的载波。

该方案在DDS信号发生器的基础上通过FPGA编程和软件编程实现了跳频功能，成本低、灵活性好。但是其不足在于：不能提供调制功能，只能作为跳频本振源使用。

跳频通信系统的调制方式有很多，例如QPSK(Quadrature Phase Shift Keyed，四相移键控)、QASK(Quaternary Amplitude Shift Keying，正交幅移键控)、DPSK(Differential Phase Shift Keying，差分相移键控)等，其本质都是用基带信号来调制载频的幅度、相位中的一个或者两个。

在现有技术中，提供了一种利用AD9854实现跳频调制系统的方案如下：

AD9854是一款支持PSK(Phase Shift Keying，相移键控)、BPSK(Binary PSK，二进制相移键控)、AM(Amplitude，调幅)等调制类型的DDS芯片，内部有多个可设置的寄存器，用以控制DDS工作模式。图2为AD9854的FSK(Frequency Shift Keying，频移键控)调制示意图，如图2所示，下面以FSK调制为例，说明其工作原理如下：

DSP模块通过控制线、地址线和数据线的并行接口控制AD9854；DSP模块内部的跳频码序列发生器产生频率控制字并配置给AD9854内部的频率控制字寄存器；待调制的数据包经过RS编码(RS码又称里所码，即Reed-solomon codes)和交织后形成0、1数据送给AD9854的专用FSK管脚；AD9854根据专用FSK管脚输入的0、1数据切换其内部的频率控制字寄存器，从而产生FSK信号；经过滤波以及射频处理后由天线发射出去。

该方案中的跳频调制系统具有如下不足：调制的实现方式较为复杂；通过修改AD9854内部寄存器的方式来实现跳频，造成换频时间多达几十纳秒，也就降低了跳频速率；用DSP模块完成跳频码序列发生器，大大增加了软件负担；AD9854作为专用芯片，存在设计上的不灵活性，只支持正弦形状的载波，调制类型也不够丰富，不支持跳频通信中常用的QPSK调制。

发明内容

本发明实施例提供了一种跳频信号发生器，用以提供丰富的调制功能，该跳频信号发生器包括：

调制类型控制模块，用于在确定调制类型后，根据配置的相位控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制相码给相位加法器以实现相位调制，根据配置的幅度控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制幅度给幅度调制乘法器以实现幅度调制；

相位加法器，用于将频率控制字累加后的累加值和调制相码之和作为载波存储器的读地址；

载波存储器，用于根据读地址读出载波幅度后给幅度调制乘法器，实现相位－幅度的转换；

幅度调制乘法器，用于将载波幅度与调制幅度相乘后送给DAC完成数模转换；

调制类型控制模块工作的顺序与相位加法器、载波存储器和幅度调制乘法器之间的工作顺序无严格的时序关系；

调制偏移乘法器，用于将调制源幅度与调制偏移系数相乘，并用该乘积控制载波的幅度或者相位。

较佳地，调制类型控制模块还可以进一步用于：

在确定调制类型为AM时，选择给相位加法器的调制相码为0；

在确定调制类型为ASK后，选择给相位加法器的调制相码为0，选择给幅度调制乘法器的调制幅度为ASK调制所用的幅度控制字；

在确定调制类型为PM时，选择给幅度调制乘法器的调制幅度为1；

在确定调制类型为BPSK时，选择给幅度调制乘法器的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字；

在确定调制类型为QPSK时，选择给幅度调制乘法器的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字。

较佳地，调制类型控制模块还可以进一步用于：

在确定调制类型为AM时，选择给幅度调制乘法器的调制幅度为调制源幅度与调制偏移系数的乘积；

在确定调制类型为ASK后，选择的幅度控制字包括ASK的两个幅度，根据调制源幅度的MSB，在二者之间进行跳变；

在确定调制类型为PM时，选择给相位加法器的调制相码为调制源幅度与调制偏移系数的乘积；

在确定调制类型为BPSK时，选择的相位控制字包括BPSK的两个相位，根据调制源幅度的MSB，在二者之间进行跳变；

在确定调制类型为QPSK时，选择的相位控制字包括QPSK的四个相位，根据调制波幅度的MSB和次高位，在四者之间进行跳变。

较佳地，还可以进一步包括：

调制源选择器，用于选择调制偏移乘法器所使用的调制源幅度。

较佳地，调制源选择器还可以进一步用于选择外部调制源幅度或内部调制源幅度，外部调制源由调制ADC作模数转换得到，内部调制源根据用户选择的标准波形进行配置。

较佳地，还可以进一步包括：

调制波存储器，用于根据预先存入的一个周期的调制波波形样点输出波形时，按照读地址取出内部调制源幅度。

较佳地，其特征在于，还可以进一步包括：

调制相位累加器，用于控制内部调制源的生成速率。

较佳地，调制相位累加器还可以进一步用于以调制波频率控制字作累加，将累加值送给调制波存储器作为读地址，通过控制调制波频率控制字的生成速率控制内部调制源的生成速率。

本发明实施例还提供了一种跳频方法，用以提供丰富的调制功能，该方法包括：

在确定调制类型后，根据配置的相位控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制相码给相位加法器以实现相位调制，根据配置的幅度控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制幅度以实现幅度调制；

相位加法器将频率控制字累加后的累加值和调制相码之和作为载波存储器的读地址；

载波存储器根据读地址读出载波幅度后实现相位－幅度的转换；

将载波幅度与调制幅度相乘后送给DAC完成数模转换；

确定调制类型后，根据配置的相位控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制相码给相位加法器以实现相位调制，根据配置的幅度控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制幅度给幅度调制乘法器以实现幅度调制，与相位加法器、载波存储器和幅度调制乘法器之间的工作顺序无严格的时序关系；

将调制源幅度与调制偏移系数相乘，并用该乘积控制载波的幅度或者相位。

较佳地，还可以进一步包括：

在确定调制类型为AM时，选择给相位加法器的调制相码为0；

在确定调制类型为ASK后，选择给相位加法器的调制相码为0，选择的调制幅度为ASK调制所用的幅度控制字；

在确定调制类型为PM时，选择的调制幅度为1；

在确定调制类型为BPSK时，选择的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字；

在确定调制类型为QPSK时，选择的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字。

较佳地，还可以进一步包括：

在确定调制类型为AM时，选择的调制幅度为调制源幅度与调制偏移系数的乘积；

在确定调制类型为ASK后，选择的幅度控制字包括ASK的两个幅度，根据调制源幅度的MSB，在二者之间进行跳变；

在确定调制类型为PM时，选择给相位加法器的调制相码为调制源幅度与调制偏移系数的乘积；

在确定调制类型为BPSK时，选择的相位控制字包括BPSK的两个相位，根据调制源幅度的MSB，在二者之间进行跳变；

在确定调制类型为QPSK时，选择的相位控制字包括QPSK的四个相位，根据调制波幅度的MSB和次高位，在四者之间进行跳变。

较佳地，还可以进一步包括：

选择使用的调制源幅度。

较佳地，在选择使用的调制源幅度时，可以选择外部调制源幅度或内部调制源幅度，外部调制源由调制ADC作模数转换得到，内部调制源根据用户选择的标准波形进行配置。

较佳地，还可以进一步包括：

根据预先存入的一个周期的调制波波形样点输出波形时，按照读地址取出内部调制源幅度。

较佳地，还可以进一步包括：

控制内部调制源的生成速率。

较佳地，在控制内部调制源的生成速率时，可以以调制波频率控制字作累加，将累加值送给调制波存储器作为读地址，通过控制调制波频率控制字的生成速率控制内部调制源的生成速率。

本发明实施例中，由于采用可编程的FPGA器件实现数字跳频，引入了调制类型，可以根据配置的相位控制字选择调制相码给相位加法器以实现相位调制，根据配置的幅度控制字选择调制幅度给幅度调制乘法器以实现幅度调制，因此，本发明实施例提供的技术方案可以支持多种调制类型，灵活性好，很容易添加其它调制类型。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为背景技术中跳频信号发生器功能框图示意；

图2为背景技术中AD9854的FSK调制示意图；

图3为本发明实施例中跳频方法实施流程示意图；

图4为本发明实施例中跳频信号发生器结构示意图；

图5为本发明实施例中FPGA内部功能模块及其外围器件的示意图；

图6为本发明实施例中一个跳频信号发生器的运用实例的实现框图示意。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。

鉴于现有技术的种种缺陷，本发明实施例中将提出一种跳频信号发生器及跳频方法，本发明实施例具有丰富的调制功能，实施中可以采用具有可编程特性的FPGA技术实现。

按本发明构思，本发明实施例不仅可以产生具有调制功能的跳频信号，同时，也是可以不进行硬件改动，只需软件灵活配置便可实现发明目的，能够作为通用的信号发生器使用。实施中，可以充分采用软件无线电的思想以更好的实现发明目的。

本发明实施例中可以采用FPGA+处理器的结构，FPGA作为核心部件产生跳频信号，DDR2DRAM用于存储频率控制字列表，但在取出频率控制字后的处理方式与现有技术不同，这种差异体现在两方面，一是FPGA内部功能模块不同，二是处理器的处理方式也不同，下面进行说明。

图3为本发明实施例中跳频方法实施流程示意图，在调频方法实施过程中，可以参考图1所示的结构，其中，相位加法器等同于加法器，载波存储器等同于波形存储器，则如图3所示，可以包括如下步骤：

步骤301、在确定调制类型后，根据配置的相位控制字选择调制相码给相位加法器以实现相位调制，根据配置的幅度控制字选择调制幅度以实现幅度调制；

步骤302、相位加法器将频率控制字累加后的累加值和调制相码之和作为载波存储器的读地址；

步骤303、载波存储器根据读地址读出载波幅度后实现相位－幅度的转换；

步骤304、将载波幅度与调制幅度相乘后送给DAC完成数模转换。

实施中，步骤301与各步骤之间并无严格的时序关系，并不一定必须在各步骤之前实施，只需保证其在相应的步骤执行之前提供调制相码或调制幅度即可。

实施中，调制类型、相位控制字、幅度控制字可以由处理器配置。可以支持如下调制类型：AM、ASK、PM(phase modulation，调相)、BPSK、QPSK。实施中，各种调制类型时调制相码和调制幅度是不相同的，下面进行说明。

实施中，还可以进一步包括：

在确定调制类型为AM时，选择给相位加法器的调制相码为0；

在确定调制类型为ASK后，选择给相位加法器的调制相码为0，选择的调制幅度为ASK调制所用的幅度控制字；

在确定调制类型为PM时，选择的调制幅度为1；

在确定调制类型为BPSK时，选择的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字；

在确定调制类型为QPSK时，选择的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字。

实施中，还可以进一步考虑调制偏移，包括幅度调制时的幅度偏移，相位调制时的相位偏移。则还可以进一步包括：

将调制源幅度与调制偏移系数相乘，并用该乘积控制载波的幅度或者相位。

实施中，还可以进一步包括：

在确定调制类型为AM时，选择的调制幅度为调制源幅度与调制偏移系数的乘积；

在确定调制类型为ASK后，选择的幅度控制字包括ASK的两个幅度，根据调制源幅度的MSB(Most Significant Bit，最高有效位)，在二者之间进行跳变；

在确定调制类型为PM时，选择给相位加法器的调制相码为调制源幅度与调制偏移系数的乘积；

在确定调制类型为BPSK时，选择的相位控制字包括BPSK的两个相位，根据调制源幅度的MSB，在二者之间进行跳变；

在确定调制类型为QPSK时，选择的相位控制字包括QPSK的四个相位，根据调制波幅度的MSB和次高位，在四者之间进行跳变。

实施中，还可以进一步考虑调制源的来源，选择内部还是外部调制源。则还可以进一步包括：

选择使用的调制源幅度。

具体实施中，在选择使用的调制源幅度时，可以选择外部调制源幅度或内部调制源幅度，外部调制源由调制ADC(Analog-to-Digital Converter，模数转换器)作模数转换得到，内部调制源根据用户选择的标准波形进行配置。

实施中，还可以进一步考虑调制波的形状。则还可以进一步包括：

根据预先存入的一个周期的调制波波形样点输出波形时，按照读地址取出内部调制源幅度。

实施中，还可以进一步考虑控制调制速率。则还可以进一步包括：

控制内部调制源的生成速率。

具体实施中，在控制内部调制源的生成速率时，可以以调制波频率控制字作累加，将累加值送给调制波存储器作为读地址，通过控制调制波频率控制字的生成速率控制内部调制源的生成速率。

基于同一发明构思，本发明实施例中还提供了一种跳频信号发生器，下面进行说明。

图4为跳频信号发生器结构示意图，如图4所示，跳频信号发生器中可以包括：

调制类型控制模块318，用于在确定调制类型后，根据配置的相位控制字选择调制相码给相位加法器以实现相位调制，根据配置的幅度控制字选择调制幅度给幅度调制乘法器以实现幅度调制；

相位加法器314，用于将频率控制字累加后的累加值和调制相码之和作为载波存储器的读地址；

载波存储器315，用于根据读地址读出载波幅度后给幅度调制乘法器，实现相位－幅度的转换；

幅度调制乘法器319，用于将载波幅度与调制幅度相乘后送给DAC完成数模转换。

实施中，调制类型、相位控制字、幅度控制字可以由处理器配置。可以支持如下调制类型：AM、ASK、PM、BPSK、QPSK。实施中，各种调制类型时调制相码和调制幅度是不相同的，调制类型控制模块处理方式也不同，下面进行说明。

实施中，调制类型控制模块可以进一步用于：

在确定调制类型为AM时，选择给相位加法器的调制相码为0；

在确定调制类型为ASK后，选择给相位加法器的调制相码为0，选择给幅度调制乘法器的调制幅度为ASK调制所用的幅度控制字；

在确定调制类型为PM时，选择给幅度调制乘法器的调制幅度为1；

在确定调制类型为BPSK时，选择给幅度调制乘法器的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字；

在确定调制类型为QPSK时，选择给幅度调制乘法器的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字。

实施中，还可以进一步考虑调制偏移，包括幅度调制时的幅度偏移，相位调制时的相位偏移。则还可以进一步包括：

调制偏移乘法器317，用于将调制源幅度与调制偏移系数相乘，并用该乘积控制载波的幅度或者相位。

实施中，调制类型控制模块还可以进一步用于：

在确定调制类型为AM时，选择给幅度调制乘法器的调制幅度为调制源幅度与调制偏移系数的乘积；

在确定调制类型为ASK后，选择的幅度控制字包括ASK的两个幅度，根据调制源幅度的MSB，在二者之间进行跳变；

在确定调制类型为PM时，选择给相位加法器的调制相码为调制源幅度与调制偏移系数的乘积；

在确定调制类型为BPSK时，选择的相位控制字包括BPSK的两个相位，根据调制源幅度的MSB，在二者之间进行跳变；

在确定调制类型为QPSK时，选择的相位控制字包括QPSK的四个相位，根据调制波幅度的MSB和次高位，在四者之间进行跳变。

实施中，还可以进一步考虑调制源的来源，选择内部还是外部调制源。则还可以进一步包括：

调制源选择器321，用于选择调制偏移乘法器所使用的调制源幅度。

具体实施中，调制源选择器还可以进一步用于选择外部调制源幅度或内部调制源幅度，外部调制源由调制ADC作模数转换得到，内部调制源根据用户选择的标准波形进行配置。

实施中，还可以进一步考虑调制波的形状。则还可以进一步包括：

调制波存储器316，用于根据预先存入的一个周期的调制波波形样点输出波形时，按照读地址取出内部调制源幅度。

实施中，还可以进一步考虑控制调制速率。则还可以进一步包括：

调制相位累加器320，用于控制内部调制源的生成速率。

具体实施中，调制相位累加器还可以进一步用于以调制波频率控制字作累加，将累加值送给调制波存储器作为读地址，通过控制调制波频率控制字的生成速率控制内部调制源的生成速率。

下面以实例来进行说明，以便更好的理解如何实施本发明。

图5为FPGA内部功能模块及其外围器件的示意图，如图5所示，在采用FPGA+处理器架构下，可以包括：

通信接口310，将处理器发来的指令转发给FPGA内部其它模块。

时钟模块311，对外部提供的参考时钟进行频率合成，为内部其它模块提供工作时钟。

存储、取点控制模块312，与现有技术图1的存储控制模块和取点控制模块的作用相同，包括:(a)将处理器配置的频率控制字列表写入到DRAM中；(b)按照处理器设置的跳频速率从DRAM中取出频率控制字331，并送给相位累加器。此处，处理器配置的信息301可以包括：频率控制字列表、跳频速率控制字。

相位累加器313，对频率控制字累加；频率控制字决定了最终输出波形的频率。

相位加法器314，对累加值332和调制相码333相加，二者之和作为载波存储器的读地址334。

载波存储器315，相当于图1中的波形存储器，处理器可以预先存入一个周期的载波波形样点302，根据读地址334读出载波幅度335，实现相位－幅度的转换。在现有技术的图1中，载波存储器输出的波形样点是直接输出给DAC的。但在本发明实施中，则是通过如下模块对波形的幅度、相位完成调制。

调制相位累加器320，用于控制内部调制源的速率并产生调制波存储器的读地址；具体实现方式可以是以处理器配置的调制波频率控制字307作累加，累加值送给调制波存储器作为读地址339，调制波频率控制字307决定了内部调制波的速率——即调制速率。

调制波存储器316，处理器配置本模块的信息303为一个周期的调制波波形样点。调制波波形样点被预先存入调制波存储器，输出波形时，调制波存储器按照读地址339取出内部调制源幅度336；

调制源选择器321，根据处理器的命令306选择外部调制源幅度341或者内部调制源幅度336。在本发明实施例中可以支持外部调制源和内部调制源，外部调制源可以由调制ADC作模数转换得到，内部调制源可以由处理器根据用户选择的标准波形进行配置，可以是正弦波、方波、锯齿波等。

调制偏移乘法器317，将选择后的调制源幅度340乘上处理器配置的调制偏移系数304，二者乘积337用于控制载波的幅度或者相位。

调制类型控制模块318，其核心是一个选择器。根据处理器设置的调制类型，选择合适的调制相码333给相位加法器从而实现相位调制；选择合适的调制幅度338给幅度调制乘法器以实现幅度调制。处理器配置给本模块的信息包括：调制类型305、PSK调制所用的多个相位控制字308、ASK调制所用的两个幅度控制字309。

幅度调制乘法器319，将载波幅度335与调制幅度338相乘，二者乘积送给DAC。

实施例中，采用FPGA技术构建了一个适用于多种调制类型的硬件平台，体现了软件无线电的思想。通过处理器设置不同的参数，就可以实现不同的调制类型。

处理器配置的调制波频率控制字307决定了调制速率；调制波波形样点303决定了调制波的形状；调制源选择命令306决定选择内部或者外部调制源；调制偏移系数304决定了调制偏移，包括幅度调制时的幅度偏移，相位调制时的相位偏移。

调制类型可以由处理器进行配置，实施中可以支持如下调制类型：AM、ASK、PM、BPSK、QPSK。经过调制类型控制模块318的处理，各种调制类型时调制相码333和调制幅度338是不相同的。下面进行说明。

(1)、调制类型为AM。

调制类型控制模块318送给相位加法器的调制相码333＝0；

调制类型控制模块318送给幅度调制乘法器的调制幅度338＝调制源幅度340×调制偏移系数304，调制偏移系数决定了AM的调制深度。

最终输出波形的幅度＝载波幅度335×调制源幅度340×调制偏移系数304，也就实现了AM调制。

(2)、调制类型为ASK。

调制相码333＝0；

调制幅度338＝ASK调制所用的幅度控制字309。处理器配置的幅度控制字309包括ASK的两个幅度，根据内部调制源或者外部调制源幅度的MSB，在二者之间进行跳变，从而实现ASK。

最终输出波形的幅度＝载波幅度335×ASK幅度控制字309。

(3)、调制类型为PM。

调制幅度338＝1；

调制相码333＝调制源幅度340×调制偏移系数304，调制偏移系数决定了PM的相位偏移。

因此，最终输出波形的幅度＝载波幅度335，但输出波形的相位受到调制源幅度的控制，也就实现了PM。

(4)、调制类型为BPSK。

调制幅度338＝1；

调制相码333＝PSK调制所用的相位控制字308；处理器配置的相位控制字308包括BPSK的两个相位，根据内部调制源或者外部调制源幅度的MSB，在二者之间进行跳变，从而实现BPSK。

BPSK时的最终输出波形的幅度＝载波幅度335。

(5)、调制类型为QPSK。

调制幅度338＝1；

调制相码333＝PSK调制所用的相位控制字308；处理器配置的相位控制字308包括QPSK的四个相位，根据内部调制波或者外部调制波幅度的MSB和次高位，在四者之间进行跳变，从而实现QPSK。

QPSK时的最终输出波形的幅度＝载波幅度335。

下面再以一个跳频信号发生器的运用实例进行说明。

图6是一个跳频信号发生器的运用实例的实现框图示意，如图6所示，各模块功能可以如下：

处理器401：实现系统控制以及信号处理，包括(1)通过用户接口接受用户控制；(2)控制Flash存储器；(3)计算跳频信号的各个参数，并配置给FPGA。

用户接口402：包括键盘、显示以及控制端口，例如GPIB(General-PurposeInterface Bus，通用接口总线)、LAN(Local Area Network，局域网)、USB(UniversalSerial BUS，通用串行总线)等。

Flash存储器403：存储载波波形样点和调制波波形样点，则输出信号前处理器从Flash存储器中读出二者，并配置给FPGA。

时钟电路404：给FPGA提供高精度的参考时钟。

FPGA芯片405：按照处理器的设置，输出跳频信号411。

DRAM模块406，采用DDR2DRAM，用于存储频率字控制字列表。

外调ADC模块407，模数转换器，将模拟的外部调制源转换为数字量送给FPGA。

数模转换器DAC模块408，将数字信号612转换为模拟量412。

模拟电路409，处理DAC输出的模拟信号，包括滤波、衰减、放大等，就产生了最终的跳频信号413。

由上述实施例可见，本发明实施例提供的技术方案可以支持多种调制类型，包括AM、ASK、PM、BPSK、QPSK。由于采用可编程的FPGA器件实现数字跳频，因此本发明实施例灵活性好，很容易添加其它调制类型。

本发明实施例提供的技术方案可以在通用的硬件平台上实施，只需软件合理配置，就可以实现不同的调制类型、调制参数，体现了软件无线电的思想。

作为支持调制功能的跳频信号发生器，在本发明实施例提供的技术方案中，很多参数都是可以通过软件配置的，包括调制类型、调制速率、调制偏移、调制波形状、调制源选择、载波形状，以及跳频图案、跳频速率等。而且，只需将频率控制字修改为由处理器直接配置，则本发明实施例提供的技术方案也可用作通用的信号发生器。

传统的跳频通信系统的换频时间较长，因为基带信号只能在跳频驻留时间内传送，因此过长的换频时间会对基带信号有损伤。而本发明实施例提供的技术方案所实现的跳频调制，在载波频率切换时，换频时间仅为一个系统主时钟的周期，目前主流FPGA支持的工作时钟频率高达几百兆赫兹，因此本发明实施例提供的技术方案的换频时间很短，对信号损伤小。

由于采用大容量的DRAM存放频率控制字列表，因此本发明实施例提供的技术方案可以支持很多的跳频频率数；

由于采用DDS技术，DDS的相位连续、频率捷变等特点使得本发明实施例提供的技术方案具有较高的跳频速率、较短的换频时间。因此，基于本发明实施例提供的技术方案的跳频通信系统具有很强的抗干扰能力。

总之，本发明实施例提供的技术方案可以不仅可应用于测试测量领域的跳频信号发生器，对于跳频通信系统也是一个有益的参考。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种跳频信号发生器，其特征在于，包括：

调制类型控制模块，用于在确定调制类型后，根据配置的相位控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制相码给相位加法器以实现相位调制，根据配置的幅度控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制幅度给幅度调制乘法器以实现幅度调制；

相位加法器，用于将频率控制字累加后的累加值和调制相码之和作为载波存储器的读地址；

载波存储器，用于根据读地址读出载波幅度后给幅度调制乘法器，实现相位－幅度的转换；

幅度调制乘法器，用于将载波幅度与调制幅度相乘后送给数模转换器DAC完成数模转换；

调制类型控制模块工作的顺序与相位加法器、载波存储器和幅度调制乘法器之间的工作顺序无严格的时序关系；

调制偏移乘法器，用于将调制源幅度与调制偏移系数相乘，并用该乘积控制载波的幅度或者相位；

其中，所述调制类型控制模块进一步用于：

在确定调制类型为调幅AM时，选择给相位加法器的调制相码为0；

在确定调制类型为幅移键控ASK时，选择给相位加法器的调制相码为0，选择给幅度调制乘法器的调制幅度为ASK调制所用的幅度控制字；

在确定调制类型为调相PM时，选择给幅度调制乘法器的调制幅度为1；

在确定调制类型为二进制相移键控BPSK时，选择给幅度调制乘法器的调制幅度为1，选择给相位加法器的调制相码为相移键控PSK调制所用的相位控制字；

在确定调制类型为四相移键控QPSK时，选择给幅度调制乘法器的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字。

2.如权利要求1所述的跳频信号发生器，其特征在于，调制类型控制模块进一步用于：

在确定调制类型为AM时，选择给幅度调制乘法器的调制幅度为调制源幅度与调制偏移系数的乘积；

在确定调制类型为ASK后，选择的幅度控制字包括ASK的两个幅度，根据调制源幅度的最高有效位MSB，在二者之间进行跳变；

在确定调制类型为PM时，选择给相位加法器的调制相码为调制源幅度与调制偏移系数的乘积；

在确定调制类型为BPSK时，选择的相位控制字包括BPSK的两个相位，根据调制源幅度的MSB，在二者之间进行跳变；

在确定调制类型为QPSK时，选择的相位控制字包括QPSK的四个相位，根据调制波幅度的MSB和次高位，在四者之间进行跳变。

3.如权利要求1所述的跳频信号发生器，其特征在于，进一步包括：

调制源选择器，用于选择调制偏移乘法器所使用的调制源幅度。

4.如权利要求3所述的跳频信号发生器，其特征在于，调制源选择器进一步用于选择外部调制源幅度或内部调制源幅度，外部调制源由调制模数转换器ADC作模数转换得到，内部调制源根据用户选择的标准波形进行配置。

5.如权利要求4所述的跳频信号发生器，其特征在于，进一步包括：

调制波存储器，用于根据预先存入的一个周期的调制波波形样点输出波形时，按照读地址取出内部调制源幅度。

6.如权利要求5所述的跳频信号发生器，其特征在于，进一步包括：

调制相位累加器，用于控制内部调制源的生成速率。

7.如权利要求6所述的跳频信号发生器，其特征在于，调制相位累加器进一步用于以调制波频率控制字作累加，将累加值送给调制波存储器作为读地址，通过控制调制波频率控制字的生成速率控制内部调制源的生成速率。

8.一种跳频方法，其特征在于，包括如下步骤：

在确定调制类型后，根据配置的相位控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制相码给相位加法器以实现相位调制，根据配置的幅度控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制幅度以实现幅度调制；

相位加法器将频率控制字累加后的累加值和调制相码之和作为载波存储器的读地址；

载波存储器根据读地址读出载波幅度后实现相位－幅度的转换；

将载波幅度与调制幅度相乘后送给DAC完成数模转换；

确定调制类型后，根据配置的相位控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制相码给相位加法器以实现相位调制，根据配置的幅度控制字、调制源幅度和调制偏移系数中一种或者几种，选择调制幅度给幅度调制乘法器以实现幅度调制，与相位加法器、载波存储器和幅度调制乘法器之间的工作顺序无严格的时序关系；

将调制源幅度与调制偏移系数相乘，并用该乘积控制载波的幅度或者相位；

其中，进一步包括：

在确定调制类型为AM时，选择给相位加法器的调制相码为0；

在确定调制类型为ASK后，选择给相位加法器的调制相码为0，选择的调制幅度为ASK调制所用的幅度控制字；

在确定调制类型为PM时，选择的调制幅度为1；

在确定调制类型为BPSK时，选择的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字；

在确定调制类型为QPSK时，选择的调制幅度为1，选择给相位加法器的调制相码为PSK调制所用的相位控制字。

9.如权利要求8所述的方法，其特征在于，进一步包括：

在确定调制类型为AM时，选择的调制幅度为调制源幅度与调制偏移系数的乘积；

在确定调制类型为ASK后，选择的幅度控制字包括ASK的两个幅度，根据调制源幅度的MSB，在二者之间进行跳变；

在确定调制类型为PM时，选择给相位加法器的调制相码为调制源幅度与调制偏移系数的乘积；

在确定调制类型为BPSK时，选择的相位控制字包括BPSK的两个相位，根据调制源幅度的MSB，在二者之间进行跳变；

在确定调制类型为QPSK时，选择的相位控制字包括QPSK的四个相位，根据调制波幅度的MSB和次高位，在四者之间进行跳变。

10.如权利要求8所述的方法，其特征在于，进一步包括：

选择使用的调制源幅度。

11.如权利要求10所述的方法，其特征在于，在选择使用的调制源幅度时，选择外部调制源幅度或内部调制源幅度，外部调制源由调制ADC作模数转换得到，内部调制源根据用户选择的标准波形进行配置。

12.如权利要求11所述的方法，其特征在于，进一步包括：

根据预先存入的一个周期的调制波波形样点输出波形时，按照读地址取出内部调制源幅度。

13.如权利要求12所述的方法，其特征在于，进一步包括：

控制内部调制源的生成速率。

14.如权利要求13所述的方法，其特征在于，在控制内部调制源的生成速率时，以调制波频率控制字作累加，将累加值送给调制波存储器作为读地址，通过控制调制波频率控制字的生成速率控制内部调制源的生成速率。