CN103152055A - 编码和解码通信系统中的信道的设备和方法 - Google Patents

Abstract

本发明为编码和解码通信系统中的信道的设备和方法，本发明提供了一种用于产生低密度奇偶校验检查（LDPC）码的奇偶校验检查矩阵的设备和方法。读取存储的奇偶校验检查矩阵；利用所述存储的奇偶校验检查矩阵对信号进行LDPC编码；其中码率为3/5而且码字长度为16200。

Description

编码和解码通信系统中的信道的设备和方法

本申请是申请日为2009年2月18日、申请号为200980105340.8、发明名称为“用于编码和解码使用低密度奇偶校验检查码的通信系统中的信道的设备和方法”的发明专利申请的分案申请。

技术领域

本发明一般地涉及使用低密度奇偶校验检查（LDPC）码的通信系统，更具体地，涉及用于产生特殊类型的LDPC码的信道编码/解码设备和方法。

背景技术

在无线通信系统中，由于信道中的多种噪音、衰落现象和码间干扰（ISI），链路性能显著降低。因此，为了实现要求高的数据吞吐量和可靠性的高速数字通信系统，例如下一代移动通信、数字广播和移动互联网，需要开发一种用于克服噪声、衰落和ISI的技术。近来，对涉及纠错码在通过有效恢复失真的信息来提高通信可靠性中的使用，进行了深入的研究。

LDPC码，首先由Gallager在二十世纪六十年代提出，由于其不能够被过去的技术所解决的复杂的实现，LDPC码一直未被充分利用。然而，由Berrou、Glavieux和Thitimajshima于1993年发现的Turbo码，展示出接近Shannon信道极限的性能。这样，已经对重复解码和基于图形的信道编码以及对Turbo码的性能和特性的分析进行了研究。由于该研究，LDPC码在二十世纪九十年代后期被重新研究，证明如果通过应用基于在对应于LDPC码的Tanner图（因子图的特殊情况）上的和积（sum-product）算法的重复解码，对LDPC码进行解码，则LDPC码具有接近Shannon信道极限的性能。

LDPC码通常使用图形表示技术来表示，基于图形理论、代数和概率论的方法，能够分析很多特性。通常，信道码的图模型对码的说明有益。通过将编码的比特上的信息映射到图形中的顶点（vertex）并且通过将比特之间的关系映射到图形的边（edge），有可能考虑如下的通信网络：在该通信网络中顶点通过边交换预定的消息。这使得有可能导出自然的解码算法。例如，从被作为一种图形的格子（trellis）中导出的解码算法能够包括公知的Viterbi算法和Bahl、Cocke、Jelinek和Raviv（BCJR）算法。

LDPC码通常定义为奇偶校验检查矩阵，能够利用二分图（bipartitegraph）表示，该二分图指Tanner图。在构成图形的二分图顶点中，图形分成两个不同的类型，LDPC码由顶点组成的二分图表示，一些二分图命名为变量节点，其他的二分图命名为检查节点。变量节点一对一映射到编码的比特。

参考图1和图2，将说明用于LDPC码的图形表示方法。

图1示出由4行8列组成的LDPC码的奇偶校验检查矩阵H₁的例子。参考图1，由于列的数目为8，LDPC码产生8位长的码字（codeword），列映射到8个编码的比特。

图2为说明对应于图1的H₁的Tanner图的图。

参考图2，LDPC码的Tanner图由8个变量节点x₁(202),x₂(204),x₃(206),x₄(208),x₅(210),x₆(212),x₇(214)和x₈(216)和4个检查节点218、220、222和224组成。LDPC码的奇偶校验检查矩阵H₁的第i列和第j行分别映射到变量节点x_i和第j个检查节点。此外，值1，即，非零值，位于LDPC码的奇偶校验检查矩阵H₁的第i列和第j行相互交叉的点上，指出在如图2所示的Tanner图上的变量节点x_i和第j个检查节点之间存在边。

在LDPC码的Tanner图中，变量节点和检查节点的度定义为连接到每个各自节点的边的数目，度等于对应于LDPC码的奇偶校验检查矩阵中关联的节点的列或行中的非零输入的数目。例如，在图2中，变量节点x₁(202),x₂(204),x₃(206),x₄(208),x₅(210),x₆(212),x₇(214)和x₈(216)的度分别为4、3、3、3、2、2、2和2，检查节点218、220、222和224的度分别为6、5、5和5。此外，图1的奇偶校验检查矩阵H₁的列（其对应于图2的变量节点）中的非零输入的数目，等于其度4、3、3、3、2、2、2和2。图1的奇偶校验检查矩阵H₁的行（其对应于图2的检查节点）中的非零输入的数目，等于其度6、5、5和5。

为了表达LDPC码的节点的度分布，度-i（degree-i）变量节点的数目与变量节点的总数目的比率定义为f_i，度-j（degree-j）检查节点的数目与检查节点的总数目的比率定义为g_j。例如，对于对应于图1和图2的LDPC码，f₂=4/8,f₃=3/8,f₄=1/8,当i≠2,3,4时f_i=0;g₅=3/4,g₆=1/4,当j≠5,6时g_j=0。当LDPC码的长度，即，列的数目，限定为N，行的数目限定为N/2，具有上述度分布的整体奇偶校验检查矩阵中的非零输入的密度如公式（1）计算。

$\frac{2f_{2}N+3f_{3}N+4f_{4}N}{N\·N/2}=\frac{5.25}{N}\·\·\·\left(1\right)$

在公式（1）中，当N增加，奇偶校验检查矩阵中‘1’的密度降低。通常地，对于LDPC码，由于码长N与非零输入的密度成反比，具有大的N的LDPC码具有非常低的非零输入的密度。LDPC码的名称中的措词‘低密度’起源于上述关系。

接下来，参考图3，将说明在本发明中应用的结构化的LDPC码的奇偶校验检查矩阵的特性。图3示意性说明了在第二代数字视频广播卫星传输（DVB-S2）中作为标准技术采用的LDPC码，DVB-S2为欧洲数字广播标准之一。

在图3中，N₁代表LDPC码字的长度，K₁提供了信息字（information word）的长度，而(N₁-K₁）提供了奇偶检验长度。此外，整数M₁和q被确定以满足q=(N₁-K₁)/M₁。优选地，K₁/M₁最好也是整数。

参考图3，奇偶校验检查矩阵中的奇偶校验部分，即，第K₁列到第(N₁-l)列，的结构具有双对角线形状。因此，作为对应于奇偶校验部分的列上的度分布，所有的列具有度‘2’，除了最后一列具有度‘1’。

在奇偶校验检查矩阵中，信息部分、即，第0列到第(K₁-1)列的结构利用下述规则得出。

规则1：通过将对应于奇偶校验检查矩阵中的信息字的K₁个列组成每个由M₁列组成的多个组，产生总共K₁/M₁个列组（column group）。形成属于每个列组的列的方法遵循下述规则2。

规则2：首先确定在第i个列组的每个第0列的‘1’的位置（其中i＝1，…,K₁/M₁）。当在第i个列组的每个第0列的度由D_i表示时，如果为1的行的位置假设为

为1的行的位置

（K=1，2，…，D_i）在第i个列组的第j列（其中j＝1，2，…，M₁-1），如公式（2）定义。

$R_{i,j}^{\left(k\right)}=R_{i,(j-1)}^{\left(k\right)}+q\mathrm{mod}(N_1-K_1)$

k＝1，2,…,D_i，i=1,…,K₁/M₁，j=1,…,M₁-1…….（2）

根据上述规则，应该理解的是，属于第i个列组（其中i＝1,…,K₁/M₁）的列的度都等于D_i。为了更好理解根据上述规则的在奇偶校验检查矩阵上存储信息的DVB-S2LDPC码的结构，将说明下列具体的例子。

作为具体的例子，对于N₁=30，K₁=15，M₁=5和q=3，在3个列组中第0列为1的行的位置上的信息的三个序列可以表达如下。此处，出于方便该序列称为“权重-1位置序列”

$R_{\mathrm{1,0}}^{\left(1\right)}=0,$ $R_{\mathrm{1,0}}^{\left(2\right)}=1,$ $R_{\mathrm{1,0}}^{\left(3\right)}=2$

$R_{\mathrm{2,0}}^{\left(1\right)}=0,$ $R_{\mathrm{2,0}}^{\left(2\right)}=11,$ $R_{\mathrm{2,0}}^{\left(3\right)}=13$

$R_{\mathrm{3,0}}^{\left(1\right)}=0,$ $R_{\mathrm{3,0}}^{\left(2\right)}=10,$ $R_{\mathrm{3,0}}^{\left(3\right)}=14$

关于在每个列组中第0列的权重-1位置序列，对于每个列组仅对应的位置序列能够表达如下。例如：

0 1 2

0 11 13

0 10 14

换句话说，第i行的第i个权重-1位置序列顺序地代表第i个列组中为1的行的位置的信息。

利用对应于具体的例子的信息和规则1和规则2，通过形成奇偶校验检查矩阵，能够产生具有与图4的DVB-S2LDPC码相同概念的LDPC码。

已知根据规则1和规则2设计的DVB-S2LDPC码能够利用结构化的形状被有效地编码。在利用基于DVB-S2的奇偶校验检查矩阵执行LDPC编码的方法中的各个步骤将通过例子的方式说明如下。

在下述中，作为具体的例子，对N₁=16200，K₁=10800,M₁=360和q=15的DVB-S2LDPC码进行编码处理。出于方便，具有K₁长度的信息比特表示为

具有（N₁-K₁）长度的奇偶校验比特表达为

步骤1：LDPC编码器如下初始化奇偶校验比特：

$p_0=p_1=...=P_{N_1-K_1-1}=0$

步骤2：LDPC编码器从表示奇偶校验检查矩阵的存储的序列之外的第0个权重-1位置序列读取行上的信息，该行中1位于列组中。

0 2084 1613 1548 1286 1460 3196 4297 2481 3369 3451 4620 2622

$R_{\mathrm{1,0}}^{\left(1\right)}=0,$ $R_{\mathrm{1,0}}^{\left(2\right)}=2048,$ $R_{\mathrm{1,0}}^{\left(3\right)}=1613,$ $R_{\mathrm{1,0}}^{\left(4\right)}=1548,$ $R_{\mathrm{1,0}}^{\left(5\right)}=1286,$

$R_{\mathrm{1,0}}^{\left(6\right)}=1460,$ $R_{\mathrm{1,0}}^{\left(7\right)}=3196,$ $R_{\mathrm{1,0}}^{\left(8\right)}=4297,$ $R_{\mathrm{1,0}}^{\left(9\right)}=2481,$ $R_{\mathrm{1,0}}^{\left(10\right)}=3369,$

$R_{\mathrm{1,0}}^{\left(11\right)}=3451,$ $R_{\mathrm{1,0}}^{\left(12\right)}=4620,$ $R_{\mathrm{1,0}}^{\left(13\right)}=2622.$

LDPC编码器利用读取的信息和第一信息比特i₀，根据公式（3）更新具体的奇偶校验比特p_x。此处，x表示

的值，其中k＝1,2，...13。

$p_0=p_0\⊕i_0,$ $p_{2084}=p_{2064}\⊕i_0,$ $p_{1613}=p_{1613}\⊕i_0$

$p_{1548}=p_{1548}\⊕i_0,$ $p_{1286}=p_{1286}\⊕i_0,$ $p_{1460}=p_{1460}\⊕i_0$

$p_{3196}=p_{3196}\⊕i_0,$ $p_{4297}=p_{4297}\⊕i_0,$ $p_{2481}=p_{2481}\⊕i_0...\left(3\right)$

$p_{3369}=p_{3369}\⊕i_0,$ $p_{3451}=p_{3451}\⊕i_0,$ $p_{4620}=p_{4620}\⊕i_0,$

$p_{2622}=p_{2622}\⊕i_0$

在公式（3）中，

也可以表达为

表示二进制加法。

步骤3：LDPC编码器首先针对i₀后的359位信息比特i_m（其中m=1,2,...359）找出公式（4）的值。

{x+(mmodM₁)×q}mod(N₁-K₁)，M₁=360，m=1,2,...,359……（4）

在公式（4）中，x表示

的值，其中k=1,2,...,13。应该注意到公式（4）具有与公式（2）相同的概念。

接下来，LDPC编码器利用在公式（4）中找到的值执行类似于公式（3）的运算。即，LDPC编码器为i_m更新

例如，当m=1，即，为i₁，LDPC编码器更新奇偶校验比特

如公式（5）中所定义。

$p_{15}=p_{15}\⊕i_1,$ $p_{2099}=p_{2099}\⊕i_1,$ $p_{1628}=p_{1628}\⊕i_1$

$p_{1563}=p_{1563}\⊕i_1,$ $p_{1301}=p_{1301}\⊕i_1,$ $p_{1475}=p_{1475}\⊕i_1$

$p_{3211}=p_{3211}\⊕i_1,$ $p_{4312}=p_{4312}\⊕i_1,$ $p_{2496}=p_{2496}\⊕i_1...\left(5\right)$

$p_{3384}=p_{3384}\⊕i_1,$ $p_{3466}=p_{3466}\⊕i_1,$ $p_{4635}=p_{4635}\⊕i_1,$

$p_{2637}=p_{2637}\⊕i_1$

应该注意到在公式（5）中，q=15。LDPC编码器以如上所示相同的方法针对m=1,2，...,359执行上述处理。

步骤4：如在步骤2中，LDPC编码器为第361位信息比特i₃₆₀读取第1权重-1位置序列（k=1,2，...,13）的信息，并且更新具体的p_x，其中x表示

LDPC编码器通过类似地应用公式（4）对i₃₆₀后接下来的359位信息比特更新m=361,362,...，719。

步骤5：LDPC编码器对所有的组（每个都具有360位信息比特）重复步骤2、3和4。

步骤6：LDPC编码器利用公式（6）最终确定奇偶校验比特。

$p_i=p_i\⊕p_{i-1},i=\mathrm{1,2},...,N_1-K_1-1...\left(6\right)$

公式（6）的奇偶校验比特为经过LDPC编码的奇偶校验比特。

如上所述，在DVB-S2中，LDPC编码器通过步骤1到步骤6的方法执行LDPC编码。

公知LDPC码的性能与Tanner图的环特性（cycle characteristics）紧密相关。具体地，通过实验公知当长度短的（short-length）环的数目在Tanner图中很大时，会发生性能退化。这样，为了设计具有高性能的LDPC码，应该考虑Tanner图的环特性。

然而，目前没有提出过用于设计具有良好的环特性的DVB-S2LDPC码的方法。对于DVB-S2LDPC码，在不考虑Tanner图的环特性的优化时，在高信噪比（SNR）时观察到误码平台现象（error floor phenomenon）。出于这些原因，需要一种方法能够在设计具有DVB-S2结构的LDPC码时有效地提高环特性。

发明内容

已经做出本发明以解决至少上述问题和/或缺点，而且提供至少下述有益效果。因此，本发明的一方面提供了信道编码/解码设备和方法，用于在利用LDPC码的通信系统中，设计基于循环排列（circulant permutation）矩阵设计的准循环（quasi-cyclic）LDPC码的奇偶校验检查矩阵，从而设计DVB-S2LDPC码。

本发明的另一方面提供了信道编码/解码设备和方法，用于在利用LDPC码的通信系统中，设计与具有良好的Tanner图特性的DVB-S2LDPC码相同的LDPC码的奇偶校验检查矩阵。

根据本发明的一方面，提供了产生低密度奇偶校验检查（LDPC）码的奇偶校验检查矩阵的方法。确定了设计LDPC码的参数。根据所确定的参数，形成准循环LDPC码的第一奇偶校验检查矩阵。通过去除在第一奇偶校验检查矩阵中的奇偶校验部分的预定部分，产生第二奇偶校验检查矩阵。通过重新排列第二奇偶校验检查矩阵产生第三奇偶校验检查矩阵。

根据本发明的另一方面，提供了用于编码在使用低密度奇偶校验检查（LDPC）码的通信系统中的信道的方法。读取存储的奇偶校验检查矩阵。利用存储的奇偶校验检查矩阵对接收的信号进行LDPC编码。奇偶校验检查矩阵分成信息字和奇偶校验。当码率为3/5，码字长度为16200，如下表所定义地形成奇偶校验检查矩阵；

根据本发明的另一个实施例，提供了解码在使用低密度奇偶校验检查（LDPC）码的通信系统中的信道的方法。提取LDPC码的奇偶校验检查矩阵。利用提取的奇偶校验检查矩阵执行LDPC解码。提取的奇偶校验检查矩阵分成奇偶校验和信息字。当码率为3/5，而且码字长度为16200时，如下表所定义的形成奇偶校验检查矩阵；

根据本发明的另一个方面，提供了编码在使用低密度奇偶校验检查（LDPC）码的通信系统中的信道的设备。LDPC码奇偶校验检查矩阵提取器读取存储的奇偶校验检查矩阵。LDPC编码器利用存储的奇偶校验检查矩阵对接收的信号进行LDPC-编码。奇偶校验检查矩阵分成奇偶校验和信息字。当码率为3/5，而且码字长度为16200时，如下表所定义的形成奇偶校验检查矩阵；

根据本发明的另一个方面，提供了解码在利用低密度奇偶校验检查（LDPC）码的通信系统中的信道的设备。LDPC码奇偶校验检查矩阵提取器读取存储的奇偶校验检查矩阵。LDPC解码器利用读取的奇偶校验检查矩阵执行LDPC解码。读取的奇偶校验检查矩阵被分成奇偶校验和信息字。当码率为3/5，而且码字长度为16200时，如下表所定义的形成读取的奇偶校验检查矩阵；

附图说明

通过参考附图，本发明的上述的和其他的特征和有益效果通过下面详细描述变得更明显，其中：

图1为说明8位长的LDPC码的奇偶校验检查矩阵的图。

图2为说明8位长的LDPC码的奇偶校验检查矩阵的Tanner图的图。

图3为说明DVB-S2LDPC码的示意性结构的图。

图4为说明DVB-S2LDPC码的奇偶校验检查矩阵的图。

图5为说明根据本发明的实施例的奇偶校验检查矩阵的图，该奇偶校验检查矩阵根据预定的规则，通过重新排列图4的DVB-S2LDPC码的奇偶校验检查矩阵中的列和行而生成。

图6为说明根据本发明的实施例的用于设计DVB-S2LDPC码所需的准循环LDPC码的奇偶校验检查矩阵的图。

图7为说明根据本发明的实施例的通过变形用于设计DVB-S2LDPC码所需的准循环LDPC码的奇偶校验检查矩阵而获得的结果的图。

图8为说明根据本发明的实施例的设计DVB-S2LDPC码的过程的流程图。

图9为说明根据本发明的实施例的对DVB-S2LDPC码的计算机模拟结果的图。

图10为说明根据本发明的实施例的在使用重新设计的DVB-S2LDPC码的通信系统中的收发机的结构的方框图。

图11为说明根据本发明的实施例的利用LDPC码的发射设备的结构的方框图。

图12为说明根据本发明的实施例的利用LDPC码的接收设备的结构的方框图。

图13为说明根据本发明的实施例的在利用LDPC码的接收设备中的接收工作的流程图。

具体实施方式

通过参考附图，将详细描述本发明的优选实施方式。虽然在不同的附图中说明，但是相同的或相似的元件以相同的或相似的附图标记表示。可以省略本领域中公知的构造和方法的具体的说明以避免使得本发明的主体不明显。

本发明提供了用于设计具有良好的Tanner图特性的DVB-S2LDPC码的方法。此外，本发明提供了利用上述设计的LDPC码的奇偶校验检查矩阵产生LDPC码字的方法及其设备。

DVB-S2LDPC码的结构的特性利用如图4所示的DVB-S2LDPC码的奇偶校验检查矩阵描述如下。对于如图4所示的奇偶校验检查矩阵，N₁=30，K₁=15,M₁=5和q=3，并且三个列组中的第0列的行的权重-1位置序列如下所示：

0 1 2

0 11 13

0 10 14

在此，第i行的第i个权重-1位置序列顺序地代表第i个列组中为1的行的位置的信息。

根据下列规则重新构造图4的奇偶校验检查矩阵。图4为说明DVB-S2LDPC码的奇偶校验检查矩阵的图。

规则3：重新排列第0行到第（N₁-K₁-1）行，使得第(q·i+j)行位于第(M₁·j+i)行中，其中0≤i≤M₁而且0≤j≤q。

规则4：保持第0列到第（K₁-1）列不变，重新排列第K₁列到第（N₁-1）列使得第(K₁+q·i+j)列位于第(K₁+M₁·j+i)列。

根据规则3和规则4，通过重新构造图4的奇偶校验检查矩阵，获得具有如图5所示的形状的奇偶校验检查矩阵。图5为说明根据本发明的实施例的奇偶校验检查矩阵的图，该奇偶校验检查矩阵根据预定的规则，通过重新排列图4的DVB-S2LDPC码的奇偶校验检查矩阵中的列和行而生成。

如果假定图5中‘1’存在于第0行的第（N₁-1）列，应该理解的是，图5中的奇偶校验检查矩阵对应于一种准循环LDPC码，其由M₁×M₁，即，5×5大小的循环排列矩阵组成。‘循环排列矩阵’定义为通过在单位矩阵中向右一个接一个循环移位行而产生的一种排列矩阵。此外，‘准循环LDPC码’定义为通过将奇偶校验检查矩阵分成几个具有相同大小的块（block）并且通过将循环排列矩阵或零矩阵映射到块而产生的一种LDPC码。

总之，应该理解的是，能够通过规则3和规则4重新构造DVB-S2LDPC码的奇偶校验检查矩阵而获得类似准循环LDPC码的奇偶校验检查矩阵。同样地，可以预期的是，通过规则3和规则4的相反过程，能够从准循环LDPC码产生DVB-S2LDPC码。

虽然没有公知的对DVB-S2LDPC码的研究结果，但是有很多针对准循环LDPC码的公知的设计方法。用于准循环LDPC码的设计方法包括用于优化Tanner图的环特性的公知方法。

本发明的实施例提出了利用提高准循环LDPC码的Tanner图的环特性的公知方法设计DVB-S2LDPC码的方法。然而，由于提高准循环LDPC码的环特性的方法仅间接涉及到本发明，出于简化而省略其详细的描述。

利用准循环LDPC码设计DVB-S2LDPC码的方法的说明提供如下。DVB-S2LDPC码具有码字长度N₁，信息长度K₁，和奇偶校验长度（N₁-K₁），并且q=(N₁-K₁)/M₁。

准循环LDPC码的奇偶校验检查矩阵如图6所示。图6为说明根据本发明的实施例的用于设计DVB-S2LDPC码所需的准循环LDPC码的奇偶校验检查矩阵的图。如图6所示的奇偶校验检查矩阵具有（N₁-K₁）行和N₁列，而且分成M₁×M₁的局部块。出于方便，如果t＝K₁/M₁,图6的奇偶校验检查矩阵的信息部分和奇偶校验部分分别包括t个列块（column block）和q个列块，具有总共q行块（row block）。在此，N₁/M₁＝t+q。

组成图6的奇偶校验检查矩阵的各自的局部的块对应于循环排列矩阵或零矩阵。在此，循环排列矩阵具有M₁×M₁的大小，并且基于循环排列矩阵P而产生，其定义如下：

图6中，a_ij为0到M₁-1的整数或∞的值，P⁰定义为单位矩阵I，P^∞表示M₁×M₁的零矩阵。此外，奇偶校验部分中的数字‘0’表示M₁×M₁的零矩阵。

图6的奇偶校验检查矩阵的特征在于，对应于奇偶校验的列块具有单位矩阵I和循环排列矩阵

如图所示。换句话说，对应于奇偶校验的列块固定为图6所示的结构。循环排列矩阵

定义如下：

如图6所示的准循环LDPC码是在优化准循环LDPC码的环的方法中保持不变的部分，因为对应于其奇偶校验部分的列块的结构是固定的。换句话说，由于对应于奇偶校验部分的列块在图6的奇偶校验检查矩阵中被固定，对应于奇偶校验的变量节点之间的连接在Tanner图上被确定，为了优化Tanner图的环，因此仅需要优化对应于信息部分的变量节点之间的连接。

如上所述，已经存在优化准循环LDPC码的Tanner图的环特性的许多公知方法。由于用于具有优化的环特性的Tanner图的准循环LDPC码的设计方法仅间接涉及到本发明，在此省略其详细的描述。

假设确定度分布以在如下状态显示出色的性能：在该状态中奇偶校验部分的结构通过用于准循环LDPC码的设计方法，在图6的准循环奇偶校验检查矩阵中被固定。循环排列矩阵和零矩阵的位置根据度分布在对应于信息部分的列块中被确定。Tanner图的环特性由此被优化。

例如图7所示的形式通过在循环排列矩阵的第一行的最后一列中消除‘1’而得出，该循环排列矩阵

对应于图6的奇偶校验检查矩阵的第一行块的最后的第（N₁/M₁）或第（t+q）列块。图7为说明根据本发明的实施例的通过变形用于设计DVB-S2LDPC码所需的准循环LDPC码的奇偶校验检查矩阵而获得的结果的图。

需要注意的是，循环排列矩阵

在图7中被改变为下述矩阵Q。

下述规则5和规则6定义为采用规则3和规则4相反的过程。

规则5：保持第0列到第（K₁-1）列不变，重新排列第K₁到第（N₁-1）列，使得第(K₁+M₁·j+i)列位于第(K₁+q·i+j)列，其中0≤i≤M₁而且0≤j≤q。

规则6：重新排列第0行到第（N₁-K₁-1）行，使得第(M₁·j+i)行位于第(q·i+j)行。

例如，自图6的准循环LDPC码产生的LDPC码的奇偶校验检查矩阵通过采用规则5和规则6的上述过程变成具有图3所示的DVB-S2LDPC码的形式的奇偶校验检查矩阵。上述用于设计DVB-S2奇偶校验检查矩阵的方法能够总结成下述步骤，其中，该DVB-S2奇偶校验检查矩阵的码字、信息和奇偶校验长度分别为N₁、K₁、和（N₁-K₁），而且q=(N₁-K₁)/M₁。

DVB-S2LDPC码设计过程

图8为说明根据本发明的实施例的设计DVB-S2LDPC码的过程的流程图。

参考图8，在步骤801中确定用于设计预期的DVB-S2LDPC码所需的参数。此处假设为设计DVB-S2LDPC码事先已确定诸如码字长度和信息长度以及良好的度分布的参数。

接下来，在步骤803，根据步骤801中所确定的参数形成如图6所示的由M₁×M₁循环排列矩阵和零矩阵组成的准循环LDPC码的奇偶校验检查矩阵。在图6中，对应于奇偶校验部分的列块总是固定成特殊的形式。

在步骤805，通过采用用于提高准循环LDPC码的Tanner图的环特性的算法来确定对应于图6信息部分的列块的循环排列矩阵。在此可以使用任何用于提高环特性的公知算法。

在步骤807，通过在已经在步骤805得到的、图6中的奇偶校验检查矩阵的第一行的最后一列中去除‘1’而获得例如图7所示的奇偶校验检查矩阵。

在步骤809，通过对图7的奇偶校验检查矩阵应用规则5和规则6来重新排列图7的奇偶校验检查矩阵的列和行。最后获得的奇偶校验检查矩阵可以是如图3所示的DVB-S2LDPC码。

通过经上述步骤对LDPC码应用上述DVB-S2LDPC编码过程而生成码字。

为了分析DVB-S2LDPC码的性能，设计了具有下述参数的DVB-S2LDPC码。例如：

N₁=648000，K₁=38880，M₁=360，q=72

为设计具有上述参数的码率-3/5的DVB-S2LDPC码，通过应用DVB-S2LDPC码设计过程，从具有总共N₁/M₁=180列块和q=（N₁-K₁）/M₁=72行块的准循环LDPC码，能够获得例如表1和表2所示的奇偶校验检查矩阵。第i列的第i个权重-1位置序列顺序地代表第i列组中为1的行的位置的信息。

表1

表2

此外，设计了具有下述参数的DVB-S2LDPC码。例如，

N₁=16200，K₁=9720，M₁=360，q=18

为设计具有上述参数的码率-3/5的DVB-S2LDPC码，通过应用DVB-S2LDPC码设计过程，从具有总共N₁/M₁＝45列块和q=（N₁-K₁）/M₁=18行块的准循环LDPC码能够获得例如表3至表6所示的奇偶校验检查矩阵。需要注意的是，第i列的第i个权重-1位置序列顺序地代表第i列组中为1的行的位置的信息。

表3

表4

表5

表6

在新近设计的DVB-S2LDPC码和已有的DVB-S2LDPC码之间性能的比较如图9所示。图9为说明根据本发明的实施例的对DVB-S2LDPC码的计算机模拟结果的图。

应该理解的是，当附加白高斯噪声（AWGN）信道采用二进制相移键控（BPSK）调制原理时，在BER=10^-4时，实现大约0.15dB的性能改进。通过简单改变关于表1至表6中所示的奇偶校验检查矩阵的信息可以实现码率-3/5的DVB-S2LDPC码的性能改进。

参考图8所述的DVB-S2LDPC码设计过程不仅能够用于3/5的码率而且能够用于其他码率。作为用于设计具有其他码率的DVB-S2LDPC码的例子，设计了具有下述参数的DVB-S2LDPC码。

N₁=64800，K₁=43200，M₁=360，q=60

为设计具有上述参数的码率-2/3的DVB-S2LDPC码，能够通过应用图8的DVB-S2LDPC码设计过程，从具有总共N₁/M₁=180列块和q=60行块的准循环LDPC码，获得例如表7至表10所示的奇偶校验检查矩阵。

表7

表8

表9

表10

图10为说明根据本发明的实施例的使用重新设计的DVB-S2LDPC码的通信系统中的收发机的结构的方框图。

参考图10，消息u在被发送到接收机1030前被输入到发射机1010中的LDPC编码器1011。然后，LDPC编码器1011编码输入的消息u，而且提供编码的信号c到调制器1013。调制器1013调制编码的信号而且通过无线信道1020发送调制的信号s到接收器1030。然后接收机1030中的解调器1031解调由发射器1010发送的信号r，并且输出解调的信号x到LDPC解码器1033。然后，LDPC解码器1033从通过无线信道接收的数据中计算消息的估算值u。

利用重新设计的DVB-S2LDPC码的通信系统中的传输设备的详细结构如图11所示。图11为说明根据本发明的实施例的利用重新设计的LDPC码的发射设备的结构的方框图。

发射设备包括控制器1130、LDPC码奇偶校验检查矩阵提取器1110和LDPC编码器1150。

LDPC码奇偶校验检查矩阵提取器1110根据系统的要求提取LDPC码奇偶校验检查矩阵。LDPC码奇偶校验检查矩阵能够从表1至表10所示的序列信息中被提取，能够通过利用在其中存储了奇偶校验检查矩阵的存储器被提取，能够在发射设备中被给定或在发射设备中被产生。

控制器1130被适配来根据码率、码字长度或信息长度确定所需的奇偶校验检查矩阵以满足系统的要求。

LDPC编码器1150基于由控制器1130和LDPC码奇偶校验检查矩阵提取器1110读取的LDPC码奇偶校验检查矩阵信息执行编码。

图12为说明根据本发明的实施例的接收设备的结构的方框图。

图12说明了用于接收从利用重新设计的DVB-S2LDPC码的通信系统发射的信号并且从接收的信号恢复用户预期的数据的接收设备。

接收设备包括控制器1250、奇偶校验检查矩阵判决器（decider）1230、LDPC码奇偶校验检查矩阵提取器1270、解调器1210和LDPC解码器1290。

解调器1210解调接收的LDPC码，提供解调的信号到奇偶校验检查矩阵判决器1230和LDPC解码器1290。

奇偶校验检查矩阵判决器1230，在控制器1250的控制下，基于解调的信号决定系统中使用的LDPC码的奇偶校验检查矩阵。

控制器1250从奇偶校验检查矩阵判决器1230提供决定结果到LDPC码奇偶校验检查矩阵提取器1270和LDPC解码器1290。

LDPC码奇偶校验检查矩阵提取器1270，在控制器1250的控制下，提取系统所需的LDPC码的奇偶校验检查矩阵，提供所提取的奇偶校验检查矩阵到LDPC解码器1290。如上所述，LDPC码的奇偶校验检查矩阵能够从如表1至表10所示序列信息被提取，能够通过利用在其中存储了奇偶校验检查矩阵的存储器被提取，能够在发射设备中被给定，或能够在发射设备中被产生。

LDPC解码器1290，在控制器1250的控制下，基于从解调器1210提供的接收的信号和从LDPC码奇偶校验检查矩阵提取器1270提供的关于LDPC码的奇偶校验检查矩阵的信息，执行解码。

图12中接收设备的工作流程图如图13所示。

在步骤1301，解码器1210接收从利用重新设计的DVB-S2LDPC码的通信系统发射的信号，并且解调所接收的信号。此后，在步骤1303，奇偶校验检查矩阵判决器1230基于解调的信号对系统中使用的LDPC码的奇偶校验检查矩阵做出决定。

在步骤1305，来自奇偶校验检查矩阵判决器1230的决定结果被提供到LDPC码奇偶校验检查矩阵提取器1270。在步骤1307，LDPC码奇偶校验检查矩阵提取器1270提取系统所需的LDPC码奇偶校验检查矩阵，并且提供该矩阵到LDPC解码器1290。

如上所述，LDPC码的奇偶校验检查矩阵能够从如表1至表10所示序列信息被提取，能够通过利用在其中存储了奇偶校验检查矩阵的存储器被提取，能够在发射设备中被给定，或能够在发射设备中被产生。

此后，在步骤1309，LDPC解码器1290基于有关从LDPC码奇偶校验检查矩阵提取器1270提供的LDPC码的奇偶校验检查矩阵的信息，执行解码。

从上述显然看出，本发明在设计DVB-S2LDPC码中优化了Tanner图的特性，由此优化了利用LDPC码的通信系统的性能。

虽然已经参考本发明的某些优选实施例示出和说明了本发明，本领域的普通技术人员应该理解到，在不脱离所附权利要求所限定的本发明的精神和范围的前提下，可以在形式和细节上进行不同的变化。

Claims (8)

1.一种用于编码使用低密度奇偶校验检查LDPC码的通信系统中的信道的方法，包括下述步骤：

读取存储的奇偶校验检查矩阵；和

利用所述存储的奇偶校验检查矩阵对信号进行LDPC编码；

其中码率为3/5而且码字长度为16200，如下表所定义地形成所述奇偶校验检查矩阵：

2.一种用于编码使用低密度奇偶校验检查LDPC码的通信系统中的信道的方法，包括下述步骤：

读取存储的奇偶校验检查矩阵；和

利用所述存储的奇偶校验检查矩阵对信号进行LDPC编码；

其中码率为3/5而且码字长度为64800，如下表所定义地形成所述奇偶校验检查矩阵：

3.一种用于编码使用低密度奇偶校验检查LDPC码的通信系统中的信道的方法，包括下述步骤：

读取存储的奇偶校验检查矩阵；和

利用所述存储的奇偶校验检查矩阵对信号进行LDPC编码；

其中码率为2/3而且码字长度为64800，如下表所定义地形成所述奇偶校验检查矩阵：

4.如权利要求3所述的方法，其中所述奇偶校验检查矩阵具有通过将对应于信息字的列分成组而具有的多个列组，每个列组具有预定数目的列；并且

其中所述表中的每一行包括序列信息，所述序列信息指出其中‘1’位于所述奇偶校验检查矩阵的对应的列组的行的位置。

5.一种用于编码使用低密度奇偶校验检查LDPC码的通信系统中的信道的设备，包括：

用于读取存储的奇偶校验检查矩阵的LDPC码奇偶校验检查矩阵提取器；和

用于利用所述存储的奇偶校验检查矩阵对接收的信号进行LDPC编码的LDPC编码器；

其中码率为3/5而且码字长度为16200，如下表所定义地形成所述奇偶校验检查矩阵：

6.如权利要求5所述的设备，其中所述奇偶校验检查矩阵具有通过将对应于信息字的列分成组而具有的多个列组，每个列组具有预定数目的列；和

其中所述表中的每一行包括序列信息，所述序列信息指出其中‘1’位于所述奇偶校验检查矩阵的对应的列组的行的位置。

7.一种用于编码使用低密度奇偶校验检查LDPC码的通信系统中的信道的设备，包括：

用于读取存储的奇偶校验检查矩阵的LDPC码奇偶校验检查矩阵提取器；和

用于利用所述存储的奇偶校验检查矩阵对接收的信号进行LDPC编码的LDPC编码器；

其中码率为3/5而且码字长度为64800，如下表所定义地形成所述奇偶校验检查矩阵：

8.一种用于编码使用低密度奇偶校验检查LDPC码的通信系统中的信道的设备，包括：

用于读取存储的奇偶校验检查矩阵的LDPC码奇偶校验检查矩阵提取器；和

用于利用所述存储的奇偶校验检查矩阵对接收的信号进行LDPC编码的LDPC编码器；

其中码率为2/3而且码字长度为64800，如下表所定义地形成所述奇偶校验检查矩阵：

Images