CN103151250A

CN103151250A - 一种半导体器件的制造方法

Info

Publication number: CN103151250A
Application number: CN2011104005994A
Authority: CN
Inventors: 韩秋华; 李凤莲
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-12-06
Filing date: 2011-12-06
Publication date: 2013-06-12
Anticipated expiration: 2031-12-06
Also published as: CN103151250B

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，并在所述半导体衬底上依次形成界面层、高k介电层、覆盖层、牺牲层和牺牲栅电极层；在所述半导体衬底上形成虚拟栅极结构；在所述虚拟栅极结构的两侧形成一侧壁，并在所述半导体衬底上形成一层间介电层；去除所述牺牲栅电极层；去除所述牺牲层；在所述半导体衬底上依次形成一功函数金属层和一金属层，并研磨所述功函数金属层和所述金属层以露出所述层间介电层。根据本发明，在形成高k-金属栅的工艺过程中，可以避免所述虚拟栅极结构中的所述多晶硅层与所述氮化钛覆盖层之间的化学反应。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成高k-金属栅的方法。

背景技术

在半导体工艺制程达到28nm节点时，用高k介质层/金属栅结构代替传统的氮氧化硅或氧化硅介质层/多晶硅栅结构被视为解决传统的栅结构所面临的问题的主要的甚至是唯一的方法，传统的栅结构所面临的问题主要包括栅漏电、多晶硅损耗以及由薄栅氧化硅介质层所引起的硼穿透。

在高k介质层/金属栅结构的制造工艺中，首先在半导体衬底上形成虚拟栅极结构，所述虚拟栅极结构由自下而上依次层叠的高k介质层、覆盖层和多晶硅层所构成。其中，所述覆盖层的作用是阻止所述多晶硅层的扩散，其构成材料通常为氮化钛（TiN）。然而，后续工艺涉及的热处理过程会在所述多晶硅层中的Si与所述覆盖层中的TiN之间引起化学反应，从而在所述多晶硅层与所述覆盖层之间形成一钛硅界面层，由于所述钛硅界面层很难被去除，因此会影响所述金属栅的形成。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，并在所述半导体衬底上依次形成界面层、高k介电层、覆盖层、牺牲层和牺牲栅电极层；在所述半导体衬底上形成虚拟栅极结构；在所述虚拟栅极结构的两侧形成一侧壁，并在所述半导体衬底上形成一层间介电层；去除所述牺牲栅电极层；去除所述牺牲层；在所述半导体衬底上依次形成一功函数金属层和一金属层，并研磨所述功函数金属层和所述金属层以露出所述层间介电层。

进一步，形成所述虚拟栅极结构的步骤包括：图形化所述牺牲栅电极层，并采用干法蚀刻工艺依次蚀刻所述牺牲栅电极层、所述牺牲层、所述覆盖层、所述高k介电层和所述界面层。

进一步，所述牺牲层的材料为具有低介电常数的材料。

进一步，所述牺牲层的材料为SiLK。

进一步，所述牺牲层的厚度小于100埃。

进一步，所述覆盖层的材料为氮化钛。

进一步，所述牺牲栅电极层的材料为多晶硅。

进一步，在形成所述层间介电层之后，还包括：研磨所述层间介电层，以露出所述虚拟栅极结构的顶部。

进一步，采用干法蚀刻工艺去除所述牺牲栅电极层。

进一步，所述蚀刻在露出所述牺牲层时终止。

进一步，采用干法蚀刻工艺去除所述牺牲层。

进一步，所述蚀刻所使用的蚀刻气体为氨气或者氢气和氮气的混合气体。

进一步，所述功函数金属层包括一层或多层金属。

进一步，所述功函数金属层的构成材料包括氮化钛、钛铝合金或氮化钨。

进一步，所述金属层的材料包括铝。

根据本发明，在形成高k-金属栅的工艺过程中，可以避免所述虚拟栅极结构中的所述多晶硅层与所述氮化钛覆盖层之间的化学反应。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1F为本发明提出的形成高k-金属栅的方法的各步骤的示意性剖面图；

图2为本发明提出的形成高k-金属栅的方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成高k-金属栅的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

下面，参照图1A-图1F和图2来描述本发明提出的形成高k-金属栅的方法的详细步骤。

参照图1A-图1F，其中示出了本发明提出的形成高k-金属栅的方法的各步骤的示意性剖面图。

首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中形成有隔离结构101，所述隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，所述隔离结构101为浅沟槽隔离(STI)结构，其将所述半导体衬底100分为NMOS区和PMOS区。所述半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。

接下来，在所述半导体衬底100上依次形成界面层102、高k介电层103、覆盖层104、牺牲层105和牺牲栅电极层106。上述各层的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。所述界面层102的材料可包括氧化物，如二氧化硅（SiO₂）。所述高k介电层103的材料可包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，特别优选的是氧化铪、氧化锆和氧化铝。所述覆盖层104的材料可包括氮化钛和氮化钽，特别优选的是氮化钛。所述牺牲层105的材料可包括具有低介电常数的材料，其厚度小于100埃，本实施例中，所述牺牲层105的材料为陶氏化学公司（Dow Chemical）的SiLK。所述牺牲栅电极层106的材料可包括多晶硅。

接着，如图1B所示，图形化所述牺牲栅电极层106，并采用干法蚀刻工艺依次蚀刻所述牺牲栅电极层106、所述牺牲层105、所述覆盖层104、所述高k介电层103和所述界面层102，以在所述半导体衬底100上形成虚拟栅极结构107。所述蚀刻所使用的蚀刻气体包括含氟气体（CF₄、CHF₃、CH₂F₂等）、稀释气体（He、N₂等）以及氧气。

接着，如图1C所示，在所述虚拟栅极结构107的两侧形成一侧壁108，所述侧壁108可以包括至少一层氧化物层和/或至少一层氮化物层。所述侧壁108的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。然后，采用化学气相沉积工艺在所述半导体衬底100上形成一层间介电层109，以覆盖所述虚拟栅极结构107，研磨所述层间介电层109，以露出所述虚拟栅极结构107的顶部。所述层间介电层109的材料通常为氧化物。

接着，如图1D所示，采用干法蚀刻工艺纵向蚀刻所述虚拟栅极结构107中的所述牺牲栅电极层106，所述纵向蚀刻所使用的蚀刻气体包括含氟气体（CF₄、CHF₃、CH₂F₂等）、稀释气体（He、N₂等）以及氧气。所述纵向蚀刻过程在露出所述牺牲层105时终止，即所述牺牲层105起到蚀刻停止层的作用，以保护所述覆盖层104不受到所述纵向蚀刻所使用的蚀刻气体的攻击。

接着，如图1E所示，采用干法蚀刻工艺纵向蚀刻所述虚拟栅极结构107中的所述牺牲层105，所述纵向蚀刻所使用的蚀刻气体为氨气（NH₃）或者氢气和氮气（H₂/N₂）的混合气体，其不会造成所述层间介电层109的损耗。所述纵向蚀刻过程在露出所述覆盖层104时终止。

接着，如图1F所示，在所述半导体衬底100上依次形成一功函数金属层110和一金属层111，并研磨所述功函数金属层110和所述金属层111以露出所述层间介电层109。形成所述功函数金属层110和所述金属层111的工艺可以采用本领域内常用的方法，例如，物理气相沉积法或蒸镀法等。所述功函数金属层110可包括一层或多层金属，其构成材料包括氮化钛、钛铝合金或氮化钨。所述金属层111的材料包括铝。

至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，在形成高k-金属栅的工艺过程中，可以避免所述虚拟栅极结构中的所述多晶硅层与所述氮化钛覆盖层之间的化学反应。

参照图2，其中示出了本发明提出的形成高k-金属栅的方法的流程图，用于简要示出整个制造工艺的流程。

在步骤201中，提供半导体衬底，并在所述半导体衬底上依次形成界面层、高k介电层、覆盖层、牺牲层和牺牲栅电极层；

在步骤202中，在所述半导体衬底上形成虚拟栅极结构；

在步骤203中，在所述虚拟栅极结构的两侧形成一侧壁，并在所述半导体衬底上形成一层间介电层；

在步骤204中，去除所述牺牲栅电极层；

在步骤205中，去除所述牺牲层；

在步骤206中，在所述半导体衬底上依次形成一功函数金属层和一金属层，并研磨所述功函数金属层和所述金属层以露出所述层间介电层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，包括：

提供半导体衬底，并在所述半导体衬底上依次形成界面层、高k介电层、覆盖层、牺牲层和牺牲栅电极层；

在所述半导体衬底上形成虚拟栅极结构；

在所述虚拟栅极结构的两侧形成一侧壁，并在所述半导体衬底上形成一层间介电层；

去除所述牺牲栅电极层；

去除所述牺牲层；

在所述半导体衬底上依次形成一功函数金属层和一金属层，并研磨所述功函数金属层和所述金属层以露出所述层间介电层。

2.根据权利要求1所述的方法，其特征在于，形成所述虚拟栅极结构的步骤包括：图形化所述牺牲栅电极层，并采用干法蚀刻工艺依次蚀刻所述牺牲栅电极层、所述牺牲层、所述覆盖层、所述高k介电层和所述界面层。

3.根据权利要求1所述的方法，其特征在于，所述牺牲层的材料为具有低介电常数的材料。

4.根据权利要求3所述的方法，其特征在于，所述牺牲层的材料为SiLK。

5.根据权利要求1所述的方法，其特征在于，所述牺牲层的厚度小于100埃。

6.根据权利要求1所述的方法，其特征在于，所述覆盖层的材料为氮化钛。

7.根据权利要求1所述的方法，其特征在于，所述牺牲栅电极层的材料为多晶硅。

8.根据权利要求1所述的方法，其特征在于，在形成所述层间介电层之后，还包括：研磨所述层间介电层，以露出所述虚拟栅极结构的顶部。

9.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺去除所述牺牲栅电极层。

10.根据权利要求9所述的方法，其特征在于，所述蚀刻在露出所述牺牲层时终止。

11.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺去除所述牺牲层。

12.根据权利要求11所述的方法，其特征在于，所述蚀刻所使用的蚀刻气体为氨气或者氢气和氮气的混合气体。

13.根据权利要求1所述的方法，其特征在于，所述功函数金属层包括一层或多层金属。

14.根据权利要求1所述的方法，其特征在于，所述功函数金属层的构成材料包括氮化钛、钛铝合金或氮化钨。

15.根据权利要求1所述的方法，其特征在于，所述金属层的材料包括铝。