CN103119734A - 光电子半导体芯片，制造方法和在光电子器件中的应用 - Google Patents

光电子半导体芯片，制造方法和在光电子器件中的应用 Download PDF

Info

Publication number
CN103119734A
CN103119734A CN2011800452766A CN201180045276A CN103119734A CN 103119734 A CN103119734 A CN 103119734A CN 2011800452766 A CN2011800452766 A CN 2011800452766A CN 201180045276 A CN201180045276 A CN 201180045276A CN 103119734 A CN103119734 A CN 103119734A
Authority
CN
China
Prior art keywords
semiconductor chip
layer
active layer
structurized
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800452766A
Other languages
English (en)
Other versions
CN103119734B (zh
Inventor
贝恩德·伯姆
格特鲁德·克劳特
安德烈亚斯·普洛斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN103119734A publication Critical patent/CN103119734A/zh
Application granted granted Critical
Publication of CN103119734B publication Critical patent/CN103119734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明的一个实施形式描述一种光电子半导体芯片（1），包括：具有第一和第二主面（11，12）的有源层（10），其中所述有源层（10）包括半导体材料，并且在所述半导体芯片（1）工作时发射或接收辐射；结构化的层（20），所述结构化的层具有用于辐射的耦合输出和耦合输入的三维结构并且所述结构化的层在有源层（10）的光路（40）中设置在第一主面（11）上，其中所述结构化的层（20）包括无机-有机混合材料。

Description

光电子半导体芯片,制造方法和在光电子器件中的应用
相关申请交叉引用
本专利申请要求德国专利申请102010046091.5的优先权，其公开内容通过引用并入本文。
技术领域
本发明涉及一种光电子半导体芯片，一种用于制造所述半导体芯片的方法以及一种包括这样的半导体芯片的光电子器件。
背景技术
在光电子半导体芯片中，为了改进辐射在半导体芯片中的耦合输出和耦合输入，通常使表面粗糙化。在此，粗糙化的表面通常包含直接在半导体芯片的有源层中产生的结构。通常期望的是，将辐射尽可能完全地耦合输出或耦合输入，以便提高半导体芯片的效率。此外，这样的半导体芯片应当是长久耐用的以及通过少量耗费并且成本低地制造。
发明内容
根据本发明的至少一个实施形式，待实现的目的在于，提出一种具有改善的特性的光电子半导体芯片。
另一个待实现的目的在于，提出一种用于制造具有改进的特性的光电子半导体芯片的方法和一种光电子器件，所述光电子器件包括这样的半导体芯片。
作为本发明的一方面，提出一种光电子半导体芯片，包括：
-具有第一主面和第二主面的有源层，
其中所述有源层包括半导体材料或者由其构成，并且在半导体芯片运行中发射辐射或接收辐射；
-结构化的层，所述结构化的层具有用于辐射的耦合输出和耦合输入的三维结构，并且所述结构化的层在有源层的光路中设置在第一主面上，其中所述结构化的层包括无机-有机混合材料或者由其构成。
光电子半导体芯片在下文中也简称为“半导体芯片”。辐射接收在上下文中意味着，半导体芯片能够用于检测辐射。
通过三维结构，由于半导体芯片的表面上的全反射的减少尤其改进辐射的耦合输出或耦合输入。
结构化的层至少部分地设置在有源层的第一主面上并且能够仅设置在所述第一主面上。结构化的层也能够完全地覆盖有源层的第一主面，其中例如能够留出设置为用于半导体芯片的电接触的区域。有源层中的缺陷，例如点缺陷、裂纹或者也可能是微管，被结构化的层封闭或者封住。这也能够适用于第一主面的区域，所述第一主面的区域设置为用于电接触。有源层由此能够免受有害的影响，因此在这种情况下所述半导体芯片与传统的半导体芯片相比，具有更长的使用寿命，在传统的半导体芯片中，为了辐射的耦合输出和耦合输入直接使有源层的表面粗糙化。在此也能够通过结构化的层来封闭或封住延伸穿过整个有源层的缺陷，因此在半导体芯片工作时降低了短路的危险。
根据本发明，半导体材料的选择是不受限的。在此尤其使用在光谱的可见光范围（420nm至780nm波长）中发射或接收辐射的半导体材料。此外能够使用在UV范围（200nm至420nm波长）或在红外范围（≥780nm波长）中发射或接收的半导体材料。这样的半导体材料例如能够基于氮化物半导体或磷化物半导体，包括GaAs或SiC或者由其构成。此外半导体材料例如能够基于锑化物半导体、砷化物半导体或II/VI族化合物半导体。在此也能够使用这些半导体材料的组合。
“基于氮化物半导体”在上下文中意味着，有源层或III/V族氮化物半导体材料的至少一层，优选包括AlnGamIn1-n-mN，其中0≤n≤1，0≤m≤1，并且n+m≤1。在此，所述材料不必强制性具有根据上式的、数学上精确的组成。相反地，所述材料能够具有一种或多种掺杂物以及附加的组成部分，所述掺杂物以及附加的组成部分基本上不改变AlnGamIn1-n-mN材料的特有的物理特性。然而，为了简单起见，即使晶格的基本组成部分（Al、Ga、In、N）能够部分地由少量的其它物质代替，上述通式也仅包含晶格的基本组成部分（Al、Ga、In、N）。
“基于磷化物半导体”在上下文中意味着，半导体本体特别是优选包括AlnGamIn1-n-mP的有源层，其中0≤n≤1，0≤m≤1，并且n+m≤1，优选n≠0和/或m≠0。在此，所述材料不必强制性具有根据上述通式的、数学上精确的组成。相反地，所述材料能够具有一种或多种掺杂物以及附加的组成部分，所述掺杂物以及附加的组成部分基本上不改变所述材料的物理特性。然而，为了简单起见，即使晶格的基本组成部分（Al、Ga、In、P）能够部分地由少量的其它物质代替，上述通式也仅包含晶格的基本组成部分（Al、Ga、In、P）。
“基于锑化物复合半导体”在上下文中意味着，半导体本体特别是优选包括AlnInmGa1-n-mSb的有源区域，其中0≤n≤1，0≤m≤1，并且n+m≤1。在此，所述材料不必强制性具有根据上述通式的、数学上精确的组成。相反地，所述材料能够具有一种或多种掺杂物以及附加的组成部分，所述掺杂物以及附加的组成部分基本上不改变所述材料的物理特性。然而，为了简单起见，即使晶格的基本组成部分Al、Ga、In、Sb能够部分地由少量的其它物质代替，上述通式也仅包含晶格的基本组成部分Al、Ga、In、Sb。
“基于砷化物半导体”在上下文中意味着，半导体本体特别是优选包括AlnInmGa1-n-mAs的有源区域，其中0≤n≤1，0≤m≤1，并且n+m≤1。在此，所述材料不必强制性具有根据上述通式的、数学上精确的组成。相反地，所述材料能够具有一种或多种掺杂物以及附加的组成部分，所述掺杂物以及附加的组成部分基本上不改变所述材料的物理特性。然而，为了简单起见，即使晶格的基本组成部分Al、Ga、In、As能够部分地由少量的其它物质代替，上述通式也仅包含晶格的基本组成部分Al、Ga、In、As。
“基于II/VI族化合物半导体”在上下文中意味着，半导体本体特别是优选包括ZnnCd1-nSmSe1-m的有源区域，其中0≤n≤1并且0≤m≤1。在此，所述材料不必强制性具有根据上述通式的、数学上精确的组成。相反地，所述材料能够具有一种或多种掺杂物以及附加的组成部分，所述掺杂物以及附加的组成部分基本上不改变所述材料的物理特性。然而，为了简单起见，即使晶格的基本组成部分Al、Ga、In、Se能够部分地由少量的其它物质代替，上述通式也仅包含晶格的基本组成部分Al、Ga、In、Se。所述II/VI族化合物半导体包括硫化物和硒化物。
根据至少一个其它的实施形式，有源层至少部分地外延生长。有源层也能够完全地外延生长。外延生长的区域能够至少部分地是单晶的。
这样的外延层例如能够通过所谓的金属有机化学气相沉积（metalorganic chemical vapor deposition，MOCVD）来制造。这种方法一般来说是非常昂贵的且劳动强度高的，因为所使用的、例如是Me3Ge或Me3Al的金属有机化合物一般来说是昂贵、易水解的并且甚至是部分自燃的。一些化学物质，例如作为氮源的氨或肼，是腐蚀性的和/或有毒的。在这里作为示例所提到的化学物质能够用来外延生成InGaN。同样适合于其它的半导体材料的化学物质是可在市场中获得的。
在根据本发明的至少一个实施形式的半导体芯片中，有源层在相同材料中和在发射或接收相同大小的辐射量时，与传统的半导体芯片相比，具有更小的层厚。因此相对于传统的半导体芯片，制造成本降低，因为需要更少的材料、特别是外延生长的材料用于制造。与传统的半导体芯片相反，三维结构例如通过在有源层中的蚀刻，也就是说通过消减来产生。因此最初成本高地施加的外延材料的一些部分再次被去除。那么，生成三维结构的区域通常仅在边缘用于发射或接收辐射。
根据另一个实施形式，有源层具有多个层，并且能够以层堆叠的形式存在。在此，所述层中的至少一个在层堆叠中外延生长。多个层或者所有的层也能够外延生长，其中各个层能够包括相同的或不同的半导体材料或由其构成。
结构化的层尤其对于由半导体芯片发射的或接收的辐射而言是透明的。透明意味着，结构化的层具有≥85%的、特别是≥90%的透明度。透明度能够≥95%。透明度通过透射比测量来确定。在这里忽略在辐射射入或射出时所产生的菲涅尔损耗（分别约为4%）。
此外，结构化的层特别是对于所应用的辐射稳定的。由此所述结构化的层不被所应用的辐射分解和/或在工作时几乎不出现或不出现透明度损失。在半导体芯片的平均使用寿命期间，结构化的层具有其最初透明度的至少70%，特别是至少80%。在半导体芯片的平均使用寿命到期后，所述半导体芯片仍具有初始亮度的大约70%。因此，包含无机-有机混合材料或由其构成的结构化的层与包含光刻胶和例如作为掩膜在蚀刻过程中所使用的层是在根本上不同的。一般地，在传统的半导体芯片中包含这样的光刻胶的层在蚀刻过程之后也再次被去除。
根据另一个实施形式，在有源层的第二主面上设置反射层。反射层也能够直接地设置在有源层上。反射层能够是平坦的或结构化的。在反射层上能够至少部分地反射辐射，使得所述辐射随后能够从半导体芯片耦合输出或在有源层中被检测到，因此提高了半导体芯片的效率。
根据另一个实施形式，反射层能够包含金属或由其构成。金属例如能够选自银、铂、铝和这些金属的合金或组合。所述合金也能够按比例地包含其它金属。反射层特别能够包含银或银合金或者由其构成。
将第一层、第一区域或者第一装置设置或施加在第二层、第二区域或第二装置“上”，能够意味着，所述第一层，第一区域或第一装置非间接地以直接机械接触和/或电接触的方式设置或施加在所述第二层、第二区域或第二装置上，或者以与另两个层、区域或装置接触的方式设置或施加。此外，间接的接触也能够表示为，其中其它的层、区域和/或装置设置在第一层、第一区域或第一装置和第二层、第二区域或第二装置之间，或者设置在另两个层、区域或装置之间。
在第二主面上或者在第二主面和反射层之间能够产生阻挡层，以便至少部分地抑制例如是银的金属从反射层到有源层中的迁移。阻挡层能够直接地设置在第二主面上。这样的阻挡层例如能够包含TiWN或由其构成。
根据另一个实施形式，用于辐射的耦合输出或耦合输入的三维结构仅存在于结构化的层中。由此得出，有源层不具有这样的三维结构。其上设置有结构化的层的第一主面因此能够是平坦的或近似平坦的。近似平坦意味着，第一主面相关于5μm*5μm大的区域具有极限为≤50nm的和特别是≤20nm的粗糙度，或者也能够是完全平坦的。这能够用原子力显微镜（atomic force microscope，AFM）来确定。
根据另一个实施形式，有源层具有≤10μm的并且特别是≤5μm的层厚。有源层能够具有0.4μm至2μm的，特别是0.6μm至1.5μm的并且通常为0.8μm至1.2μm的，例如1μm的层厚。因此，半导体芯片例如能够是薄膜发光二极管芯片。
根据另一个实施形式，结构化的层具有0.5μm至3μm的层厚，特别是0.6μm至1.5μm的层厚。结构化的层例如能够具有1.1μm的层厚。
三维结构能够具有限定的形状。根据本发明，三维结构的形状是不受限的。在此，例如能够是通过计算和模拟优化的光子晶体结构和/或几何形状。
三维结构的形状能够这样选择，使得或者将射到结构化的层的表面上的辐射直接耦合输出，或者在半导体芯片的相对置的侧上、例如在反射层上再次反射后，将被全反射的辐射在第二次射到结构化的层表面上时以这样的角度射到所述表面上，使得不发生全反射。因此，提高从半导体芯片中的辐射提取（Strahlungsextraktion）或者发射辐射的半导体芯片的效率。在接收辐射的半导体芯片中，通过这样的三维结构改进辐射的耦合输入。
根据另一个实施形式，在结构化的层中的三维结构选自棱锥形的、棱柱形的、六面体形的、平截头棱锥体形的、圆锥形的、截锥形的结构和以上结构的组合。三维结构特别设置为紧密毗邻。
根据另一个实施形式，三维结构以≤3μm的，特别是0.08μm至2μm的清晰度成形。在此，三维结构通常具有0.5μm至2μm的清晰度。例如成形为光子晶体的三维结构，也能够具有≤0.5μm的，例如0.1μm至0.3μm的清晰度，以至于所述清晰度位于可见辐射的四分之一波长至二分之一波长的范围中。
结构化的层在三维结构之间能够具有凹槽。所述凹槽的形状能够是任意的，并且特别是匹配于三维结构。这样的凹槽能够，但不是必须，朝所有横向侧由结构化的层界定。
根据另一个实施形式，在结构化的层中的凹槽至少部分地具有0.5μm至2.8μm的，特别是0.6μm至1.4μm的，例如1μm的深度。在这样的凹槽的区域中，结构化的层的层厚为至少5nm，特别是至少20nm，其中所述层厚在此一般来说是≤50nm的。因此，结构化的层在（所述结构之间的）凹槽的区域中也能够不具有穿通部，以至于有源层被保护或者有源层中的缺陷至少部分地被封闭或封住。有源层例如在半导体芯片应被电接触的区域中也能够至少部分地不被结构化的层覆盖。
根据另一个实施形式，无机-有机混合材料包含
-有机预聚物和
-水解的缩合物，
其中所述水解的缩合物包含具有有机取代基的有机官能团硅烷，所述有机取代基至少部分地与有机预聚物交联。无机-有机混合材料，有时也称为无机-有机混合聚合物，能够大部分地、即相应于至少90重量百分比的含量地或完全地由有机预聚物和水解的缩合物组成。
这样的无机-有机混合材料的制造例如在DE4303570C2中和在该文所引用的参考文献中被描述，其内容在此通过引用并入本文。
根据另一个实施形式，水解的缩合物能够由可缩合化合物制造，所述可缩合化合物至少部分地水解并且然后缩合为水解的缩合物。可缩合化合物至少部分地选自通式为R’’’mSiX4-m的有机官能团硅烷。在此能够应用一种有机官能团硅烷或具有所述通式的、不同的有机官能团硅烷的组合。在此：
R’’’=可交联的有机取代基，
X=可水解的和可缩合的基团，
m=1，2或3，特别是1。
通式为R’’’mSiX4-m的有机官能团硅烷以及R’’’和X的含义在DE4303570C2中详细描述，其内容在此通过引用并入本文。由通式为R’’’mSiX4-m有机官能团硅烷在水解的缩合物中变为具有可交联的有机取代基的有机官能团硅烷。在无机-有机混合材料中所述有机取代基至少部分地与有机预聚物交联。
根据另一个实施形式，能够在应用其它的可缩合化合物的情况下制造水解的缩合物，所述其它的可缩合化合物选自通式为MY4的、钛和/或锆的可缩合化合物和上述化合物的组合。在这里M代表金属钛（Ti）或锆（Zr）。Y代表可水解的且可缩合的基团，其中多个Y也能够相应于一个螯合配位体。例如是β-二酮的螯合配位体能够提高所述化合物的稳定性。在每个化合物中能够分别选择Y，也就是说通式为MY4的化合物能够具有最多4个不同的Y。适合于无机-有机混合材料的、通式为MY4的钛和/或锆的化合物在DE3407087A1中进行描述，其内容在此通过引用并入本文。
根据另一个实施形式，能够在应用其它的可缩合化合物的情况下制造水解的缩合物，所述其它的可缩合化合物选自通式为R’mSiX4-m的有机官能团硅烷，其中R’=不可交联的有机残留物。此外能够在应用其它的可缩合化合物的情况下制造所述水解的缩合物，所述其它的可缩合化合物选自难挥发的氧化物，例如B2O3，P2O5和SnO2。通式为R’mSiX4-m的有机官能团硅烷和难挥发的氧化物在DE4303570C2中和在该文所引用的参考文献中描述，其内容在此通过引用并入本文。
通过溶胶凝胶法能够由可缩合化合物制造水解的缩合物，所述可缩合化合物也能够分别对应不同的可缩合化合物的组合。所述水解的缩合物能够完全地通过缩合上述可缩合化合物来制造。
适合的可交联的有机预聚物例如在DE4303570C2中描述，其内容在此通过引用并入本文。
根据一个替选的实施形式，无机-有机混合材料包含第二水解的缩合物，所述第二水解的缩合物能够由可缩合化合物来制造，所述可缩合化合物必要时至少部分地水解并且随后缩合。所述无机-有机混合材料能够完全地由第二水解的缩合物构成。所述可缩合化合物包含通式为R’mSiX4-m的有机官能团硅烷，其中1≤m≤3并且特别是m=1。
在此R’=不可交联的有机残留物，所述有机残留物保留在无机-有机混合材料中。此外，X是可水解的和/或可缩合的基团，所述基团不（完全地）残留在无机-有机混合材料中。适合的通式为R’mSiX4-m的有机官能团硅烷例如在DE4303570C2中和在该文所引用的参考文献中描述，其内容在此通过引用并入本文。X能够选自烷氧基、羟基、氯化物及其组合。在此，R’特别能够选自具有最多8个碳原子的烷基取代基，芳基取代基及其组合。R’例如能够选自甲基，乙基，丙基，异丙基，环己基，苯基及其组合。在此也能够应用通式为R’mSiX4-m的不同的有机官能团硅烷的组合。
根据所述实施形式的一个改进方案，用于制造第二水解的缩合物的可缩合化合物，如其在上文中已描述地，包括通式为MY4的钛化合物和/或锆化合物。在此也能够使用钛的和/或锆的氧化物和氢氧化物。
根据所述实施形式的一个改进方案，用于制造第二水解的缩合物的可缩合化合物，包括通式为SiX4的硅的化合物。在这里X如同之前所阐述的具有相同的含义。
通过溶胶凝胶法，能够由通式为R’mSiX4-m的有机官能团硅烷和必要时通式为MY4的钛化合物和/或锆化合物以及必要时通式为SiX4的硅化合物来制造第二水解的缩合物，所述第二水解的缩合物能够在不发生质量损失的情况下贮存至少多个月。这种第二水解的缩合物仍未完全地缩合，并且因此仍包含Si-OH-基团以及必要时Ti-OH基团和/或Zr-OH基团。通过第二水解的缩合物的硬化，能够获得真正的无机-有机混合材料。
根据另一个实施形式，无机-有机混合材料是所谓的旋涂玻璃。
根据另一个实施形式，无机-有机混合材料包括纳米颗粒，所述纳米颗粒包含TiO2和/或ZrO2或者由其构成。
根据另一个实施形式，结构化的层具有≥1.6的折射率。高的折射率能够实现辐射的良好的耦合输出，因为只有少量的全反射出现在第一主面上。
在所述实施形式的一个改进方案中，结构化的层具有≥1.8的和特别是≥1.9的折射率。所述折射率能够≥2.0，例如是2.2。这样，所述折射率能够选择为尽可能高的，以便提高从半导体芯片的耦合输出。在检测辐射的半导体芯片中高的折射率也是有利的。
折射率由折射计来确定，在折射计中能够读取或调节温度。折射率在钠D线的波长（约589nm）和在20°C的温度下确定。因此也提出所谓的nD 20。
根据另一个实施形式，无机-有机混合材料包含至少20重量%的，特别是至少30重量%的钛和/或锆（重量%=重量百分比）。无机-有机混合材料能够包含≥40重量%的和特别是≥50重量%的钛和/或锆，其中特别是应用钛。
钛含量和/或锆含量的确定与钛原子和/或锆原子（一般来说以Ti（IV）或Zr（IV）的形式存在）在无机-有机混合材料上的重量比例相关。在此不考虑氧原子或其它配位体。由于钛和/或锆的高的含量，能够获得对于结构化的层而言高的折射率。
根据另一个实施形式，结构化的层直接地设置在有源层的第一主面上。尤其，结构化的层能够良好地附着在有源层上或有源层中的半导体材料上，而为此不需要胶粘剂或独立的胶粘层。因此在制造半导体芯片时不仅弃用胶粘剂而且也舍弃在有源层和结构化的层之间施加胶粘剂的工作步骤。因此，用于这样的半导体芯片的制造成本下降。
结构化的层在有源层上的（直接的）良好的附着特别能够归因于无机-有机混合材料中的无机组成部分。由于良好的附着，结构化的层是对于机械应力不敏感的，以至于精细的三维结构也能够具有良好的稳定性。因为用于辐射的耦合输出和/或耦合输入的材料至少部分地是无机-有机混合材料，所以结构化的层尽管具有其耐抗性和硬度但却是不易碎的。这种特性特别能够归因于有机组成部分。因此在这种情况下与在传统的器件中相比，三维结构具有更高的断裂强度，在传统的器件中，结构由（易碎的）半导体材料构成。通过结构化的层的高的机械耐抗性，也保护位于其下方的半导体芯片的有源层，以至于所述半导体芯片具有更长的耐久性。
作为本发明的其它方面，提出用于制造根据本发明的至少一个实施形式的半导体芯片的方法，其中所述方法包括下述方法步骤：
（a）提供本体，所述本体包括有源层，所述有源层具有第一和第二主面；
（b）将覆层材料施加到第一主面上；
（c）使所述覆层材料结构化；以及
（d）使所述覆层材料硬化为无机-有机混合材料，其中构成结构化的层。
本体能够具有芯片的大小，以至于在所述方法中制造唯一的半导体芯片。所述本体也能够是更大的，以至于能够并行地制造多个半导体芯片。这样的本体能够具有所谓的台面蚀刻部，在所述台面蚀刻部上所述本体能够很好地被分隔（分开）。所述本体能够是晶片。
所述方法不应用蚀刻工序，特别是不在有源层中进行蚀刻以用于在半导体芯片的表面上生成三维结构。如之前所阐述地，由此在这种情况下与应用传统的具有蚀刻工序的方法相比，没有或几乎没有有源层的晶体缺陷露出或者甚至增加。因此尤其改进有源层的质量，并且在制造半导体芯片时将次品减到最少。
根据本发明的方法可特别简单地执行并且是成本低的，因为所述方法与传统的方法相比，不仅需要更少的工作步骤，而且需要更少的材料或化学物质。在基于具有蚀刻步骤的光刻法的传统的方法中，首先施加光刻胶并且随后进行结构化。因此，借助于光刻胶中作为掩膜的结构，执行进入到有源层中的蚀刻工序，并且紧接着再去除凸出的光刻胶。在此，有源层必须具有高的层厚，以便避免在蚀刻中的穿孔。与之相反，在根据本发明的方法中，仅覆层材料被施加、结构化以及硬化。因此，需耗费地且成本高地制造的有源层完全地保留在半导体芯片中。
在根据本发明的方法中，在方法步骤（d）中构成三维结构，所述三维结构能够具有已描述的特性。所述结构例如能够以高的清晰度构成。与具有蚀刻步骤的传统的方法相反地，在所述方法中避免会干扰光的耦合输出或耦合输入的倒圆效果（Verrundungseffekt）。因此改进辐射的耦合输出或耦合输入。
通过在单晶衬底上外延地生成有源层的方式，例如能够获得在方法步骤（a）中所提供的本体。此外，能够在第二主面上例如生成阻挡层和反射层。接着能够去除所述衬底，以至于露出第一主面。
根据另一个实施形式，覆层材料在方法步骤（c）中在结构化时具有升高的温度。所述升高的温度能够是室温（25°C）至100°C，并且特别是40°C至80°C。对此能够在方法步骤（c）之前或在方法步骤（c）期间进行加热。覆层材料由此能够很好地填满凸模的间隙，以至于三维结构能够以高的清晰度构成。
根据本申请，用于所使用的凸模的材料或者还有其制造方法是不受限的。例如能够使用由硅构成的凸模，所述凸模在其表面上具有由氮化镓构成的结构化的层。这样的凸模是能够简单且成本低地被制造。所述凸模例如能够设置在活塞或滚筒中。所述凸模也能够是柔性薄片或柔性薄膜的组成部分，例如在
Figure BDA00002942868200111
法中或者在飞利浦的
Figure BDA00002942868200112
法中的凸模是这种情况。在此，也能够并行地使用多个凸模。
根据另一个实施形式，一起执行方法步骤（c）和（d）。因此能够使所述方法变得简单，因为凸模在覆层材料硬化后能够更好地脱落。
由此能够类似于纳米压印光刻技术（nanoimprint lithography,NIL）执行方法步骤（c）和（d）。但是与传统的NIL相反，所生成的结构不作为用于蚀刻工序的掩膜来使用，而是保留为半导体芯片中的结构化的层。
根据另一个实施形式，在方法步骤（d）中借助于发射辐射和/或加热来进行硬化。
根据所述实施形式的一个改进方案，在方法步骤（d）中为了使覆层材料硬化用UV（紫外辐射）辐射照射。替选地，能够使用红外辐射、贝塔辐射或伽马辐射。在此能够以0.5J/cm2至12J/cm2的辐射能量照射。在此，所使用的辐射能量能够匹配于覆层材料的层厚。例如能够在0.8μm的层厚中以8J/cm2的辐射能量照射。
根据另一个实施形式，在方法步骤（d）中为了硬化加热到80°C至400°C，特别是加热到150°C至350°C。在此，加热能够以单步骤或多步骤的方式进行。例如能够在两个步骤中进行加热，其中首先在第一步骤中加热到80°C至150°C，例如持续两分钟，并且在第二个步骤中加热到150°C至350°C。
根据另一个实施形式，在方法步骤（c）和（d）中所使用的凸模对于用于硬化的辐射而言是透明的。因此有利地，用于硬化的辐射的辐射源能够设置在凸模的后方。由此能够将覆层材料均匀地硬化为无机-有机混合材料。同样地，也能够将加热装置设置在凸模中或设置在凸模后方。
根据另一个实施形式，在方法步骤（b）中通过离心涂镀、喷涂或旋涂施加覆层材料。借助于其它的类似的方法也能够施加所述覆层材料。所述覆层材料能够直接地施加在有源层上。
根据另一个实施形式，在方法步骤（b）中将覆层材料作为具有0.2μm至1.5μm的，特别是0.3μm至1μm的，例如0.8μm的层厚的层施加。因此，与结构化的层相比，所述覆层材料具有更小的层厚。在方法步骤（c）中，通过覆层材料变形并且因此在所述结构的区域中增大层厚的方式将覆层材料结构化。
在根据本发明的方法中，在方法步骤（b）中能够将第一覆层材料或者第二覆层材料作为覆层材料施加。在本申请中，名称“覆层材料”不仅代表第一覆层材料也代表第二覆层材料。
根据另一个实施形式，第一覆层材料能够包括下述物质或由其构成：
-水解的缩合物，所述水解的缩合物包括具有可交联的有机取代基的有机官能团硅烷，
-可交联的有机预聚物，和
-有机溶剂。
所述水解的缩合物以及可交联的有机预聚物已经在上文中描述。借助于所述溶剂能够任意调节第一覆层材料的浓度，以至于能够良好地加工所述第一覆层材料。这样的第一覆层材料能够用于构成结构化的层，所述结构化的层包括无机-有机混合材料或由其构成。
根据另一个实施形式，第一覆层材料中的有机溶剂选自包括醇、醚、二醇或三醇的单醚、酯、羧酸和这些溶剂的组合。有机溶剂例如能够选自甲醇、乙醇、1-丙醇、2-丙醇、1,2-丙二醇、1-丁醇、2-丁醇和1,2-丁二醇、丙二醇单甲醚、1-甲氧基-2-丙醇、乙酸和这些溶剂的组合。一般来说应用干燥的溶剂，所述干燥的溶剂仅包含少量水或不包含水。
根据另一个实施形式，第一覆层材料大部分或完全地由水解的缩合物、至少一种有机预聚物、至少一种有机溶剂组成。在此，大部分意味着所有的第一覆层材料的至少95重量%的份额。
根据另一个实施形式，通过首先根据溶胶-凝胶法由上述的可缩合化合物制造水解的缩合物的方式，在另一个方法步骤中提供第一覆层材料。此外在第二个步骤中，将所述水解的缩合物与至少一种可交联的有机预聚物以及至少一种有机溶剂混合。这样的第一覆层材料能够在不发生质量损失的情况下贮存至少多个月。在此也能够使用商用的覆层材料例如Amo有限公司的
Figure BDA00002942868200131
根据替选的实施形式，第二覆层材料能够包含第二水解的缩合物。如这上文中已经描述地，第二水解的缩合物能够用溶胶-凝胶法来制造。第二覆层材料能够包含有机溶剂，如其之前对于第一覆层材料已经描述地。借助于所述溶剂能够任意调节第二覆层材料的浓度，以至于能够良好地加工所述第二覆层材料。第二覆层材料能够完全地由第二水解的缩合物和有机溶剂构成。在此例如能够将用于生成所谓的旋涂玻璃的可在市场中获得的混合物用作第二覆层材料。
根据另一个实施形式，在方法步骤（b）中在施加覆层材料时所述覆层材料具有≤5Pa*s的，特别是≤2Pa*s的粘度。覆层材料能够具有≤0.2Pa*s的，例如0.05Pa*s的粘度。因为覆层材料具有较低的粘度，所以使得施加覆层材料变得简单，并且有源层能够很好地用所述覆层材料润湿。因此能够获得均匀的薄层。所期望的粘度能够通过溶剂来调节。覆层材料能够包含直至60重量%的，特别是直至50重量%的溶剂。
根据另一个实施形式，在方法步骤（b）中应用的覆层材料包含纳米颗粒，所述纳米颗粒包含TiO2和/或ZrO2或者由其构成。所述纳米颗粒能够在硬化时在方法步骤（d）中至少部分地与无机-有机混合材料连接。
根据另一个实施形式，在另一个方法步骤中在方法步骤（c）中的结构化之前对覆层材料进行退火。在此，将溶剂的至少一部分去除，并且覆层材料的粘度被提高。在此，已经能够实现部分的交联。覆层材料在退火之后能够具有塑性、粘性的浓度。退火能够以单步骤或也可以以多步骤的方式执行。例如首先能够在2分钟内加热到110°C，以便去除溶剂。接着，例如能够UV辐射照射并且同时借助于凸模进行结构化。
在方法步骤（b）之后且在方法步骤（c）之前的另一个方法步骤中，能够划分在所述方法中应用的本体。这例如能够基于之前生成的或已经存在于本体中的台面蚀刻部进行。例如能够以半导体芯片的尺寸划分所述本体，以至于方法步骤（c）和（d）对于各个半导体芯片而言是独立执行的。同样可能的是，在方法步骤（d）之后分开所述本体。
根据另一个优选的实施形式，在方法步骤（c）之后的另一个方法步骤（e）中执行光刻法。因此能够获得其他的，例如局部被限定的粗糙部。例如之前描述地，能够在本体上，例如在晶片上，使覆层材料结构化，并且接着通过光刻法实现另一个粗糙部。这能够在将例如设置为用于电接触的结构在本体上定向和调节之后进行。
根据另一个实施形式，借助于将在所述结构上的凸模在本体上定向和调节，如之前描述地，进行方法步骤（c）中的结构化。因此尤其能够使用透明的凸模。
根据另一个实施形式，在另一个方法步骤中将钝化层至少部分地施加到本体上或半导体芯片上。因此能够防止半导体芯片受到例如湿气和氧气的有害的环境影响，因此提高了半导体芯片的使用寿命和耐抗性。这样的钝化层例如能够借助于等离子体增强化学气相沉积法（PECVD）来生成。
作为本发明的另一方面，提出一种光电子器件，所述光电子器件包括根据本发明的至少一个实施形式的半导体芯片。所述光电子器件在下文中也简称为“器件”。
所述光电子器件也能够具有之前对于根据本发明的至少一个实施形式的半导体芯片所描述的优点。
器件能够构成为发射辐射或检测辐射的器件。所述器件能够具有与通常存在于光电子器件中的组成部分不同的组成部分。用于检测辐射的器件的示例是用于光伏电池的传感器或者元件，所述光伏电池例如是太阳能电池。对于所述器件，在下文中示例性地描述一种发射辐射的器件。
所述器件能够具有壳体，所述壳体具有凹槽，半导体芯片能够设置在所述凹槽中。凹槽能够部分地或完全地由浇注料填满，所述浇注料由聚合物材料例如硅树脂和/或环氧树脂构成。此外，所述器件在有源层的光路中具有转换材料，所述转换材料将从半导体芯片发射的辐射至少部分地转换为具有不同的、更长波长的另一种辐射。所述器件能够发射具有任意色觉，特别是具有白色色觉的辐射。
所述器件例如能够具有薄片状的转换元件，所述转换元件包括转换材料，并且设置在半导体芯片附近或设置在半导体芯片上（所谓的芯片级转换）。替选地，包含转换材料或由其构成的颗粒也能够分散地存在于浇注料中。转换元件也能够以相对于半导体芯片一定的距离，例如>750μm的距离设置（所谓的远程荧光粉转换）。发射的辐射也能够耦合输入到光导体中，并且随后在可能出现的转换之后被放射。
在所述器件中，半导体芯片例如能够经由与焊盘连接的接合线在上侧上被接触。反射层在半导体芯片的下侧上能够用于电接触。此外所述器件具有导电端子，所述导电端子能够从壳体引出，并且用于半导体芯片的电接触。
附图说明
接着根据实施例和附图进一步阐述本发明。在这里相同的附图标记在各个附图中总是表示相同的元件。但是这不视为是合乎比例的，相反，为了更好的理解，能够夸大地和/或示意性地示出各个元件。
附图示出：
图1示出根据本发明的至少一个实施形式的光电子半导体芯片，以及
图2示出根据本发明的至少一个实施形式的光电子器件。
具体实施形式
在图1中示出光电子半导体芯片1，所述光电子半导体芯片包括有源层10。有源层10具有第一主面11和第二主面12，并且包括电致发光的半导体材料，例如InGaN。有源层10也能够构成为层堆叠。有源层10部分地或完全地外延生长。有源层10具有0.4μm至2μm的，特别是0.6μm至1.5μm的，例如1μm的层厚。半导体芯片1例如能够是薄膜发光二极管芯片。
在所述实施例中，结构化的层20直接地设置在平坦的第一主面11上。因此，在有源层10中没有三维结构生成。结构化的层20具有0.6μm至1.5μm的厚度，例如1.1μm的层厚，其中在三维结构之间的区域中，层厚为至少5nm并且特别为至少20nm。有源层10中的可能出现的缺陷至少部分地由结构化的层20封闭或封住。结构化的层20由无机-有机混合材料构成，并且包含≥40重量%的，特别是≥50重量%的钛（以Ti（IV）的形式存在）。结构化的层20的折射率≥2.0，例如是2.2。因此，具有少量的全反射的辐射能够经过在有源层10和结构化的层20之间的层界限，并且随后耦合输出。
结构化的层20具有三维结构，所述三维结构以0.08μm至2.0μm和特别是0.5μm至2.0μm的清晰度来成形，并且有利地不具有倒圆效果。在图1中示出方形结构21、棱锥形结构22以及棱柱形结构23，以代表可能的三维形状。但是，如之前所阐述地，三维结构的形状并不局限于此。特别地，三棱锥22能够实现辐射有效的耦合输出（或耦合输入）。由于最佳的表面占用率同样也考虑应用六棱锥（未示出）。在结构化的层中能够留出其中有源层能够被电接触的区域（未示出）。
在第二主面12上生成阻挡层31和反射层30，所述反射层包含银。阻挡层31用于抑制银迁移，并且能够包含TiWN。反射层30和/或阻挡层31能够是以结构化的形式存在（未示出）。
代表发射辐射的半导体芯片1，在图1中示出直接耦合输出的射束40a以及在反射层30上反射后耦合输出的射束40b。
如之前所描述地，示出的半导体芯片1能够特别简单、成本低并且次品率低地被制造，并且具有高的耐久性或长的使用寿命。
在图2中示出光电子器件100，所述光电子器件包括根据本发明的至少一个实施形式的半导体芯片1。器件100具有壳体50，所述壳体具有凹槽55，半导体芯片1设置在所述凹槽中。器件100包含转换材料65，所述转换材料在这里以薄片的形式设置在半导体芯片1上的光路40中。凹槽55能够用浇注料60填满，所述浇注料由硅树脂构成。半导体芯片1在其上侧上经由接合线71与焊盘72连接。导电端子70a、70b能够从壳体50引出，并且用于半导体芯片1的电接触。在工作时，器件100能够发射具有任意色觉的，特别是白色色觉的辐射。
如之前所描述地，器件100也能够实现为不具有转换材料65，或者具有以不同方式设置的转换材料65。
本发明不限于借助于实施例的描述。相反地，本发明包括任意新的特征以及特征的任意组合，这尤其包括在权利要求中的特征的任意组合，即使这些特征或这些组合本身并未在权利要求中或者实施例中明确说明。

Claims (15)

1.光电子半导体芯片（1），包括：
-具有第一主面和第二主面（11，12）的有源层（10），所述有源层包括半导体材料，所述有源层在所述半导体芯片（1）工作时发射或接收辐射；
-结构化的层（20），所述结构化的层具有用于辐射的耦合输出和耦合输入的三维结构并且在所述有源层（10）的光路（40）中设置在所述第一主面（11）上，
其中所述结构化的层（20）包含无机-有机混合材料。
2.根据上一项权利要求所述的半导体芯片（1），
其中反射层（30）设置在所述有源层（10）的所述第二主面（12）上。
3.根据上述权利要求之一所述的半导体芯片（1），
其中用于辐射的耦合输出和耦合输入的所述三维结构仅存在于所述结构化的层（20）中。
4.根据上述权利要求之一所述的半导体芯片（1），
其中所述有源层（10）具有0.4μm至2μm的层厚。
5.根据上述权利要求之一所述的半导体芯片（1），
其中所述结构化的层（20）具有0.5μm至3μm的层厚。
6.根据上述权利要求之一所述的半导体芯片（1），
其中所述三维结构以≤3μm的清晰度来成形。
7.根据上述权利要求之一所述的半导体芯片（1），
其中所述无机-有机混合材料包括
-水解的缩合物和
-有机预聚物，
其中所述水解的缩合物包含具有有机取代基的有机官能团硅烷，所述有机取代基至少部分地与所述有机预聚物交联。
8.根据上述权利要求之一所述的半导体芯片（1），
其中所述结构化的层（20）具有≥1.6的折射率。
9.根据上述权利要求之一所述的半导体芯片（1），
其中所述无机-有机混合材料包含至少20重量%的钛和/或锆。
10.根据上述权利要求之一所述的半导体芯片（1），
其中所述结构化的层（20）直接地设置在所述有源层（10）上。
11.用于生成根据权利要求1至10之一所述的半导体芯片（1）的方法，包括下述方法步骤：
（a）提供包括所述有源层（10）的本体，所述有源层具有第一主面和第二主面（11，12）；
（b）将覆层材料施加到所述第一主面（11）上；
（c）使所述覆层材料结构化；以及
（d）使所述覆层材料硬化为无机-有机混合材料，其中构成所述结构化的层（20）。
12.根据权利要求11所述的方法，
其中在所述方法步骤（c）中为了使所述覆层材料结构化而使用凸模。
13.根据权利要求11至12之一所述的方法，
其中一起执行所述方法步骤（c）和（d）。
14.根据权利要求11至13之一所述的方法，
其中在所述方法步骤（b）中将所述覆层材料作为具有0.2μm至1.5μm的层厚的层施加。
15.光电子器件（100），包括根据权利要求1至10之一所述的半导体芯片（1）。
CN201180045276.6A 2010-09-20 2011-09-15 光电子半导体芯片，制造方法和在光电子器件中的应用 Active CN103119734B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010046091.5 2010-09-20
DE102010046091A DE102010046091A1 (de) 2010-09-20 2010-09-20 Optoelektronischer Halbleiterchip, Verfahren zur Herstellung und Anwendung in einem optoelektronischen Bauelement
PCT/EP2011/066008 WO2012038318A1 (de) 2010-09-20 2011-09-15 Optoelektronischer halbleiterchip, verfahren zur herstellung und anwendung in einem optoelektronischen bauelement

Publications (2)

Publication Number Publication Date
CN103119734A true CN103119734A (zh) 2013-05-22
CN103119734B CN103119734B (zh) 2015-11-25

Family

ID=44654112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180045276.6A Active CN103119734B (zh) 2010-09-20 2011-09-15 光电子半导体芯片，制造方法和在光电子器件中的应用

Country Status (4)

Country Link
US (1) US9147806B2 (zh)
CN (1) CN103119734B (zh)
DE (1) DE102010046091A1 (zh)
WO (1) WO2012038318A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111220964A (zh) * 2018-11-27 2020-06-02 北京万集科技股份有限公司 混合材料相控阵激光雷达发射芯片、制作方法及激光雷达

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010046091A1 (de) 2010-09-20 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Verfahren zur Herstellung und Anwendung in einem optoelektronischen Bauelement
DE102013106689B4 (de) * 2013-06-26 2022-02-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102014116205B4 (de) * 2014-11-06 2022-09-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
DE102016101442A1 (de) 2016-01-27 2017-07-27 Osram Opto Semiconductors Gmbh Konversionselement und strahlungsemittierendes Halbleiterbauelement mit einem solchen Konversionselement
US9814420B2 (en) 2016-03-09 2017-11-14 International Business Machines Corporation Burnout symptoms detection and prediction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205237A1 (en) * 2005-03-10 2006-09-14 Shin-Etsu Chemical Co, Ltd. Preparation of semiconductor device
CN1839485A (zh) * 2003-09-26 2006-09-27 奥斯兰姆奥普托半导体有限责任公司 发光薄膜半导体芯片
WO2007031929A1 (en) * 2005-09-16 2007-03-22 Koninklijke Philips Electronics N.V. Method for manufacturing led wafer with light extracting layer
US20080258156A1 (en) * 2006-09-29 2008-10-23 Sanyo Electric Co., Ltd. Light-emitting diode apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3407087C2 (de) 1984-02-27 1994-07-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 8000 München Verfahren und Lack zur Herstellung von kratzfesten Beschichtungen
DE4303570C2 (de) 1993-02-08 1997-03-20 Fraunhofer Ges Forschung Verfahren zur Herstellung von funktionellen Beschichtungen, beschichtete Substrate und Beschichtungsmaterial
DE19929591A1 (de) 1999-06-28 2001-01-04 Max Planck Gesellschaft Herstellung von epitaktischen GaN-Schichten auf Substraten
CA2754097C (en) * 2002-01-28 2013-12-10 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
DE10253161B4 (de) 2002-09-12 2010-05-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften
TW200502372A (en) * 2003-02-25 2005-01-16 Kaneka Corp Curing composition and method for preparing same, light-shielding paste, light-shielding resin and method for producing same, package for light-emitting diode, and semiconductor device
JP4093943B2 (ja) * 2003-09-30 2008-06-04 三洋電機株式会社 発光素子およびその製造方法
US7521727B2 (en) * 2006-04-26 2009-04-21 Rohm And Haas Company Light emitting device having improved light extraction efficiency and method of making same
JP2008270416A (ja) * 2007-04-18 2008-11-06 Sanken Electric Co Ltd 物体に粗面を形成する方法
KR100980270B1 (ko) 2008-07-31 2010-09-07 한국과학기술원 Ｌｅｄ 봉지용 실록산 수지
US20100117070A1 (en) * 2008-09-18 2010-05-13 Lumenz Llc Textured semiconductor light-emitting devices
US8586963B2 (en) * 2009-12-08 2013-11-19 Lehigh University Semiconductor light-emitting devices having concave microstructures providing improved light extraction efficiency and method for producing same
DE102010046091A1 (de) 2010-09-20 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Verfahren zur Herstellung und Anwendung in einem optoelektronischen Bauelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1839485A (zh) * 2003-09-26 2006-09-27 奥斯兰姆奥普托半导体有限责任公司 发光薄膜半导体芯片
US20060205237A1 (en) * 2005-03-10 2006-09-14 Shin-Etsu Chemical Co, Ltd. Preparation of semiconductor device
WO2007031929A1 (en) * 2005-09-16 2007-03-22 Koninklijke Philips Electronics N.V. Method for manufacturing led wafer with light extracting layer
US20080258156A1 (en) * 2006-09-29 2008-10-23 Sanyo Electric Co., Ltd. Light-emitting diode apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111220964A (zh) * 2018-11-27 2020-06-02 北京万集科技股份有限公司 混合材料相控阵激光雷达发射芯片、制作方法及激光雷达

Also Published As

Publication number Publication date
US20140145228A1 (en) 2014-05-29
US9147806B2 (en) 2015-09-29
DE102010046091A1 (de) 2012-03-22
WO2012038318A1 (de) 2012-03-29
CN103119734B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN103119734B (zh) 光电子半导体芯片，制造方法和在光电子器件中的应用
KR101654514B1 (ko) Ｌｅｄ 어셈블리
US9842972B2 (en) Radiation-emitting semiconductor component
US8748201B2 (en) Process for producing a layer composite consisting of a luminescence conversion layer and a scattering layer
AU2014376585B2 (en) Optical substrate, mold to be used in optical substrate manufacture, and light emitting element including optical substrate
Liu et al. Hybrid Light Emitters and UV Solar‐Blind Avalanche Photodiodes based on III‐Nitride Semiconductors
US10875005B2 (en) Coated luminescent particle, a luminescent converter element, a light source, a luminaire and a method of manufacturing a coated luminescent particle
US20210111316A1 (en) Optical coupling layer to improve output flux in leds
CN101019250A (zh) 具有至少一个有机层的顶部发光电致发光元件
CN114556557B (zh) 用于改进发光二极管中输出通量的光学耦合层
TW200802994A (en) Opto-electronic semiconductor chip with a wavelength conversion material, opto-electronic semiconductor element with the semiconductor chip and manufacturing method of the opto-electronic semiconductor chip
CN103219443B (zh) 一种led三维光子晶体结构及制备方法
CN105814700A (zh) 转换元件、用于制造转换元件的方法、包括转换元件的光电子器件
CN105009312B (zh) 光电子器件和用于制造光电子器件的方法
KR20120117817A (ko) 광전자 반도체 소자
Lai et al. High-efficiency robust free-standing composited phosphor films with 2D and 3D nanostructures for high-power remote white LEDs
Ke et al. InGaN-based light-emitting diodes grown on a micro/nanoscale hybrid patterned sapphire substrate
CN108369984A (zh) 使用高折射率粘合剂的发光二极管制作
US20080277681A1 (en) Light emitting diode
Liang et al. Bio-inspired flexible fluoropolymer film for all-mode light extraction enhancement
Bao et al. Improvement of light extraction from patterned polymer encapsulated GaN-based flip-chip light-emitting diodes by imprinting
CN108431488A (zh) 磷光体板封装件、发光封装件和包括其的车辆前照灯
CN106463581A (zh) 光电子器件
KR102198801B1 (ko) 색 변환 패널 및 색 변환 패널의 제조 방법
US11101412B2 (en) Method for producing an output coupling element for an optoelectronic component and output coupling element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant