CN103107162B - Mos器件闩锁效应的监测结构 - Google Patents
Mos器件闩锁效应的监测结构 Download PDFInfo
- Publication number
- CN103107162B CN103107162B CN201110353367.8A CN201110353367A CN103107162B CN 103107162 B CN103107162 B CN 103107162B CN 201110353367 A CN201110353367 A CN 201110353367A CN 103107162 B CN103107162 B CN 103107162B
- Authority
- CN
- China
- Prior art keywords
- active area
- trap
- pair
- circuit region
- simulated interior
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种MOS器件闩锁效应的监测结构，包括从左到右依次相邻接的模拟输入输出区域、模拟防护环区域、模拟内部电路区域；所述模拟内部电路区域，包括一个P阱和多个N阱，每个N阱中分别形成有一对有源区，每个N阱上方或下方的P阱中分别形成有一对有源区，每对有源区由一N+有源区和一P+有源区组成，各个N阱中的各对有源区的同型有源区同在左侧或同在右侧，P阱中的各对有源区的同型有源区同在左侧或同在右侧。本发明的MOS器件闩锁效应的监测结构，能定量的给出实际的MOS器件输入输出区域到内部电路安全距离。
Description
技术领域
本发明涉及半导体测试技术，特别涉及MOS器件闩锁效应的监测结构。
背景技术
随着半导体工艺的发展，芯片面积越做越小，这使得MOS器件闩锁效应越容易发生。设计一个尽可能小的距离来减小MOS器件芯片面积，同时又要确保此距离MOS器件不易发生闩锁效应足够安全已成为业界一个难题。
传统的MOS器件闩锁效应监测结构如图1、图2所示。
图1所示的MOS器件闩锁效应监测结构，包括相邻的一个N阱、一个P阱，所述N阱位于所述P阱的左边，所述N阱中左部形成有N+有源区，右部形成有P+有源区，所述P阱中左部形成有N+有源区，右部形成有P+有源区，所述N阱中的P+有源区到所述P阱中的N+有源区的距离为A，所述P阱中的N+有源区同P+有源区间的距离为B。测试时，所述N阱中的N+有源区接电源，P+有源区接灌电流，所述P阱中的N+有源区、P+有源区均接地，改变灌电流大小，使电源与地之间的闩锁结构被触发(通过电源与地之间电压电流等数值变化判断)，从而确定各种工艺平台制造的各种A、B的闩锁效应监测结构的触发灌电流大小。
图2所示的MOS器件闩锁效应监测结构，包括相邻的一个P阱、一个N阱，所述P阱位于所述N阱的左边，所述P阱中左部形成有P+有源区，右部形成有N+有源区，所述N阱中左部形成有P+有源区，右部形成有N+有源区，所述P阱中的N+有源区到所述N阱中的P+有源区的距离为A，所述N阱中的P+有源区同N+有源区间的距离为B。测试时，所述P阱中的P+有源区接地电位，N+有源区接抽电流，所述N阱中的P+有源区、N+有源区均接电源，改变抽电流大小，使电源与地之间的闩锁结构被触发(通过电源与地之间电压电流等数值变化判断)，从而确定各种工艺平台制造的各种A、B的闩锁效应监测结构的触发抽电流大小，
通过比较不同工艺平台制造的相同A、B的闩锁效应监测结构的触发灌(或抽)电流大小，可以判断哪种工艺平台更容易发生闩锁效应。
传统的MOS器件闩锁效应监测结构，虽然结构简单，但首先只能做定性的分析，而不能定量的给出实际的MOS器件输入输出区域到内部电路安全距离。并且传统的MOS器件闩锁效应监测结构与实际MOS器件电路还有着很大区别。以灌电流的图示为例，实际MOS器件电路中，在接地的P阱边上还可能存在其它接电源的N阱，此N阱也可能受空穴注入影响而拉低电位，并与P阱中的NP发生闩锁，而此传统的MOS器件闩锁效应监测结构并没有考虑这种情况。
发明内容
本发明要解决的技术问题是提供一种MOS器件闩锁效应的监测结构，能定量的给出实际的MOS器件输入输出区域到内部电路安全距离。
为解决上述技术问题，本发明提供的一种MOS器件闩锁效应的监测结构，包括从左到右依次相邻接的模拟输入输出区域、模拟防护环区域、模拟内部电路区域；
所述模拟输入输出区域，为一个N阱，所述输入输出区域N阱左部中形成有一N+有源区，右部中形成有一P+有源区；
所述模拟防护环区域，包括从左到右依次相邻接的一个P阱、一个N阱，所述防护环区域P阱中形成有一P+有源区，所述防护环区域N阱中形成有一N+有源区；
所述模拟内部电路区域，包括一个P阱和多个N阱；
模拟内部电路区域的所述多个N阱嵌在模拟内部电路区域的所述P阱间；模拟内部电路区域的所述多个N阱中的每个N阱中分别形成有一对有源区，模拟内部电路区域的所述多个N阱中的每个N阱上方或下方的P阱中分别形成有一对有源区，每对有源区由一N+有源区和一P+有源区组成，模拟内部电路区域的各个N阱中的各对有源区的同型有源区同在左侧或同在右侧，模拟内部电路区域的P阱中的各对有源区的同型有源区同在左侧或同在右侧。
较佳的，模拟内部电路区域的所述多个N阱中的各对有源区的N+有源区同P+有源区间的左右位置关系，同模拟内部电路区域P阱中的各对有源区的N+有源区同P+有源区间的左右位置关系相反。
较佳的，模拟内部电路区域的各个N阱中的各对有源区的N+有源区同在右侧，P+有源区同在左侧，模拟内部电路区域的P阱中的各对有源区的N+有源区同在左侧，P+有源区同在右侧。
较佳的，模拟内部电路区域的所述每一个N阱的一对有源区同位于其上方或下方的P阱中的一对有源区组成一个内部电路单元，同一个内部电路单元中的两对有源区的N+有源区同P+有源区间的距离相等。
较佳的，至少有两个内部电路单元到所述模拟输入输出区域N阱的距离相等。
较佳的，到所述模拟输入输出区域N阱的距离相等的内部电路单元，不同的内部电路单元中的一对有源区的N+有源区同P+有源区间的距离不相同。
较佳的，其中至少有两个内部电路单元到所述模拟输入输出区域N阱的距离不相等。
为解决上述技术问题，本发明提供的另一种MOS器件闩锁效应的监测结构，包括从左到右依次相邻接的模拟输入输出区域、模拟防护环区域、模拟内部电路区域；
所述模拟输入输出区域，为一个P阱，所述输入输出区域P阱左部中形成有一P+有源区，右部中形成有一N+有源区；
所述模拟防护环区域，包括从左到右依次相邻接的一个P阱、一个N阱，所述防护环区域P阱中形成有一P+有源区，所述防护环区域N阱中形成有一N+有源区；
所述模拟内部电路区域，包括一个P阱和多个N阱；
模拟内部电路区域的所述多个N阱嵌在模拟内部电路区域的所述P阱间；模拟内部电路区域的所述多个N阱中的每个N阱中分别形成有一对有源区，模拟内部电路区域的所述多个N阱中的每个N阱上方或下方的P阱中分别形成有一对有源区，每对有源区由一N+有源区和一P+有源区组成，模拟内部电路区域的各个N阱中的各对有源区的同型有源区同在左侧或同在右侧，模拟内部电路区域的P阱中的各对有源区的同型有源区同在左侧或同在右侧。
较佳的，模拟内部电路区域的所述多个N阱中的各对有源区的N+有源区同P+有源区间的左右位置关系，同模拟内部电路区域P阱中的各对有源区的N+有源区同P+有源区间的左右位置关系相反。
较佳的，模拟内部电路区域的各个N阱中的各对有源区的N+有源区同在右侧，P+有源区同在左侧，模拟内部电路区域的P阱中的各对有源区的N+有源区同在左侧，P+有源区同在右侧。
较佳的，模拟内部电路区域的所述每一个N阱的一对有源区同位于其上方或下方的P阱中的一对有源区组成一个内部电路单元，同一个内部电路单元中的两对有源区的N+有源区同P+有源区间的距离相等。
较佳的，至少有两个内部电路单元到所述模拟输入输出区域P阱的距离相等。
较佳的，到所述模拟输入输出区域P阱的距离相等的内部电路单元，不同的内部电路单元中的一对有源区的N+有源区同P+有源区间的距离不相同。
较佳的，其中至少有两个内部电路单元到所述模拟输入输出区域P阱的距离不相等。
本发明的MOS器件闩锁效应的监测结构，通过设计不同的所述模拟输入输出区域到模拟内部电路区域各内部电路单元的距离，来定量测试出可有效防止闩锁效应发生所需的输入输出端口到内部电路的距离，并可通过设计不同的模拟内部电路区域中各内部电路单元同一对有源区中P+有源区到N+有源区的距离，来测出内部电路每相隔多少距离就需要插入P阱与N阱的接出端，以控制电位避免闩锁效应的发生，这样即可以避免闩锁效应的发生，也能尽可能缩小芯片面积。本发明的MOS器件闩锁效应的监测结构在测试时，模拟内部电路区域的各结构，并考虑到内部电路区域中在接地的P阱边上还可能存在其它接电源的N阱的情况，每次只接一个内部电路单元的电源和地，不同内部电路单元需分别测试。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对本申请或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为传统的一种MOS器件闩锁效应监测结构示意图；
图2为传统的另一种MOS器件闩锁效应监测结构示意图；
图3为本发明的MOS器件闩锁效应的监测结构实施例一示意图；
图4为本发明的MOS器件闩锁效应的监测结构实施例二示意图。
具体实施方式
下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
实施例一
MOS器件闩锁效应的监测结构如图3所示，包括从左到右依次相邻接的模拟输入输出区域、模拟防护环区域、模拟内部电路区域。
所述模拟输入输出区域，为一个N阱，所述输入输出区域N阱左部中形成有一N+有源区，右部中形成有一P+有源区；
所述模拟防护环区域，包括从左到右依次相邻接的一个P阱、一个N阱，所述防护环区域P阱中形成有一P+有源区，所述防护环区域N阱中形成有一N+有源区；
所述模拟内部电路区域，包括一个P阱和多个N阱，模拟内部电路区域的所述多个N阱嵌在模拟内部电路区域的所述P阱间；模拟内部电路区域的所述多个N阱中的每个N阱中分别形成有一对有源区；模拟内部电路区域的所述多个N阱中的每个N阱上方或下方相毗邻的P阱中分别形成有一对有源区，每对有源区由一N+有源区和一P+有源区组成，模拟内部电路区域的各个N阱中的各对有源区的同型有源区同在左侧或同在右侧，模拟内部电路区域的P阱中的各对有源区的同型有源区同在左侧或同在右侧，较佳的，模拟内部电路区域的所述多个N阱中的各对有源区的N+有源区同P+有源区间的左右位置关系，同模拟内部电路区域P阱中的各对有源区的N+有源区同P+有源区间的左右位置关系相反，图3中，模拟内部电路区域的各个N阱中的各对有源区的N+有源区同在右侧，P+有源区同在左侧，模拟内部电路区域的P阱中的各对有源区的N+有源区同在左侧，P+有源区同在右侧；
模拟内部电路区域的所述每一个N阱的一对有源区同毗邻于其上方或下方的P阱中的一对有源区组成一个内部电路单元，同一个内部电路单元中的两对有源区中的N+有源区同P+有源区间的距离相等；
其中至少有两个内部电路单元到所述模拟输入输出区域N阱的距离相等，到所述模拟输入输出区域N阱的距离相等的内部电路单元，不同的内部电路单元中的一对有源区的N+有源区同P+有源区间的距离不同，图3中，点画线框中的模拟内部电路区域P阱中的两个内部电路单元到所述模拟输入输出区域N阱的距离相等，同为A1，点画线框中的两个到所述模拟输入输出区域N阱的距离相等的内部电路单元，其中一个内部电路单元的一对有源区的N+有源区同P+有源区间的距离为B1，另一个内部电路单元的一对有源区的N+有源区同P+有源区间的距离为B2；
其中至少有两个内部电路单元到所述模拟输入输出区域N阱的距离不相等，图3中，点线框中的两个内部电路单元到所述模拟输入输出区域N阱的距离不相等，其中一个内部电路单元到所述模拟输入输出区域N阱的距离为A1，另一个内部电路单元到所述模拟输入输出区域N阱的距离为A2。
实施例一的MOS器件闩锁效应的监测结构进行闩锁效应测试时，左侧模拟输入输出区域的N型阱的N+有源区接到电源电位，P+有源区接到输入输出端，防护环区域P阱中的P+有源区接到地电位，防护环区域N阱中的N+有源区接到电源电位，模拟内部电路区域中任取一个内部电路单元，将该内部电路单元P阱中的一对有源区接地电位，N阱中的一对有源区接电源电位。模拟输入输出区域的P+有源区接到输入输出端被灌入电流，防护环区域N阱中的N+有源区接到电源电位会吸收其中大部分的电子电流，少量电子电流会进入右侧的模拟内部电路区域从而拉低防护环区域N阱电位，并可能触发模拟内部电路区域中的该内部电路单元的接地的一对有源区及与接电源的一对有源区之间的闩锁效应，通过设定不同的内部电路单元到所述模拟输入输出区域N阱的距离(如图3中A1，A2)的值，就可以找到防止内部电路闩锁效应发生的安全距离。模拟输入输出区域的P+有源区所接灌电流根据实际对闩锁能力的需求可选择从100～900mA，当模拟输入输出区域的P+有源区处灌入的电流使得内部电路所选取的那个内部电路单元的电源和地之间电流增大且撤去此灌电流也无法恢复时，则认为闩锁效应发生。
此外通过设定内部电路区域P阱、N阱中的各对有源区中的N+有源区同P+有源区间的距离(如图3中B1，B2)的值，可以测出内部电路每相隔多少距离就需要插入P阱与N阱的接出端以避免闩锁效应的发生。
实施例二
MOS器件闩锁效应的监测结构如图4所示，包括从左到右依次相邻接的模拟输入输出区域、模拟防护环区域、模拟内部电路区域。
所述模拟输入输出区域，为一个P阱，所述输入输出区域P阱左部中形成有一P+有源区，右部中形成有一N+有源区；
所述模拟防护环区域，包括从左到右依次相邻接的一个P阱、一个N阱，所述防护环区域P阱中形成有一P+有源区，所述防护环区域N阱中形成有一N+有源区；
所述模拟内部电路区域，包括一个P阱和多个N阱，模拟内部电路区域的所述多个N阱嵌在模拟内部电路区域的所述P阱间；模拟内部电路区域的所述多个N阱中的每个N阱中分别形成有一对有源区；模拟内部电路区域的所述多个N阱中的每个N阱上方或下方相毗邻的P阱中分别形成有一对有源区，每对有源区由一N+有源区和一P+有源区组成，模拟内部电路区域的各个N阱中的各对有源区的同型有源区同在左侧或同在右侧，模拟内部电路区域的P阱中的各对有源区的同型有源区同在左侧或同在右侧，较佳的，模拟内部电路区域的所述多个N阱中的各对有源区的N+有源区同P+有源区间的左右位置关系，同模拟内部电路区域P阱中的各对有源区的N+有源区同P+有源区间的左右位置关系相反，图4中，模拟内部电路区域的各个N阱中的各对有源区的N+有源区同在右侧，P+有源区同在左侧，模拟内部电路区域的P阱中的各对有源区的N+有源区同在左侧，P+有源区同在右侧；
模拟内部电路区域的所述每一个N阱的一对有源区同毗邻于其上方或下方的P阱中的一对有源区组成一个内部电路单元，同一个内部电路单元中的两对有源区中的N+有源区同P+有源区间的距离相等；
其中至少有两个内部电路单元到所述模拟输入输出区域P阱的距离相等，到所述模拟输入输出区域P阱的距离相等的内部电路单元，不同的内部电路单元中的一对有源区的N+有源区同P+有源区间的距离不同，图4中，点画线框中的模拟内部电路区域P阱中的两个内部电路单元到所述模拟输入输出区域P阱的距离相等，同为A1，点画线框中的两个到所述模拟输入输出区域P阱的距离相等的内部电路单元，其中一个内部电路单元的一对有源区的N+有源区同P+有源区间的距离为B1，另一个内部电路单元的一对有源区的N+有源区同P+有源区间的距离为B2；
其中至少有两个内部电路单元到所述模拟输入输出区域P阱的距离不相等，图4中，点线框中的两个内部电路单元到所述模拟输入输出区域P阱的距离不相等，其中一个内部电路单元到所述模拟输入输出区域P阱的距离为A1，另一个内部电路单元到所述模拟输入输出区域P阱的距离为A2。
实施例二的MOS器件闩锁效应的监测结构进行闩锁效应测试时，左侧模拟输入输出区域的P型阱的P+有源区接到地电位，N+有源区接到输入输出端抽电流，防护环区域P阱中的P+有源区接到地电位，防护环区域N阱中的N+有源区接到电源电位，模拟内部电路区域中任取一个内部电路单元，将该内部电路单元P阱中的一对有源区接地电位，N阱中的一对有源区接电源电位。通过设定不同的内部电路单元到所述模拟输入输出区域P阱的距离(如图4中A1，A2)的值，就可以找到防止内部电路闩锁效应发生的安全距离。模拟输入输出区域的N+有源区所接抽电流根据实际对闩锁能力的需求可选择从100～900mA，当模拟输入输出区域的N+有源区处抽取的电流使得内部电路所选取的那个内部电路单元的电源和地之间电流增大且撤去此抽电流也无法恢复时，则认为闩锁效应发生。
此外通过设定内部电路区域P阱、N阱中的各对有源区中的N+有源区同P+有源区间的距离(如图4中B1，B2)的值，可以测出内部电路每相隔多少距离就需要插入P阱与N阱的接出端以避免闩锁效应的发生。
本发明的MOS器件闩锁效应的监测结构，通过设计不同的所述模拟输入输出区域到模拟内部电路区域各内部电路单元的距离，来定量测试出可有效防止闩锁效应发生所需的输入输出端口到内部电路的距离，并可通过设计不同的模拟内部电路区域中各内部电路单元同一对有源区中P+有源区到N+有源区的距离，来测出内部电路每相隔多少距离就需要插入P阱与N阱的接出端，以控制电位避免闩锁效应的发生，这样即可以避免闩锁效应的发生，也能尽可能缩小芯片面积。本发明的MOS器件闩锁效应的监测结构在测试时，模拟内部电路区域的各结构，并考虑到内部电路区域中在接地的P阱边上还可能存在其它接电源的N阱的情况，每次只接一个内部电路单元的电源和地，不同内部电路单元需分别测试。
Claims (14)
1.一种MOS器件闩锁效应的监测结构，其特征在于，包括从左到右依次相邻接的模拟输入输出区域、模拟防护环区域、模拟内部电路区域；
所述模拟输入输出区域，为一个N阱，所述输入输出区域N阱左部中形成有一N+有源区，右部中形成有一P+有源区；
所述模拟防护环区域，包括从左到右依次相邻接的一个P阱、一个N阱，所述防护环区域P阱中形成有一P+有源区，所述防护环区域N阱中形成有一N+有源区；
所述模拟内部电路区域，包括一个P阱和多个N阱；
模拟内部电路区域的所述多个N阱嵌在模拟内部电路区域的所述P阱间；模拟内部电路区域的所述多个N阱中的每个N阱中分别形成有一对有源区，模拟内部电路区域的所述多个N阱中的每个N阱上方或下方的P阱中分别形成有一对有源区，每对有源区由一N+有源区和一P+有源区组成，模拟内部电路区域的各个N阱中的各对有源区的同型有源区同在左侧或同在右侧，模拟内部电路区域的P阱中的各对有源区的同型有源区同在左侧或同在右侧；
所述模拟输入输出区域到模拟内部电路区域各内部电路单元的距离有不同；或者，
所述模拟内部电路区域中各内部电路单元同一对有源区中P+有源区到N+有源区的距离有不同；
模拟内部电路区域的每个N阱的一对有源区同位于其上方或下方的P阱中的一对有源区组成一个内部电路单元。
2.根据权利要求1所述的MOS器件闩锁效应的监测结构，其特征在于，
模拟内部电路区域的所述多个N阱中的各对有源区的N+有源区同P+有源区间的左右位置关系，同模拟内部电路区域P阱中的各对有源区的N+有源区同P+有源区间的左右位置关系相反。
3.根据权利要求1所述的MOS器件闩锁效应的监测结构，其特征在于，
模拟内部电路区域的各个N阱中的各对有源区的N+有源区同在右侧，P+有源区同在左侧，模拟内部电路区域的P阱中的各对有源区的N+有源区同在左侧，P+有源区同在右侧。
4.根据权利要求1所述的MOS器件闩锁效应的监测结构，其特征在于，
同一个内部电路单元中的两对有源区的N+有源区同P+有源区间的距离相等。
5.根据权利要求4所述的MOS器件闩锁效应的监测结构，其特征在于，
至少有两个内部电路单元到所述模拟输入输出区域N阱的距离相等。
6.根据权利要求5所述的MOS器件闩锁效应的监测结构，其特征在于，
到所述模拟输入输出区域N阱的距离相等的内部电路单元，不同的内部电路单元中的一对有源区的N+有源区同P+有源区间的距离不相同。
7.根据权利要求4所述的MOS器件闩锁效应的监测结构，其特征在于，
其中至少有两个内部电路单元到所述模拟输入输出区域N阱的距离不相等。
8.一种MOS器件闩锁效应的监测结构，其特征在于，包括从左到右依次相邻接的模拟输入输出区域、模拟防护环区域、模拟内部电路区域；
所述模拟输入输出区域，为一个P阱，所述输入输出区域P阱左部中形成有一P+有源区，右部中形成有一N+有源区；
所述模拟防护环区域，包括从左到右依次相邻接的一个P阱、一个N阱，所述防护环区域P阱中形成有一P+有源区，所述防护环区域N阱中形成有一N+有源区；
所述模拟内部电路区域，包括一个P阱和多个N阱；
模拟内部电路区域的所述多个N阱嵌在模拟内部电路区域的所述P阱间；模拟内部电路区域的所述多个N阱中的每个N阱中分别形成有一对有源区，模拟内部电路区域的所述多个N阱中的每个N阱上方或下方的P阱中分别形成有一对有源区，每对有源区由一N+有源区和一P+有源区组成，模拟内部电路区域的各个N阱中的各对有源区的同型有源区同在左侧或同在右侧，模拟内部电路区域的P阱中的各对有源区的同型有源区同在左侧或同在右侧；
所述模拟输入输出区域到模拟内部电路区域各内部电路单元的距离有不同；或者，
所述模拟内部电路区域中各内部电路单元同一对有源区中P+有源区到N+有源区的距离有不同；
模拟内部电路区域的每个N阱的一对有源区同位于其上方或下方的P阱中的一对有源区组成一个内部电路单元。
9.根据权利要求8所述的MOS器件闩锁效应的监测结构，其特征在于，
模拟内部电路区域的所述多个N阱中的各对有源区的N+有源区同P+有源区间的左右位置关系，同模拟内部电路区域P阱中的各对有源区的N+有源区同P+有源区间的左右位置关系相反。
10.根据权利要求8所述的MOS器件闩锁效应的监测结构，其特征在于，
模拟内部电路区域的各个N阱中的各对有源区的N+有源区同在右侧，P+有源区同在左侧，模拟内部电路区域的P阱中的各对有源区的N+有源区同在左侧，P+有源区同在右侧。
11.根据权利要求8所述的MOS器件闩锁效应的监测结构，其特征在于，
同一个内部电路单元中的两对有源区的N+有源区同P+有源区间的距离相等。
12.根据权利要求11所述的MOS器件闩锁效应的监测结构，其特征在于，
至少有两个内部电路单元到所述模拟输入输出区域P阱的距离相等。
13.根据权利要求12所述的MOS器件闩锁效应的监测结构，其特征在于，
到所述模拟输入输出区域P阱的距离相等的内部电路单元，不同的内部电路单元中的一对有源区的N+有源区同P+有源区间的距离不相同。
14.根据权利要求11所述的MOS器件闩锁效应的监测结构，其特征在于，
其中至少有两个内部电路单元到所述模拟输入输出区域P阱的距离不相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110353367.8A CN103107162B (zh) | 2011-11-10 | 2011-11-10 | Mos器件闩锁效应的监测结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110353367.8A CN103107162B (zh) | 2011-11-10 | 2011-11-10 | Mos器件闩锁效应的监测结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103107162A CN103107162A (zh) | 2013-05-15 |
| CN103107162B true CN103107162B (zh) | 2015-10-14 |
Family
ID=48314902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110353367.8A Active CN103107162B (zh) | 2011-11-10 | 2011-11-10 | Mos器件闩锁效应的监测结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103107162B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417536B (zh) * | 2017-02-10 | 2020-11-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、工作方法 |
| CN116430212B (zh) * | 2023-06-13 | 2023-08-22 | 飞腾信息技术有限公司 | 芯片闩锁状态的监测方法、微处理器和相关设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10356759A1 (de) * | 2003-01-10 | 2004-12-16 | Bargstädt Franke, Silke, Dr. | Verfahren und Aufbau zum Messen von transient getriggertem Latch-up |
| CN1633710A (zh) * | 2001-12-19 | 2005-06-29 | 因芬尼昂技术股份公司 | 决定集成电路esd/闩锁强度之方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649652A (en) * | 1987-07-01 | 1989-01-12 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| US8108817B2 (en) * | 2008-02-14 | 2012-01-31 | International Business Machines Corporation | Semiconductor structure and method of designing semiconductor structure to avoid high voltage initiated latch-up in low voltage sectors |
-
2011
- 2011-11-10 CN CN201110353367.8A patent/CN103107162B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1633710A (zh) * | 2001-12-19 | 2005-06-29 | 因芬尼昂技术股份公司 | 决定集成电路esd/闩锁强度之方法 |
| DE10356759A1 (de) * | 2003-01-10 | 2004-12-16 | Bargstädt Franke, Silke, Dr. | Verfahren und Aufbau zum Messen von transient getriggertem Latch-up |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103107162A (zh) | 2013-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9542521B2 (en) | Filler insertion in circuit layout | |
| EP2660738A1 (en) | Distribution power flow analysis system and method | |
| CN104483567B (zh) | 500kV线路继电保护装置检测方法和系统 | |
| CN103107162B (zh) | Mos器件闩锁效应的监测结构 | |
| CN104020407A (zh) | 一种集成电路静电防护性能的测试方法 | |
| Li et al. | An application of utilizing the system-efficient-ESD-design (SEED) concept to analyze an LED protection circuit of a cell phone | |
| CN105158674A (zh) | 利用寄生效应的硬件木马检测方法和系统 | |
| CN106291254A (zh) | 一种用于智能变电站的自动智能查线装置 | |
| CN203850292U (zh) | 一种用于监测金属层短路的测试结构 | |
| CN102445644B (zh) | Mos器件的spice测试结构 | |
| CN204067309U (zh) | 一种层间介质层击穿的测试结构 | |
| CN106226637A (zh) | 一种Short测试方法 | |
| CN103376395A (zh) | 一种晶体管交流热载流子注入特性的测试结构 | |
| US10247766B2 (en) | System, method and test layout for detecting leakage current | |
| CN103915415A (zh) | 集成电路的可靠性分析测试结构及其测试方法 | |
| CN204289434U (zh) | Mim电容测试结构及mim电容参考测试结构 | |
| CN104656003B (zh) | 信号电路板与测试电路板配置系统及其方法 | |
| CN106549006A (zh) | 用于封装级可靠性测试的静电防护电路和测试安装方法 | |
| CN102707123A (zh) | 提高芯片电压测试精度方法 | |
| CN204391104U (zh) | 一种测试结构 | |
| CN105185723B (zh) | 一种半导体器件电性测试方法 | |
| CN105336636A (zh) | 测试结构及测试方法 | |
| CN204651310U (zh) | 一种测试结构 | |
| CN104466068A (zh) | 一种蓄电池组合系统的连接方法 | |
| CN103426867B (zh) | 适形屏蔽封装模组 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140107 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |