CN103095296B - 用于svc控制系统的新型软件锁相环的实现方法 - Google Patents

Abstract

本发明公开了一种用于SVC控制系统的新型软件锁相环的实现方法，采用基于瞬时无功理论的锁相原理，在DSP单元编码实现软件锁相模块，以FPGA计数器替代复杂的积分环节，产生锁相角θ，软件锁相模块配合锁相计数器，实现锁相功能。在电压不平衡、电压跌落、频率突变等条件下，仍可快速、可靠的实现锁相。软件锁相环模块根据系统采样和计算延迟、三相电压不平衡的情况，计算出各相校正角度，SVC控制系统在各相校正角度的基础上进行触发控制，减小晶闸管的触发误差，提高系统的控制精度。该控制方式易于工程实现，能够方便地与SVC控制系统中的其他模块进行连接，修改参数简单方便，具有很好的通用性和可扩展性。

Description

用于SVC控制系统的新型软件锁相环的实现方法

技术领域

本发明涉及一种用于SVC控制系统的新型软件锁相环的实现方法，属于电力电子技术领域。 

背景技术

随着国民经济的发展和现代化技术的进步，电力网负荷急剧增大，对电网感性无功要求也与日俱增，特别是如可逆式大型轧钢机、炼钢电弧炉等冲击负荷、非线性负荷容量的不断增加，加上普遍应用的电力电子技术，使得电力网发生电压波形畸变，电压波动闪变和三相不平衡等，产生电能质量降低，电网功率因数降低，网络损耗增加等不良影响。静止型无功补偿设备（SVC）一般由晶闸管控制电抗器TCR(thyristor control reactor)和滤波电容器FC(filter capacitor)组成，可实现较快、连续的动态无功功率调节，具有反应时间快，运行可靠，能平衡有功，适用范围广和价格便宜等优点。 

锁相环（phase locked loop,PLL）在SVC控制系统中的主要作用是为SVC控制系统提供快速、稳定、高精度的同步信号。锁相环的性能，关系到整个SVC控制系统的同步以及晶闸管器件触发控制的精准度，是控制系统的重要环节。 

在锁相环方式上，传统的锁相方式有依靠硬件的模拟锁相环、以及依靠软件计算的α β坐标开环锁相环、傅里叶分解锁相环，这些锁相方式均存在锁相速度慢或对畸变电压敏感等缺点，在电压不平衡条件下为了抑制负序电压的影响，dq锁相环一般以100Hz分量衰减系数为PI控制器设计指标，因此也存在着响应速度慢的缺点。 

发明内容

针对传统锁相环存在的缺陷，本发明的目标是提供一种用于SVC控制系统 的新型软件锁相环的实现方法，充分利用控制装置资源，在DSP单元编码实现软件锁相模块，在FPGA实现锁相计数器，软件锁相模块配合锁相计数器，实现锁相功能。 

为达到以上目的，本发明技术方案如下： 

用于SVC控制系统的新型软件锁相环的实现方法，包括以下步骤 

1）在DSP单元编码实现软件锁相模块，具体为， 

1-1）DSP将三相系统电压信号进行Clarke变换，由abc坐标系转化到α β坐标系； 

1-2）进行Park变换，转化到dq坐标系，得到dq坐标系中d轴、q轴的正序分量和负序分量

1-3）将q轴的正序分量作为控制量，输入PI控制器，将PI控制器输出值Δf和初始电网频率f_初之和，作为锁相的频率输出； 

1-4）将锁相频率换算为FPGA锁相计数器的计数周期最大值MaxValue，传递给FPGA锁相计数器； 

2）在FPGA实现锁相计数器，具体为以FPGA计数器替代复杂的积分环节，FPGA锁相计数器按照计数周期最大值MaxValue进行循环计数，当达到最大值时，计数器清零，重新开始计数； 

3）软件锁相模块和锁相计数器相配合，采用基于瞬时无功理论的锁相原理，以FPGA计数器替代复杂的积分环节，产生锁相角θ，实现锁相功能，包括 

3-1）软件锁相模块在每个执行周期内读取当前FPGA锁相计数器的计数值，换算为当前锁相角θ，用于锁相调节；同时软件锁相模块将当前FPGA锁相计数器的计数值提供给SVC系统，作为触发控制的时间参考； 

3-2）SVC控制系统根据控制算法计算出晶闸管触发角度，将其转换为触发 时刻计数值K，当FPGA锁相计数器计数值达到触发时刻计数值时，SVC控制系统发触发脉冲，使得对应的晶闸管导通。 

前述步骤1）中进行Park变换前，采用延时相序分解法进行相序分解，滤除负序分量。 

前述软件锁相环模块根据系统采样和计算延迟、三相电压不平衡的情况，计算出各相校正角度，SVC控制系统在各相校正角度的基础上进行触发控制。 

采用上述技术手段，本发明的优点是： 

（1）软件锁相模块完成系统同步电压的锁相调节控制，锁相计数器代替复杂的积分环节，产生锁相角θ，该控制方式易于工程实现，在电压不平衡、电压畸变、频率突变等条件下，仍可快速、可靠的实现锁相。 

（2）软件锁相环模块根据系统采样和计算延迟、三相电压不平衡的情况，计算出各相校正角度，SVC控制系统在各相校正角度的基础上进行触发控制，减小晶闸管的触发误差，提高系统的控制精度。 

（3）该新型软件锁相环能够方便地与SVC控制系统中的其他模块进行连接，修改参数简单方便，具有很好的通用性和可扩展性。 

附图说明

图1是本发明SVC控制系统硬件平台结构示意图； 

图2是本发明的新型软件锁相环的原理图； 

图3是电压跌落时锁相环仿真图； 

图4是频率突变时锁相环仿真图； 

图5是锁相环实验波形图。 

具体实施方式

下面结合附图和具体实施方式对本发明做详细说明。 

目前，绝大部分控制设备厂家的控制装置结构都是以DSP作为逻辑运算单元，并采用FPGA实现信号采集、通信处理等功能。 

如图1所示，本发明的SVC控制系统硬件平台选用目前业界可靠性、功能和处理能力最有优势的嵌入式CPU、DSP和大容量的FPGA进行设计，同时采用符合工业标准的高速以太网和IEC标准的数据采集的光纤通道作为数据传输链路，内部采用高可靠、高实时、高效率的数据交换接口。 

锁相环在SVC控制系统中的主要作用是为SVC控制系统提供快速、稳定、高精度的同步信号。本发明所实现的软件锁相环是基于FPGA和DSP共同完成的。锁相环控制原理如图2。在DSP单元的软件锁相模块，首先将电压信号进行Clarke变换，由abc坐标系转化到α β坐标系。为方便计算，进行标幺化处理，由于TCR一般采用三角形接线方式，所以选取u_αβ做为同步电压。 

$\left[\begin{array}{c}{u}_{\mathrm{\α}}\\ u_{\mathrm{\β}}\end{array}\right]=\frac{2}{3}\left[\begin{array}{ccc}1& -1/2& -1/2\\ 0& \sqrt{3}/2& -\sqrt{3}/2\end{array}\right]\left[\begin{array}{c}{u}_{\mathrm{ab}}\\ u_{\mathrm{bc}}\\ u_{\mathrm{ca}}\end{array}\right]=\left[\begin{array}{c}\cos \mathrm{\φ}\\ \sin \mathrm{\φ}\end{array}\right]---\left(1\right)$

$\left[\begin{array}{c}{u}_{\mathrm{\α}}\\ u_{\mathrm{\β}}\end{array}\right]=\left[\begin{array}{c}{u}_{\mathrm{\α}}\\ u_{\mathrm{\β}}\end{array}\right]/\left|\right|u_{\mathrm{\α\β}}\left|\right|=\left[\begin{array}{c}\cos \mathrm{\φ}\\ \sin \mathrm{\φ}\end{array}\right]---\left(2\right)$

式中，u_α，u_β为电压向量u在α β坐标系中α轴，β轴的电压分量，u_ab，u_bc，u_ca为电压向量u在abc坐标系中ab相，bc相，ca相的电压分量，φ为电压向量u与α轴的夹角； 

为滤除负序分量，进行dq坐标转换前，需要进行相序分解。二倍频陷波器可实现相序分离，但其滤波器设计较为复杂，不利于工程实现，同时受频率波动的影响较大，因此本发明中采用了延时相序分解法，处理简单，利于工程实现。 

$\left\{\begin{array}{c}{u}_{\mathrm{\α\β}}^{+}\left(t\right)=0.5[u_{\mathrm{\α\β}}\left(t\right)+{\mathrm{ju}}_{\mathrm{\α\β}}(t-T/4)]\\ u_{\mathrm{\α\β}}^{-}\left(t\right)=0.5[u_{\mathrm{\α\β}}\left(t\right)-{\mathrm{ju}}_{\mathrm{\α\β}}(t-T/4)]\end{array}\right.---\left(3\right)$

上标“+”表示正序分量，“-”表示负序分量，t为时间，T表示周期。根据公式（3），可得α β坐标系中α轴、β轴的正序分量和负序分量将带入正序同步旋转坐标系，进行dq坐标系转换，将带入负序同步旋转坐标系，进行dq坐标系转换， 

$\left[\begin{array}{c}{u}_d^{+}\\ u_q^{+}\end{array}\right]=\left[\begin{array}{cc}\cos {\mathrm{\φ}}^{\′}& \sin {\mathrm{\φ}}^{\′}\\ -\sin {\mathrm{\φ}}^{\′}& \cos {\mathrm{\φ}}^{\′}\end{array}\right]\left[\begin{array}{c}{u}_{\mathrm{\α}}^{+}\\ u_{\mathrm{\β}}^{+}\end{array}\right]---\left(4\right)$

$\left[\begin{array}{c}{u}_d^{-}\\ u_q^{-}\end{array}\right]=\left[\begin{array}{cc}\cos {\mathrm{\φ}}^{\′}& -\sin {\mathrm{\φ}}^{\′}\\ \sin {\mathrm{\φ}}^{\′}& \cos {\mathrm{\φ}}^{\′}\end{array}\right]\left[\begin{array}{c}{u}_{\mathrm{\α}}^{-}\\ u_{\mathrm{\β}}^{-}\end{array}\right]---\left(5\right)$

式中，φ'为d⁺轴与α轴的夹角，分别为dq坐标系中d轴、q轴的正序分量和负序分量； 

当相位锁定情况下q轴的正序分量为零，因此软件锁相模块将q轴的正序分量作为控制量，输入PI控制器，同时为了加快锁相速度，将PI控制器输出值Δf，加上初始电网频率f_初，从而得到了锁相的频率输出。将锁相所得的频率换算为锁相计数器计数周期最大值MaxValue，传递给FPGA锁相计数器。 

FPGA锁相计数器设计原则为：一个标准工频周期的值20毫秒对应的计数值为50000,即FPGA的计数时钟周期为400纳秒，计数频率为2.5M，则锁相计数器计数周期最大值MaxValue为， 

FPGA实现锁相计数器，是指以FPGA计数器替代复杂的积分环节，FPGA锁相计数器按照MaxValue进行循环计数，当达到最大值时，计数器清零，重新开始计数。 

软件锁相模块和锁相计数器相配合，采用基于瞬时无功理论的锁相原理，以FPGA计数器替代复杂的积分环节，产生锁相角θ，实现锁相功能。具体包括 软件锁相模块在每个执行周期内读取当前FPGA锁相计数器的计数值，换算为当前锁相角θ，用于锁相调节，锁相角θ为 

软件锁相模块将当前FPGA锁相计数器的计数值提供给SVC系统作为触发控制的时间参考，触发控制精度可以达到0.0075度。 

SVC控制系统将计算出的晶闸管触发角度，转换为触发时刻计数值，当FPGA锁相计数器计数值达到该触发时刻计数值时，SVC控制系统发触发脉冲，使得对应的晶闸管导通，触发时刻计数值K为， 

此外，考虑到三相电压不平衡、采集和计算延迟，锁相环模块还应计算出三相校正角度

$\left[\begin{array}{c}{u}_{\mathrm{ab}}^d+{\mathrm{ju}}_{\mathrm{ab}}^q\\ u_{\mathrm{bc}}^d+{\mathrm{ju}}_{\mathrm{bc}}^q\\ u_{\mathrm{ca}}^d+{\mathrm{ju}}_{\mathrm{ca}}^q\end{array}\right]=\left[\begin{array}{cc}1& 1\\ f^2& f\\ f& f^2\end{array}\right]\left[\begin{array}{c}{u}_d^{+}+{\mathrm{ju}}_d^{+}\\ u_d^{-}+{\mathrm{ju}}_d^{-}\end{array}\right]---\left(9\right)$

f为旋转因子， 分别为ab相，bc相，ca相电压向量在dq坐标系内q轴向的电压分量，分别为ab相，bc相，ca相电压向量在dq坐标系内d轴向的电压分量，相应的，分别为各相在锁相环dq坐标系内的基准角度，δ表示系统电压信号采集和计算 环节造成的延时角。SVC控制系统根据控制算法算出TCR各相晶闸管的触发角，应该在校正角度的基础上进行触发控制。如计算出TCR的ab相正方向晶闸管触发角为则TCR的ab相正方向晶闸管的实际触发角应该等于减去减小晶闸管的触发误差，提高系统的控制精度。 

本实施例中，通过PSCAD/EMTDC软件搭建锁相环模型，当t=0.1时刻，发生电压跌落，仿真结果如图3所示。当t=0.1时刻，发生频率突变，f由50Hz突变到46Hz，仿真结果如图4所示。图中锯齿波表示锁相值，正弦波表示锁相电压，可看出在电压跌落、频率突变情况下，本发明锁相环仍可快速、可靠的实现锁相。 

图5为在SVC控制系统硬件的平台基础上，按上述原理实现的新型软件锁相环的实验波形，可以看出锁相环根据电压信号产生稳定的同步信号。 

以上已以较佳实施例公开了本发明，然其并非用以限制本发明，凡采用等同替换或者等效变换方式所获得的技术方案，均落在本发明的保护范围之内。 

Claims (3)

1.用于SVC控制系统的新型软件锁相环的实现方法，其特征在于：包括以下步骤

1)在DSP单元编码实现软件锁相模块，具体为，

1-1)DSP将三相系统电压信号进行Clarke变换，由abc坐标系转化到αβ坐标系；

1-2)进行Park变换，转化到dq坐标系，得到dq坐标系中d轴、q轴的正序分量和负序分量

1-3)将q轴的正序分量作为控制量，输入PI控制器，将PI控制器输出值Δf和初始电网频率f_初之和，作为锁相频率输出；

1-4)将锁相频率换算为FPGA锁相计数器的计数周期最大值MaxValue，传递给FPGA锁相计数器；所述FPGA锁相计数器的计数周期最大值MaxValue是指：

一个标准工频周期的值20毫秒，对应的计数值为50000,即FPGA的计数时钟周期为400纳秒，计数频率为2.5MHz，则FPGA锁相计数器的计数周期最大值MaxValue为：

2)在FPGA实现锁相计数器，具体为FPGA锁相计数器按照计数周期最大值MaxValue进行循环计数，当达到最大值时，计数器清零，重新开始计数；

3)软件锁相模块和锁相计数器相配合，采用基于瞬时无功理论的锁相原理，以FPGA计数器替代复杂的积分环节，产生锁相角θ，实现锁相功能，包括

3-1)软件锁相模块在每个执行周期内读取当前FPGA锁相计数器的计数值，换算为当前锁相角θ，用于锁相调节；同时软件锁相模块将当前FPGA锁相计数器的计数值提供给SVC系统，作为触发控制的时间参考；所述锁相角θ为：

3-2)SVC控制系统根据控制算法计算出晶闸管触发角度，将其转换为触发时刻计数值K，当FPGA锁相计数器计数值达到触发时刻计数值时，SVC控制系统发触发脉冲，使得对应的晶闸管导通；所述触发时刻计数值K为：

2.根据权利要求1所述的用于SVC控制系统的新型软件锁相环的实现方法，其特征在于：所述步骤1)中进行Park变换前，采用延时相序分解法进行相序分解，滤除负序分量。

3.根据权利要求1所述的用于SVC控制系统的新型软件锁相环的实现方法，其特征在于：所述软件锁相环模块根据系统采样和计算延迟、三相电压不平衡的情况，计算出各相校正角度，SVC控制系统在各相校正角度的基础上进行触发控制，所述各相校正角度计算为：

$\left[\begin{array}{c}{u}_{\mathrm{ab}}^d+{\mathrm{ju}}_{\mathrm{ab}}^q\\ u_{\mathrm{bc}}^d+{\mathrm{ju}}_{\mathrm{bc}}^q\\ u_{\mathrm{ca}}^d+{\mathrm{ju}}_{\mathrm{ca}}^q\end{array}\right]=\left[\begin{array}{cc}1& 1\\ f^2& f\\ f& f^2\end{array}\right]\left[\begin{array}{c}{u}_d^{+}+{\mathrm{ju}}_d^{+}\\ u_d^{-}+{\mathrm{ju}}_d^{-}\end{array}\right],$

其中，f为旋转因子， 分别为ab相，bc相，ca相电压向量在dq坐标系内q轴向的电压分量，分别为ab相，bc相，ca相电压向量在dq坐标系内d轴向的电压分量，分别为dq坐标系中d轴的正序分量和负序分量；相应的，分别为各相在锁相环dq坐标系内的基准角度，δ表示系统电压信号采集和计算环节造成的延时角；分别为ab相，bc相，ca相的校正角度。