CN103078639A - 半导体器件及其调整方法 - Google Patents

半导体器件及其调整方法 Download PDF

Info

Publication number
CN103078639A
CN103078639A CN2012104109305A CN201210410930A CN103078639A CN 103078639 A CN103078639 A CN 103078639A CN 2012104109305 A CN2012104109305 A CN 2012104109305A CN 201210410930 A CN201210410930 A CN 201210410930A CN 103078639 A CN103078639 A CN 103078639A
Authority
CN
China
Prior art keywords
signal
parts
comparator
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104109305A
Other languages
English (en)
Other versions
CN103078639B (zh
Inventor
中根秀夫
木村圭助
山本崇也
松浦达治
氏家隆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103078639A publication Critical patent/CN103078639A/zh
Application granted granted Critical
Publication of CN103078639B publication Critical patent/CN103078639B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及半导体器件及其调整方法。提供一种能够在接收操作期间，进行后台校准，而不会不利地影响接收特性的半导体器件。在接收操作期间，半导体器件检测当增益变化或者接收通道变化时，出现无线接收信号的时刻，并在检测到的时刻，进行后台校准。在这种情况下，当接收信号无效时，进行校准不会进一步降低接收精度。此外，只要在随机的时刻进行后台校准，就不会生成当每隔固定时间间隔进行后台校准时会出现的不必要信号分量。

Description

半导体器件及其调整方法
技术领域
本发明涉及半导体器件和所述半导体器件的调整方法。更特别地，本发明涉及用于无线通信的半导体器件和所述半导体器件的调整方法。
背景技术
即使对于诸如无线通信LSI(大规模集成)电路之类的RF(射频)IC(集成电路)，也越来越多地使用微型化CMOS(互补金属氧化物半导体)工艺。在微型化CMOS工艺中，要求以比现有的半导体制造工艺更高的精度进行信号处理。但是，微型化CMOS工艺在模拟特性方面次于现有的半导体制造工艺。于是，重要的是使用例如在制造之后进行校准，以改善制造的半导体器件的特性的方法。
在目前可获得的RFIC中，用于与进行基带处理的LSI电路通信的接口被数字化。于是，RFIC具有从天线接收模拟信号，然后把模拟信号转换成数字信号的内置ADC(模-数转换器)。为了满足期望的特性条件，ADC也必须被校准。
不过，当例如使用W-CDMA(宽带码分多址接入)或LTE(长期演进)作为通信方法时，必须使接收器电路连续工作。于是，不能进行离线校准，因为离线校准必须在非工作期内进行。此外，如果定期进行在工作期间进行的后台校准，那么会产生频率与这种校准的周期对应的不必要信号分量，从而降低接收信号的精度。
鉴于上面所述，在美国专利No.7046179中公开了一种模-数转换电路。该模-数转换电路具有多路复用器，通过在输入信号和参考信号之间切换，进行前台校准。更具体地说，该模-数转换电路包括校准参考电路和转换电路。校准参考电路形成于集成电路中，以提供校准参考信号。转换电路形成于集成电路中，以包括比较参考电路和比较电路。比较参考电路供给多个参考信号。比较电路供给对应于参考信号的多个比较器输出信号，和一个比较器输入信号。当呈现校准信号时，根据校准参考信号生成比较器输入信号。校准参考电路是如下所述形成的。当呈现校准信号时，校准参考电路被启用。另一方面，当不呈现校准信号时，校准参考电路被禁用，从而基本上不消耗任何电力。
在美国专利No.7623050中公开了另一种模-数转换电路。该模-数转换电路微调参考电压，以进行在模-数转换电路中使用的比较器的偏移电压的前台校准。更具体地说，该模-数转换电路包括模-数转换器，多路复用器，可变电压源，和校准电路。模-数转换器包括第一输入部件，第二输入部件，和输出部件。多路复用器耦接到模-数转换器的第一输入部件。可变电压源耦接到模-数转换器的第二输入部件。校准电路控制可变电压源，耦接在可变电压源和模-数转换器的输出部件之间。模-数转换器比较经多路复用器供给的固定电压和从可变电压源供给的可变电压。
在未经审查的日本专利公报No.2009-159415中公开一种模-数转换器。该模-数转换器通过利用发射器电路，进行接收系统的前台校准。更具体地说，该模-数转换器用于通信设备的接收器电路，以利用数字信号进行校准。该模-数转换器包括模-数转换单元，校准部件，数字输出生成部件和选择开关。模-数转换单元把输入的模拟信号转换成数字信号。校准部件耦接到模-数转换单元的输出侧。模-数转换单元的输出被输入数字输出生成部件中。选择开关设置在模-数转换单元的输入侧。选择开关能够把输入接收器电路的模拟信号，或者当校准数字信号在通信设备的发射器电路的数-模转换器中经历数-模转换时获得的校准模拟信号输入模-数转换单元中。校准部件耦接到数字输出生成部件的输出，模-数转换单元的输出和数-模转换器的输入。利用校准数字信号，和当校准模拟信号被输入模-数转换单元时获得的数字信号，校准部件能够获得用于校准模-数转换单元的输出的参数。
在未经审查的日本专利公报No.2010-004373中公开另一种模-数转换器。该模-数转换器是进行后台校准的串并转换器。更具体地说，该模-数转换器包括参考电压生成电路，高位比特比较器，多个放大器，多个第一选择器，多个第二选择器，多个低位比特比较器，第三选择器，和编码器。参考电压生成电路生成多个参考电压。高位比特比较器把参考电压分成多个区域，标注分割的区域，并比较输入的模拟电压和区域边界电压，以确定输入的模拟电压属于的区域。放大器输出参考电压和输入的模拟电压之间的差分电压。第一选择器选择待输入放大器的参考电压。第二选择器检查在分割区域中的放大器的输出信号，并按照高位比特比较器确定的区域，选择放大器的输出信号。低位比特比较器比较第二选择器选择的信号之中的两个信号的大小，输出比较结果信号。第三选择器检查低位比特比较器，选择用于模-数转换的低位比特比较器的输出信号，而不选择用于校准的低位比特比较器的输出信号。编码器按照第三选择器选择的低位比特比较器的输出信号，和高位比特比较器确定的区域，生成数字信号。
在未经审查的日本专利公报No.2010-226236中公开一种无线接收器的功耗控制方法。该无线接收器被配置成以致用于使在高频部件中被降频变换的接收信号数字化，并把数字化的接收信号输入基带部件的模-数转换部件能够设定偏压电流。该功耗控制方法包括以下第一步骤和第二步骤。第一步骤按照从模-数转换部件输出的数字信号，确定是否发生第一变化或第二变化。在第一变化中，状态从通信信号接收状态变成通信信号等待状态。在第二变化中，状态从通信信号等待状态变成通信信号接收状态。按照所述确定结果，进行第二步骤。更具体地说，当发生第一变化时，第二步骤设定与当发生第二变化时相比更小的偏压电流。另一方面，当发生第二变化时，第二步骤设定与当发生第一变化时相比更大的偏压电流。
在未经审查的日本专利公报No.2010-035140中公开另一种模-数转换器。该模-数转换器通过利用两个比较器，比较转换值，并通过更新偏移量，进行校准。更具体地说，该模-数转换器包括参考电压生成电路，第一比较器，第二比较器和校准电路。参考电压生成电路输出参考电压。第一和第二比较器比较输入信号的电压和参考电压，然后输出指示第一逻辑值或第二逻辑值的数字信号。校准电路比较第一比较器的输出和第二比较器的输出，然后输出第一偏移控制信号和第二偏移控制信号。第一比较器按照第一偏移控制信号，为输出反相阈值电平设定正偏移量或负偏移量。第二比较器按照第二偏移控制信号，为输出反相阈值电平设定偏移量。相对于第一比较器设定的偏移量，第二比较器设定的偏移量具有相反的极性。
发明内容
现有的AD转换(模-数转换)方法不能同时进行ADC操作和后台校准操作。即使当它同时进行上述两种操作时，这两种操作也不适合于通信用途。原因在于当利用具有内置接收系统的电路定期进行校准时，接收质量降低。当采用W-CDMA或其它相似通信方法，以致接收状态持续时，该问题尤其显著。当定期校准比较器时，具有与这种周期性等同的基波的谐波会产生不必要的伪信号。这导致接收特性的降低。
此外，当采用冗余AD转换方法，或者不进行校准的其它类似方法时，尽管不需要进行校准，AD转换的速度也会降低。对于对其来说高速运行是必不可少的通信，这导致问题。例如，当进行逐次逼近AD转换时，由于转换所需的比较次数增大，因此其速度降低。当进行流水线AD转换时，由于流水线步骤的数目增大，因此其速度降低。
下面将利用在“具体实施方式”之下的附图标记，说明解决这种问题的手段。添加附图标记是为了阐明“权利要求书”和“具体实施方式”之间的对应关系。不过，附图标记不应被用于解释按照“权利要求书”限定的本发明的技术范围。
本发明提供的半导体器件(1，等)包括通信电路部件(10、20、30、40等)，检测电路部件(64等)，和调整电路部件(300等)。通信电路部件(10、20、30、40等)进行接收操作。检测电路部件(64等)在接收操作期间，检测无效接收信号的发生。调整电路部件(300等)调整通信电路部件(10、20、30、40等)的特性。调整电路部件(300等)在发生无效接收信号的时刻进行所述调整。
本发明提供的半导体器件调整方法包括以下步骤：使通信电路部件(10、20、30、40等)进行接收操作；在接收操作期间，检测无效接收信号的发生；和调整通信电路部件(10、20、30、40等)的特性。调整步骤包括在发生无效接收信号的时刻进行所述调整的步骤。
本发明提供的半导体器件和所述半导体器件的调整方法使得能够校准半导体器件的模拟特性，以便获得良好的接收特性。
附图说明
下面根据以下附图，详细说明本发明的实施例，附图中：
图1A是图解说明按照本发明的第一实施例的半导体器件的整体结构的电路方框图；
图1B是图解说明由图1A中所示的半导体器件的构成元件进行的操作的例子的时序图；
图2A是图解说明按照第一实施例的ADC部件的例证结构的电路方框图；
图2B是图解说明按照第一实施例的比较电路部件和按照第一实施例的校准逻辑电路部件的例证结构的电路方框图；
图2C是图解说明由图2A和2B中所示的半导体器件的构成元件进行的操作的例子的时序图；
图3是图解说明按照第二实施例的ADC部件的结构的电路方框图；
图4是图解说明由按照第二实施例的ADC的构成元件进行的操作的例子的时序图；
图5是图解说明按照本发明的第四实施例的无线通信系统的结构的电路方框图；
图6A是图解说明按照本发明的第五实施例的闪速ADC的结构的电路方框图；
图6B是图解说明关于按照第五实施例的闪速ADC中的待校准比较器的例证选择操作的时序图；
图7A是图解说明由按照本发明的第六实施例的半导体器件的构成元件进行的操作的例子的时序图；
图7B是图解说明由按照本发明的第六实施例的半导体器件的构成元件进行的操作的另一个例子的时序图；
具体实施方式
下面参考附图，说明本发明提供的半导体器件，和所述半导体器件的调整方法。
第一实施例
图1A是图解说明按照本发明的第一实施例的半导体器件1的整体结构的电路方框图。下面说明图1A中所示的半导体器件的构成元件。图1A中所示的半导体器件1包括LNA(低噪声放大器)部件10，混频器20，滤波器部件30，ADC部件40，后端逻辑电路部件50，控制逻辑电路部件60和接口部件70。
LNA部件10包括第一LNA 11和第二LNA 12。滤波器部件30包括第一滤波器电路31和第二滤波器电路32。第一滤波器电路31包括第一PGA(可编程增益放大器)33和第一滤波器35。第二滤波器电路32包括第二PGA 34和第二滤波器36。ADC部件40包括第一ADC41和第二ADC 42。可以根据需要，耦接多个单元的这些PGA和滤波器电路，以提供期望的特性。控制逻辑电路部件60包括振幅检测器61，选择器62，增益控制逻辑电路部件63，和增益更新信号生成逻辑电路部件64。
下面说明图1A中所示的半导体器件1的构成元件之间的耦接。第一LNA 11的输入部件耦接到第一天线71，第一天线71包含在位于半导体器件1之外的天线部件80中。第二LNA 12的输入部件耦接到包含在天线部件80中的第二天线82。第一LNA 11的输出部件和第二LNA 12的输出部件耦接到混频器20的输入部件。混频器20的第一输出部件耦接到第一PGA 33的第一输入部件。混频器20的第二输出部件耦接到第二PGA 34的第一输入部件。第一PGA 33的输出部件耦接到第一滤波器35的输入部件。第二PGA 34的输出部件耦接到第二滤波器36的输入部件。第一ADC 41的第一输入部件耦接在第一滤波器35的下游。第二ADC 42的第一输入部件耦接在第二滤波器36的下游。第一ADC 41的输出部件耦接到后端逻辑电路部件50的第一输入部件。第二ADC 42的输出部件耦接到后端逻辑电路部件50的第二输入部件。增益控制逻辑电路部件63的第一输出部件耦接到第一PGA 33的第二输入部件。增益控制逻辑电路部件63的第二输出部件耦接到第二PGA 34的第二输入部件。增益控制逻辑电路部件63的第三输出部件耦接到增益更新信号生成逻辑电路部件64的输入部件。增益更新信号生成逻辑电路部件64的第一输出部件耦接到第一ADC41的第二输入部件。增益更新信号生成逻辑电路部件64的第二输出部件耦接到第二ADC 42的第二输入部件。后端逻辑电路部件50的第一输出部件耦接到振幅检测器61的输入部件。后端逻辑电路部件50的第二输出部件耦接到接口部件70的第一输入部件。振幅检测器61的输出部件耦接到选择器62的第一输入部件。接口部件70的第一输出部件耦接到选择器62的第二输入部件。选择器62的输出部件耦接到增益控制逻辑电路部件63的输入部件。接口部件70的第二输出部件耦接到在半导体器件1之外的基带LSI 90的输入部件。基带LSI 90的输出部件耦接到接口部件70的第二输入部件。
下面说明图1A中所示的半导体器件1的操作，即，按照第一实施例的半导体器件1的调整方法。首先，说明从天线部件80到基带LSI 90的信号流。天线部件80相继接收无线信号。LNA部件10放大接收的信号，然后把放大的信号输出给混频器20。混频器20合成放大的信号，和由本地信号发生部件(未示出)生成，并且具有目标频率的本地信号，然后把合成的信号输出给滤波器部件30。滤波器部件30把合成的信号转换成具有目标特性的模拟信号，然后把作为结果的模拟信号输出给下游。耦接在滤波器部件30的下游的ADC部件40把模拟信号转换成数字信号，然后把数字信号输出给后端逻辑电路部件50。后端逻辑电路部件50对数字信号进行任意后端处理，然后通过接口部件70和数字接口71，把处理后的信号输出给在半导体器件1之外的基带LSI 90。基带LSI 90对数字输入的信号进行任意基带处理。后端处理和基带处理将不进一步详细说明，因为它们并不直接涉及本发明。
下面说明给第一和第二PGA 33、34的反馈。当接收电平在天线部件80变化时，AGC(自动增益控制)功能被启动。AGC功能进行控制，以改变PGA的增益，以致ADC的输入信号电平在适当范围之内。从而，后端逻辑电路部件50可生成和数字信号振幅有关的信息，并把生成的信息输出给振幅检测器61，如后所述。这种情况下，振幅检测器61生成表示接收电平的第一接收电平信号，并把生成的信号输出给选择器62。此外，基带LSI 90可生成表示接收电平的第二接收电平信号，然后通过数字接口71和接口部件70，把生成的信号输出给选择器62，如后所述。选择器62选择第一接收电平信号或者第二接收电平信号，然后把选择的信号输出给增益控制逻辑电路部件63。当选择第一接收电平信号时，半导体器件1进行的操作的模式被称为内部AGC模式或振幅检测器模式。当选择第二接收电平信号时，半导体器件1进行的操作的模式被称为基带直接控制模式。可利用选择器62选择这两种不同的操作模式。
按照第一或第二接收电平信号，增益控制逻辑电路部件63判定是否必须改变第一和第二PGA 33、34的增益。如果必须改变所述增益，那么增益控制逻辑电路部件63生成增益设定信号GS，然后把增益设定信号GS输出给第一和第二PGA 33、34。第一和第二PGA 33、34按照增益设定信号GS，设定它们的增益。例如，如果接收电平高于预先选择的最大值，那么第一和第二PGA 33、34的增益被设定成低于先前的值。反之，如果接收电平低于预先选择的最小值，那么第一和第二PGA 33、34的增益被设定成高于先前的值。通过直接指示增益值，或者通过指示与当前增益值的差分，可以传送将用增益设定信号GS设定的增益值。无论如何，传送增益值的方法并不限制本发明。
下面说明对ADC部件40的反馈。当增益控制逻辑电路部件63生成增益设定信号GS时，增益控制逻辑电路部件63酌情通知增益更新信号生成逻辑电路部件64，第一和第二PGA 33,34改变了它们的增益。按照这样的通知，增益更新信号生成逻辑电路部件64生成增益更新信号GU，然后把生成的信号输出给ADC部件40。增益更新信号GU起指示第一和第二PGA 33,34改变其增益的时刻的重要作用。不过，增益更新信号GU的细节并不限制本发明。当ADC部件40收到增益更新信号GU时，对第一和第二ADC 41,42进行校准。
下面参考图1B说明校准ADC部件40的时刻。图1B是图解说明由图1A中所示的半导体器件1的构成元件进行的操作的例子的时序图。图1B的时序图包括第一时序图a和第二时序图b。第一时序图a表示增益设定信号GS的时间变化的例子。第二时序图b表示增益更新信号GU的时间变化的例子。在图1B的时序图a、b中，水平轴代表经过的时间，而垂直轴代表各个信号的强度。
沿着图1B中所示的水平轴，示出第一时间点T1、第二时段T2和第三时间点T3。在图1B中所示的例子中，增益设定信号GS的内容在第一时间点T1、第二时间点T2和第三时间点T3被改变。此外，在和增益设定信号GS的内容的变化相同的时刻生成增益更新信号GU。同时在相同的定时开始计数经过的时间TT。经过的时间TT指示在第一和第二PGS 33,34改变其增益的时刻和它们的输出信号变得稳定的时刻之间所需的时间。换句话说，在第一和第二PGA 33,34的增益变化之后的预定一段经过时间TT内，输出信号不稳定，于是不适合于下游电路中的各种处理。于是，即使在经过的时间TT内，ADC部件40的状态被改变，半导体器件1的接收特性也不太可能受到明显影响。于是，本发明使得能够在第一和第二PGA 33,34的增益的每次变化之后，校准ADC部件40。
下面说明为校准ADC部件40在上述时机行使的控制。图2A是图解说明按照第一实施例的ADC 100的例证结构的电路方框图。图2A中所示的ADC 100对应于图1A中所示的第一ADC 41或第二ADC42。
下面说明图2A中所示的ADC 100的构成元件。图2A中所示的ADC 100包括输入部件101，取样保持电路部件102，比较电路部件103，控制逻辑电路部件104，DAC(数-模转换器)105和输出部件106。
下面说明图2A中所示的ADC 100的构成元件之间的耦接。输入部件101耦接到取样保持电路部件102的输入部件。取样保持电路部件102的输出部件耦接到比较电路部件103的第一输入部件。比较电路部件103的输出部件耦接到控制逻辑电路部件104的输入部件。控制逻辑电路部件104的第一输出部件耦接到输出部件106。控制逻辑电路部件104的第二输出部件耦接到DAC的输入部件。DAC 105的输出部件耦接到比较电路部件103的第二输入部件。
图2B是图解说明按照第一实施例的比较电路部件200和按照第一实施例的校准逻辑电路部件300的例证结构的电路方框图。图2B中所示的比较电路部件200对应于图2A中所示的比较电路部件103。图2B中所示的校准逻辑电路部件300可包含在图1A中所示的半导体器件1中，或者包含在图2A中所示的比较电路部件103中。
下面说明图2B中所示的比较电路部件200的构成元件。图2B中所示的比较电路部件200包括第一比较信号输入部件201，第二比较信号输入部件202，参考电压输入部件203，时钟信号输入部件204，校准时钟信号输入部件205，第一比较器211，第二比较器212，反相器213，第一时钟信号开关221，第二时钟信号开关222，第一校准时钟信号开关223，第二校准时钟信号开关224，第一双刀双掷开关225，第二双刀双掷开关226，第一比较结果开关227，第二比较结果开关228，第一比较结果信号231，第二比较结果信号232，和比较结果输出部件241。
第一和第二比较器211、212都包括第一信号输入部件，第二信号输入部件，时钟信号输入部件，校准时钟信号输入部件，校准信号输入部件，和比较结果输出部件。反相器213包括输入部件和输出部件。第一和第二双刀双掷开关225、226都包括第一公共端子部件，第二公共端子部件，第一端子部件，第二端子部件，第三端子部件，第四端子部件和控制信号输入部件。
下面说明图2B中表示的校准逻辑电路部件300的构成元件。图2B中所示的校准逻辑电路部件300包括第一到第四输入部件，和第一到第三输出部件。
下面说明比较电路部件200和校准逻辑电路部件300的构成元件之间的耦接。第一比较器211的第一信号输入部件耦接到第一双刀双掷开关225的第一公共端子部件。第一比较器211的第二信号输入部件耦接到第一双刀双掷开关225的第二公共端子部件。第一双刀双掷开关225的第一端子部件耦接到第一比较信号输入部件201。第一双刀双掷开关225的第二端子部件耦接到第二比较信号输入部件202。第一双刀双掷开关225的第三和第四端子部件耦接到参考电压输入部件203。第一比较器211的时钟信号输入部件通过第一时钟信号开关221，耦接到时钟信号输入部件204。第一比较器211的校准时钟信号输入部件通过第一校准时钟信号开关223，耦接到校准时钟信号输入部件205。第一比较器211的校准信号输入部件耦接到校准逻辑电路部件300的第一输出部件。第一比较器211的比较结果输出部件耦接到校准逻辑电路部件300的第一输入部件。第一比较器211的比较结果输出部件还通过第一比较结果开关227，耦接到比较结果输出部件241。
类似地，第二比较器212的第一信号输入部件耦接到第二双刀双掷开关226的第一公共端子部件。第二比较器212的第二信号输入部件耦接到第二双刀双掷开关226的第二公共端子部件。第二双刀双掷开关226的第一端子部件耦接到第一比较信号输入部件201。第二双刀双掷开关226的第二端子部件耦接到第二比较信号输入部件202。第二双刀双掷开关226的第三和第四端子部件耦接到参考电压输入部件203。第二比较器212的时钟信号输入部件通过第二时钟信号开关222，耦接到时钟信号输入部件204。第二比较器212的校准时钟信号输入部件通过第二校准时钟信号开关224，耦接到校准时钟信号输入部件205。第二比较器212的校准信号输入部件耦接到校准逻辑电路部件300的第二输出部件。第二比较器212的比较结果输出部件耦接到校准逻辑电路部件300的第二输入部件。第二比较器212的比较结果输出部件还通过第二比较结果开关228，耦接到比较结果输出部件241。
校准逻辑电路部件300的第三输入部件耦接到校准时钟信号输入部件205。校准逻辑电路部件300的第三输出部件耦接到第一双刀双掷开关225的控制信号输入部件。校准逻辑电路部件300的第三输出部件还通过反相器213，耦接到第二双刀双掷开关226的控制信号输入部件。
下面说明按照本实施例的半导体器件1的操作。图2C是图解说明由图2A和2B中所示的半导体器件的构成元件进行的操作的例子的时序图。图2C包含第一到第七时序图c-i。第一时序图c表示校准状态的时间变化的例子。第二时序图d表示增益更新信号GU的时间变化的例子。第三时序图e表示选择信号313的时间变化的例子。第四时序图f表示校准时钟信号的时间变化的例子。第五时序图g表示比较结果输出信号，即，第一比较结果信号231或第二比较结果信号232的时间变化的例子。第六时序图h表示第一校准控制信号311的时间变化的例子。第七时序图i表示第二校准控制信号312的时间变化的例子。
如前所述，图1A中所示的第一或第二ADC 41、42对应于图2A中所示的ADC 100。此外，图2A中所示的比较电路部件103对应于图2B中所示的比较电路部件200。于是，第一ADC 41包括图2B中的第一和第二比较器211、212。在第一ADC 41中，第一比较器211和第二比较器212交替进行AD转换和校准。
参见图2C中所示的例子，第一时序图c中的区域c1指示第一比较器211在进行校准。于是在用区域c1表示的时段内，第二比较器212在进行AD转换。不过，第一比较器211的校准是否在用区域c1表示的时段结束之前完成都无关紧要。这种情况下，在下次增益更新之前的剩余时段内，第一比较器211例如可以暂停。
类似地，在区域c1之后的区域c2指示第二比较器212在进行校准。于是在用区域c1表示的时段内，第一比较器211在进行AD转换。不过，第二比较器212的校准是否在用区域c2表示的时段结束之前完成都无关紧要。这种情况下，在下次增益更新之前的剩余时段内，第二比较器212例如可以暂停。
上述内容也适用于第二ADC 42。
当收到增益更新信号GU时，比较电路部件103,200改变第一和第二比较器211,212之间的耦接关系，以便进行AD转换操作和校准操作之间的切换。更具体地说，当校准逻辑电路部件300从增益更新信号输入部件301收到增益更新信号GU时，校准逻辑电路部件300酌情在“开”状态和“关”状态之间，切换选择信号313的状态。在利用图2C中所示的第三时序图e表示的例子中，在选择信号313处于“开”状态的时候，第二比较器212在进行AD转换，而在选择信号313处于“关”状态的时候，第一比较器211在进行AD转换。
不过，即使在校准第一比较器211或第二比较器212的时候，收到增益更新信号GU，增益更新信号GU也被忽略，或者在完成校准之后，才改变耦接关系和操作。
选择信号313改变第一双刀双掷开关225的耦接。此外，在反相器213反转开/关状态之后，选择信号313也改变第二双刀双掷开关226的耦接。此外，利用选择信号313酌情控制和改变第一和第二时钟信号开关221,222的耦接，第一和第二校准时钟信号开关223,224的耦接，及第一和第二比较结果开关227,228的耦接。
下面说明利用选择信号313进行的改变比较电路部件103、200的耦接的操作。在利用区域c1表示的时段中，选择信号313控制第一双刀双掷开关225，以致第一公共触点耦接到第三端子部件，并通过第三端子部件进一步耦接到参考电压输入部件203。此外，第二公共触点耦接到第四端子部件，并通过第四端子部件，进一步耦接到参考电压输入部件203。第一和第二端子部件然后被断开。
此外，在用区域c1表示的时段内，选择信号313控制第二双刀双掷开关226，以致第一公共触点耦接到第一端子部件，并通过第一端子部件进一步耦接到第一比较信号输入部件201。此外，第二公共触点耦接到第二端子部件，并通过第二端子部件，进一步耦接到第二比较信号输入部件202。第三和第四端子部件然后被断开。
此外，在用区域c1表示的时段内，利用选择信号313控制第二时钟信号开关222，第一校准时钟信号开关223和第二比较结果开关228，以致它们被短路。此外，在用区域c1表示的时段内，利用选择信号313控制第二时钟信号开关222，第二校准时钟信号开关224和第一比较结果开关227，以致它们被断开。
在用区域c2表示的时段内，使利用选择信号313控制的所有开关的耦接处于通过反转上述状态而获得的状态。于是，将不再冗余说明进一步的细节。
下面详细说明为校准而进行的操作。如上所述控制开关的耦接。使正被校准的比较器与第一和第二比较信号输入部件隔离，以使AD转换不受影响。此外，在相同参考电压被施加于第一和第二输入部件的零输入状态下，正被校准的比较器接收校准时钟信号和校准控制信号311,312。
下面说明校准第一比较器211的情况。校准时，校准逻辑电路部件300处理在零输入状态下，从第一比较器211输出的信号231。校准逻辑电路部件300对第一校准控制信号311设定适当的值，以致从第一比较器211输出的信号231具有在零输入附近的判定阈值。
作为选择第一校准控制信号311的适当值的算法，校准逻辑电路部件300应利用二分搜索方法或者其它收敛算法。当第一校准控制信号311代表在使用二分搜索方法期间的任意值时，待校准的比较器的输出信号被取样k次(k是整数)，以便累积。在这种情况下，比较器的输出信号为0或1。如果作为结果的累积值大于k/2，那么沿着减小第一比较器211的比较器偏移的方向，调整第一校准控制信号311的值。当所述调整被重复i次(i是整数)时，能够以与i比特二分搜索相同的精度进行校准。
当把上述说明应用于图2C中所示的第五时序图g时，可获得下列各项。区域g1代表第一步骤中的第一取样的输出信号。区域g2代表第一步骤中的第k取样的输出信号。区域g3代表第二步骤中的第一取样的输出信号。区域g4代表第i步骤中的第k-1取样的输出信号。区域g5代表第i步骤中的第k取样的输出信号。区域g6代表待校准的比较器的暂停状态。区域g7-g12类似于区域g1-g6，除了区域g7-g12涉及其中第二比较器将被校准的情况之外。
类似地，当把上述说明应用于图2C中所示的第七时序图i时，获得下列各项。区域i1代表第一步骤中的第一校准控制信号311。区域i2代表第二步骤中的第一校准控制信号311。区域i3代表第i个步骤中的第一校准控制信号311。
类似地，当把上述说明应用于图2C中所示的第六时序图h时，获得下列各项。区域h1代表第一步骤中的第二校准控制信号312。区域h2代表第二步骤中的第二校准控制信号312。区域h3代表第i个步骤中的第二校准控制信号312。
进行上述校准使得能够在不恶化ADC 100的特性的情况下，调整比较器的偏移。可在典型情况下进行调整，以获得几毫伏或者更低的偏移，不过被调整的偏移的值可随实际安装的比较器和实现的偏移抵消功能变化。
此外，例如，当PGA的增益频繁变化时，并不总是需要每当增益设定信号GS变化时，都生成增益更新信号GU。例如，可每隔预定时间间隔相继生成增益更新信号GU。原因在于诸如温度和电源电压之类的环境因素一般每隔约1秒的较长时间间隔发生变化。这样的较长时间间隔比进行增益控制的大约几百微秒的时间间隔足够长。于是，即使要按预定的时间间隔生成增益更新信号GU，内部电路也提供足够的随动速度。
第二实施例
作为本发明的第一实施例，说明了包含在ADC中的比较器的校准例子。作为另一个应用例子，将结合本发明的第二实施例，说明优化ADC的转换速度和精度的方法。
通常，半导体集成电路中使用的各个元件的工作速度随诸如制造工艺和环境温度之类的各种因素变化。在这种情况下，电路以前是在提供足够工作裕度的情况下设计的。为了即使在最坏的条件下，也确保正确的操作而想出的这种设计方法导致在标准工作条件下，消耗额外的电力，和导致电路面积的增大。
例如，通过改变运算放大器的模拟电路中的偏压电流，或者通过改变例如从逻辑电路中的内部调节器生成的电源电压，能够调整电路的工作速度和信号转换的精度。不过，对这种变化的响应速度远远低于ADC的工作速度。于是，如果试图在电路工作期间，进行这样的变化，那么AD转换的精度降低。
鉴上面的情况，和第一实施例的情况一样，第二实施例在增益变化的相同时机，改变电源电压和偏压电流。这使得能够实际防止接收精度受转换精度恶化的影响，以及消除诸如由上述变化引起的精度恶化之类的副作用。
图3是图解说明按照第二实施例的ADC 500的结构的电路方框图。下面说明图3中所示的ADC 500的构成元件。图3中所示的ADC500包括ADC输入部件501，参考电路控制电路部件510，调节器电路部件520，内部ADC电路部件530和ADC输出部件506。
调节器电路部件520包括放大器521和晶体管522。在图3中所示的例子中，假定P通道PET(场效应晶体管)作为晶体管522。内部ADC电路部件530包括放大器531，第一偏压电流源532，比较器533，第二偏压电流源534和内部逻辑电路部件535。
下面说明图3中所示的ADC 500的构成元件的耦接。在ADC 500的外部，监视电路部件410的输出部件被耦接到控制逻辑电路部件420的第一输入部件。假定控制逻辑电路部件420的第二输入部件耦接到例如按照第一实施例的增益更新信号生成逻辑电路部件64的输出部件。控制逻辑电路部件420的第一输出部件耦接到参考电压控制电路部件510的输入部件。控制逻辑电路部件420的第二输出部件耦接到第一偏压电流源532的控制信号输入部件。控制逻辑电路部件420的第三输出部件耦接到第二偏压电流源534的控制信号输入部件。参考电压控制电路部件510的输出部件耦接到放大器521的反相输入部件。放大器521的电源输入部件耦接到第一电源503。假定放大器521的第二电源输入部件(未示出)耦接到第二电源505。晶体管522的源极耦接到第一电源503。晶体管522的栅极耦接到放大器521的输出部件。晶体管522的漏极共同耦接到放大器521的非反相输入部件、放大器531的第一电源输入部件、比较器533的第一电源输入部件、和内部逻辑电路部件535的第一电源输入部件。放大器531的第二电源输入部件通过第一偏压电流源532，耦接到第二电源505。比较器533的第二电源输入部件通过第二偏压电流源534，耦接到第二电源505。内部逻辑电路部件535的第二电源输入部件耦接到第二电源505。ADC输入部件501耦接到放大器531的输入部件。比较器533的输入部件耦接在放大器531的输出部件的下游。比较器533的输出部件耦接到内部逻辑电路部件535的输入部件。内部逻辑电路部件535的输出部件耦接到ADC输出部件506。
下面说明图3中所示的ADC 500，监视电路部件410和控制逻辑电路部件420进行的操作。监视电路部件410检测例如制造工艺、电源电压和温度的特性，生成表示检测结果的特性信号411，然后把生成的信号411输出给控制逻辑电路部件420。控制逻辑电路部件420按照特性信号411，并且按照增益更新信号421，生成参考电压控制信号422，第一偏压电流控制信号423和第二偏压电流控制信号424。控制逻辑电路部件420把参考电压控制信号422输出给参考电压控制电路部件510，以控制其操作。控制逻辑电路部件420把第一偏压电流控制信号423输出给第一偏压电流源532，以控制其操作。控制逻辑电路部件420把第二偏压电流控制信号424输出给第二偏压电流源533，以控制其操作。参考电压控制电路部件510生成参考电压502，然后把参考电压502输出给调节器电路部件520，以控制其操作。调节器电路部件520按照参考电压502，生成内部电源电压504。内部ADC电路部件530接收内部电源电压504，并进行AD转换。
图4是图解说明由按照第二实施例的ADC 500的构成元件进行的操作的例子的时序图。图4包含第一到第五时序图j-n。第一时序图j表示增益设定信号GS的时间变化的例子。第二时序图k表示增益更新信号421的时间变化的例子。第三时序图l表示ADC输入信号的时间变化的例子。第四时序图m表示内部电源电压504的时间变化的例子。第五时序图n表示流入第一或第二偏压电流源532、534的偏压电流的时间变化的例子。在第一到第五时序图j-n中，水平轴代表经过的时间，而垂直轴代表每个信号的强度。
为了便于说明，在图4的时序图内，沿着经过的时间定义了第一时间点T1、第二时间点T2和第三时间点T3。在第一时刻T1之前的时段被称为第一时段D1。在第一时刻T1和第二时刻T2之间的时段被称为第二时段D2。在第二时刻T2和第三时刻T3之间的时段被称为第三时段D3。在第三时刻T3之后的时段被称为第四时段D4。
和第一实施例的情况一样，如果在第一时段D1内，发现ADC输入信号的振幅过小，那么第二实施例在第一时刻T1改变增益设定信号GS，从而生成增益更新信号421。结果，在过渡时间TT内，在目标范围内调整ADC输入信号的振幅。此外，第二实施例在第一时刻T1，酌情调整内部电源电压504和偏压电流。
如果在第二时段D2的后半部件内，发现ADC输入信号的振幅过大，那么在第二时刻t2改变增益设定信号GS，从而生成增益更新信号421。结果，在过渡时间TT期间，在目标范围内调整ADC输入信号的振幅。此外，偏压电流被酌情调整。不过，内部电源电压504并不总是需要被改变。
在第三时刻T3之后，相继调整内部电源电压504和偏压电流。总之，和第一实施例的情况一样，所述调整是在进行PGA增益更新的时机进行的。
普通的ADC包括例如模拟放大器，比较器和内部逻辑电路部件，不过普通ADC的具体结构取决于采用的AD转换方法。这些构成元件是在就内部电源电压504和偏压电流来说，提供足够的裕度，以便确保即使制造工艺、工作环境温度或者其它相关因素变化，它们也完全可操作的情况下设计的。
为了使ADC的功耗和占有面积降至最小，必须使用按照制造工艺和环境温度的变化，酌情调整内部电源电压504和偏压电流的机构。为了实现这样的调整，需要适合于电路结构的预定过渡时间。从而，和第一实施例的情况一样，通过在改变PGA增益的时机，进行调整，第二实施例使得能够消除相关响应。
第三实施例
本发明提供的机构不仅适用于ADC的校准和性能调整，而且适用于为了进行连续接收操作而需要的RFIC的内部电路的校准和特性调整。就这样的内部电路来说，例如，LNA的增益，混频器的失真，PGA的DC(直流)偏移，滤波器的截止频率，和布置在ADC的下游的数字滤波器的滤波特性要被校准。
如果尤其是在直接转换接收器电路中存在DC偏移，那么当利用PGA或数字滤波器放大信号时，会超过电路的动态范围。于是，必须消除DC偏移。在这种情况下，按照预先选择的增益，消除DC偏移。于是，可在每个子块中校准DC偏移。在这种情况下，通过利用增益更新信号GU作为触发信号，发起校准操作，也能够防止接收精度降低。
第四实施例
作为本发明的第四实施例，现在说明其对用于例如移动电话机的无线通信系统的应用。由于例如各种通信方法的使用和宽带通信的实现，目前的无线通信系统规模极大并且极复杂。RFIC的内部也是高度集成和高度功能化的，以应付上述变化。下面将结合具有以前在RFIC之外的元件的功能的RFIC，说明第四实施例。更具体地说，RFIC在功能上包含平衡-不平衡变换器（balun），电感器，或者其它无源元件和SAW(表面声波)滤波器。假定按照第四实施例的无线通信系统包括上述RFIC，耦接到RFIC的外部的前端模块，发射功率放大器，双工器，RFIC，电源管理IC和数字基带处理器。
图5是图解说明按照第四实施例的无线通信系统的结构的电路方框图。下面说明图5中所示的无线通信系统的构成元件。图5中所示的无线通信系统包括前端模块600，发射功率放大器610，天线620，半导体器件700，数字基带处理器800和电源管理IC 900。
半导体器件700包括LAN 711，接收侧局部频率生成部件712，接收侧分频器713，接收侧混频器714，N级720，ADC 731，数字滤波器732，接口部件740，发射侧逻辑电路部件751，DAC 752，发射侧滤波器753，发射侧局部频率生成部件754，发射侧分频器755，发射侧混频器756，发射侧PGA 757和平衡-不平衡变换器758。应注意图中未示出双工器。
N级720包括接收侧PGA 721和接收侧滤波器722。
下面说明图5中所示的无线通信系统的构成元件的耦接。天线620耦接到前端模块600的输入/输出部件。前端模块600的输出部件耦接到LNA 711的输入部件。LNA 711的输出部件耦接到接收侧混频器714的第一输入部件。接收侧局部频率生成部件712的输出部件耦接到接收侧分频器713的输入部件。接收侧分频器713的输出部件耦接到接收侧混频器714的第二输入部件。接收侧混频器714的输出部件耦接到接收侧PGA 721的输入部件。接收侧PGA 721的输出部件耦接到接收侧滤波器722的输入部件。接收侧滤波器722的输出部件耦接到ADC 731的输入部件。ADC 731的输出部件耦接到数字滤波器732的输入部件。数字滤波器732的输出部件耦接到接口部件740的输入部件。接口部件740的输入/输出部件耦接到数字基带处理器800的输入/输出部件。接口部件740的输出部件耦接到发射侧逻辑电路部件751的输入部件。发射侧逻辑电路部件751的输出部件耦接到DAC752的输入部件。DAC 752的输出部件耦接到发射侧滤波器753的输入部件。发射侧滤波器753的输出部件耦接到发射侧混频器756的第一输入部件。发射侧局部频率生成部件754的输出部件耦接到发射侧分频器755的输入部件。发射侧分频器755的输出部件耦接到发射侧混频器756的第二输入部件。发射侧混频器756的输出部件耦接到发射侧PGA 757的输入部件。发射侧PGA 757的输出部件耦接到平衡-不平衡变换器758的输入部件。平衡-不平衡变换器758的输出部件耦接到发射功率放大器610的输入部件。发射功率放大器610的输出部件耦接到前端模块600的输入部件。电源管理IC 900耦接到半导体器件700和数字基带处理器800。
图5中所示的无线通信系统包括一个天线620，一个接收系统和一个发射系统。和包括一个天线和一个接收系统的第一实施例的情况一样，本发明也可应用于发射系统操作。此外，本发明类似地适用于诸如具有多个天线和多个发射/接收系统的MIMO(多入多出)无线通信系统之类的常见无线通信系统。
第五实施例
作为本发明的第五实施例，下面说明其对其中使用闪速ADC作为图1A和1B中所示的ADC 41,42的情况的应用。为了获得n个ADC输出电平，普通的闪速ADC使用n-1个比较器。n-1个比较器比较输入电压VIN和n-1个参考电压V0-Vn-2，从而获得n-1个输出信号CO0-COn-2。n-1个输出信号CO0-COn-2可被称为温度计码。
当向所述n-1个比较器中增加一个或多个额外的比较器时，能够交替进行比较器后台校准。这种情况下，如果每隔固定时间间隔进行比较操作和校准操作之间的切换，那么如上结合第一实施例所述，会生成频率与所述切换的周期对应的不必要信号分量。
通过在进行增益变化的时机，利用增益更新信号GU改变待校准的目标比较器，第五实施例能够避免这种不必要信号分量的生成。换句话说，闪速ADC最好用于进行连续操作的接收方法。
图6A是图解说明按照第五实施例的闪速ADC的结构的电路方框图。下面说明图6A中所示的闪速ADC的构成元件。图6A中所示的闪速ADC包括N+1个比较器C0-CN，N-1个节点N0-Nn-1，N-2个电阻器R1-Rn-2，和开关S。
下面说明图6A中所示的闪速ADC的构成元件的耦接。串连耦接N-2个电阻器R1-Rn-2。N-2个电阻器R1-Rn-2的两端和耦接点被称为N-1个节点N0-Nn-1。输入电压VIN的输入部件耦接到N+1个比较器C0-CN中的每一个的一个输入部件，而N-1个节点N0-Nn-1之一通过开关S，耦接到N+1个比较器C0-CN中的每一个的另一个输入部件。
下面说明图6A中所示的闪速ADC进行的操作。在串联耦接的N-2个电阻器R1-Rn-2的两端施加第一参考电压Vref_p和第二参考电压Vref_m。作为结果的位差被分压，并从N-1个节点N0-Nn-1输出。设置两个额外的比较器，以致N-1个比较器按照偏移控制信号OC0-OCn，对输入信号进行AD转换，同时一个比较器进行后台校准。和第一实施例的情况一样，在进行增益变化的时机，执行后台校准。只有当在校准比较器C1时，比较器C0才被用于AD转换，而当在校准其它比较器C2-CN时，比较器C0不被用于AD转换。
选择比较器的顺序未被具体限定，从而不限制本发明。例如，下面说明按升序选择比较器的情况。图6B是图解说明关于按照第五实施例的闪速ADC中的待校准的比较器的例证选择操作的时序图。图6B的时序图包含第一时序图o和第二时序图p。第一时序图o表示待校准的比较器的时间变化。第二时序图p表示增益更新信号GU的时间变化。在图6B中，水平轴代表经过的时间。
在图6B中所示的例子中，第0个比较器C0的校准始于第一时刻T1。在这种情况下，不生成增益更新信号GU。这是包括在电路的初始操作中的校准。在第二时刻T2，当生成增益更新信号GU时，开始第一比较器C1的校准。同样地，在第三时刻T3，当生成增益更新信号GU时，开始第二比较器C2的校准。类似地，当生成增益更新信号GU时，待校准的比较器相继变化。随后，在第四时刻T3，在最后一个比较器Cn的校准之后，校准比较器C0。随后，重复上述序列。
第六实施例
下面说明本发明的第六实施例。上面结合和PGA增益变化同步地校准与PGA增益变化无关的电路部件的方法，说明了第一到第五实施例。即使当与接收通道变化，而不是与PGA增益变化同步地进行校准时，第六实施例提供和第一到第五实施例相同的优点。
在第一实施例中，在按照待解调的目标通道改变本地信号的频率之后，图1中所示的混频器20把本地信号乘以从天线部件80接收的RF信号。假定本地信号由内置于RFIC中的PLL(锁相环)电路生成。当本地信号的频率将被改变时，从当前频率转变到改变后的频率所需的时间一般较长，即，从几十微秒到几百微秒。在PLL电路被锁闭的该转变期内，不发生任何明显的信息传输。原因是在所述转变期内，通信不正常。于是，即使在本地信号频率转变期内，待校准的电路部件如上结合第一到第五实施例所述被改变，对于后续接收也不会出现任何问题。
图7A是图解说明由按照第六实施例的半导体器件的构成元件进行的操作的例子的时序图。图7A的时序图包含第一到第三时序图q-s。第一时序图q表示接收通道如何被改变。第二时序图r表示PLL电路的状态。第三时序图s表示校准的状态。在图7A中，水平轴代表经过的时间。沿着经过的时间，顺序定义第一到第六时刻T1-T6。
在第一时序图q中，在第一时刻T1和第四时刻T4之间的区域q1指示第一接收通道被选择。在第四时刻T4之后的区域q2指示第二接收通道被选择。在第二时序图r中，在第一时刻T1和第三时刻T3之间的时段R1，和在第四时刻T4和第六时刻T6之间的时段R2都指示PLL电路被锁闭。在第三时刻T3和第四时刻T4之间的区域r1指示PLL电路被锁定。在第三时序图s中，在第一时刻T1和第二时刻T2之间的时段S1，和在第四时刻T4和第五时刻T5之间的时段S2都指示接收通道在被改变，并且目标电路部件被校准。
此外，在接收通道改变之后，通常在正常状况下行使增益控制。在这样的情况下，通过利用在第一到第五实施例中使用的增益更新信号GU作为触发信号，能够不影响接收操作地进行校准。
图7B是图解说明由按照第六实施例的半导体器件的构成元件进行的操作的另一个例子的时序图。图7B的时序图包含第一到第四时序图t-w。第一时序图t表示接收通道如何被改变。第二时序图u表示PLL电路的状态。第三时序图v表示增益更新信号GU的时间变化。第四时序图w表示校准的状态。在图7B中，水平轴代表经过的时间。沿着经过的时间，顺序定义第一到第八时刻T1-T8。
在第一时序图t中，位于第一时刻T1和第五时刻T5之间的区域t1指示第一接收通道被选择。在第五时刻T5之后的区域t2指示第二接收通道被选择。在第二时序图u中，在第一时刻T1和第二时刻T2之间的时段U1，和在第五时刻T5和第六时刻T6之间的时段U2都指示PLL电路被锁闭。在第二时刻T2和第五时刻T5之间的区域u1指示PLL电路被锁定。在第三时序图v中，在第二时刻T2和第三时刻T3之间的时段，和在第六时刻T6和第七时刻T7之间的时段都指示生成和输出增益更新信号GU。在第四时序图w中，在第三时刻T3和第四时刻T4之间的时段W1，和在第七时刻T7和第八时刻T8之间的时段W2都指示目标电路部件被校准。
按照上面说明的第一到第六实施例的电路部件可被自由组合，只要它们不会引入技术矛盾。
本领域的技术人员应明白，根据设计要求和其它因素，可以产生各种修改、组合、子组合和变更，只要它们在所附的权利要求或其等同物的范围之内。

Claims (15)

1.一种半导体器件，包括：
进行接收操作的通信电路部件；
在接收操作期间检测无效接收信号的出现的检测电路部件；以及
调整通信电路部件的特性的调整电路部件，
其中调整电路部件在出现无效接收信号时进行所述调整。
2.按照权利要求1所述的半导体器件，
其中通信电路部件包括接收增益由接收增益设定信号设定的可变增益放大器，以及
其中检测电路部件根据可变增益放大器的接收增益的变化，检测无效接收信号的出现，并把无效接收信号的出现通知调整电路部件。
3.按照权利要求1所述的半导体器件，
其中通信电路部件包括按照接收通道改变振荡频率的可变频率振荡器，以及
其中检测电路部件根据可变频率振荡器的振荡频率的变化，检测无效接收信号的出现，并把无效接收信号的出现通知调整电路部件。
4.按照权利要求1所述的半导体器件，
其中通信电路部件包括调整特性的第一比较器、进行接收操作的第二比较器、和在出现无效接收信号时在第一比较器和第二比较器之间切换的控制电路部件，以及
其中调整电路部件包括进行第一比较器或第二比较器的偏移校准以便调整特性的校准逻辑电路。
5.按照权利要求4所述的半导体器件，其中通信电路部件包括具备第一比较器和第二比较器的电荷共享型逐次逼进ADC(模-数转换器)。
6.按照权利要求4所述的半导体器件，其中通信电路部件包括具备第一比较器和第二比较器的闪速ADC。
7.按照权利要求1所述的半导体器件，其中通信电路部件包括供给偏压电流的偏压电流源，以及
其中调整电路部件包括调整偏压电流的控制电路部件。
8.按照权利要求1所述的半导体器件，
其中通信电路部件包括供给内部电源电压的调节器电路部件，以及
其中调整电路部件包括调整内部电源电压的控制电路部件。
9.按照权利要求1所述的半导体器件，
其中通信电路部件包括对接收信号进行增益调整处理的滤波器部件，以及
其中调整电路部件包括校准影响增益调整处理的DC(直流)偏移的控制电路部件。
10.按照权利要求1所述的半导体器件，其中通信电路部件包括对接收信号进行滤波的滤波器部件；以及
其中调整电路部件包括校准滤波器部件的截止频率的控制电路部件。
11.按照权利要求1所述的半导体器件，
其中通信电路部件包括合成接收信号和具有所需频率的本地信号的混频器，以及
其中调整电路部件包括进行校准以抑制混频器的失真的控制电路部件。
12.按照权利要求1所述的半导体器件，
其中通信电路部件包括放大接收信号的LNA(低噪声放大器)，以及
其中调整电路部件包括进行校准以调整LNA的增益的控制电路部件。
13.一种半导体器件调整方法，包括以下步骤：
使通信电路部件进行接收操作；
在接收操作期间，检测无效接收信号的出现；以及
调整通信电路部件的特性，
其中调整步骤包括在出现无效接收信号时进行所述调整的步骤。
14.按照权利要求13所述的半导体器件调整方法，其中检测步骤包括根据接收增益变化检测无效接收信号的出现的步骤。
15.按照权利要求13所述的半导体器件调整方法，其中检测步骤包括根据接收通道变化检测无效接收信号的出现的步骤。
CN201210410930.5A 2011-10-25 2012-10-25 半导体器件及其调整方法 Expired - Fee Related CN103078639B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-233722 2011-10-25
JP2011233722A JP5809522B2 (ja) 2011-10-25 2011-10-25 半導体装置

Publications (2)

Publication Number Publication Date
CN103078639A true CN103078639A (zh) 2013-05-01
CN103078639B CN103078639B (zh) 2017-05-31

Family

ID=48136355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210410930.5A Expired - Fee Related CN103078639B (zh) 2011-10-25 2012-10-25 半导体器件及其调整方法

Country Status (4)

Country Link
US (1) US8886141B2 (zh)
JP (1) JP5809522B2 (zh)
KR (1) KR20130045217A (zh)
CN (1) CN103078639B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104980182A (zh) * 2014-04-14 2015-10-14 英飞凌科技股份有限公司 多输入和多输出开关网络

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150029771A (ko) * 2013-08-26 2015-03-19 (주)월드Tnc 차량용 라디오 안테나
US10211004B2 (en) * 2014-11-04 2019-02-19 Ivani, LLC Intelligent electrical switch
US10361585B2 (en) 2014-01-27 2019-07-23 Ivani, LLC Systems and methods to allow for a smart device
US11245285B2 (en) 2014-01-27 2022-02-08 Ivani, LLC Faceplate switch
US11437204B2 (en) * 2014-11-04 2022-09-06 Ivani, LLC Intelligent electrical switch
CN105988075B (zh) * 2015-02-17 2019-12-20 恩智浦美国有限公司 用于扫描测试的增强状态监视器
US10056914B2 (en) * 2015-12-18 2018-08-21 Analog Devices Global Frequency-domain ADC flash calibration
US10128862B2 (en) * 2016-01-21 2018-11-13 Mediatek Inc. Successive approximation register analog-to-digital converter applying calibration circuit, associated calibrating method, and associated electronic device
JP6736506B2 (ja) 2017-03-14 2020-08-05 株式会社東芝 アナログ／デジタル変換回路及び無線通信機
JP7151061B2 (ja) * 2017-03-28 2022-10-12 セイコーエプソン株式会社 故障判定回路、物理量検出装置、電子機器、移動体及び故障判定方法
US10020929B1 (en) * 2017-08-07 2018-07-10 Cavium, Inc. Methods and systems for data alignment in network devices
CA3129027C (en) 2019-03-04 2021-12-21 Mitsubishi Electric Corporation Receiver device and reception method
US10700691B1 (en) * 2019-05-30 2020-06-30 Nxp Usa, Inc. Circuit with analog-to-digital converters of different conversion resolutions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134282A (en) * 1997-06-18 2000-10-17 Lsi Logic Corporation Method for lowpass filter calibration in a satellite receiver
US7120427B1 (en) * 2001-03-19 2006-10-10 Cisco Systems Wireless Networking (Australia) Pty Limited CMOS wireless transceiver with programmable characteristics
US8004331B2 (en) * 2009-06-01 2011-08-23 Analog, Devices, Inc. CMOS clock receiver with feedback loop error corrections

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154510A (en) * 1999-05-03 2000-11-28 Sicom, Inc. Symbol timing recovery based on adjusted, phase-selected magnitude values
US7496161B2 (en) * 2003-10-14 2009-02-24 Realtek Semiconductor Corporation Adaptive equalization system for a signal receiver
US7046179B1 (en) 2004-02-13 2006-05-16 National Semiconductor Corporation Apparatus and method for on-chip ADC calibration
JP2006261714A (ja) * 2005-03-15 2006-09-28 Renesas Technology Corp 通信用半導体集積回路および携帯通信端末
US7623050B2 (en) 2005-12-13 2009-11-24 Broadcom Corporation Digital calibration loop for an analog to digital converter
JP5179858B2 (ja) * 2007-01-06 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
US8264906B2 (en) * 2007-05-29 2012-09-11 Rambus Inc. Adjusting clock error across a circuit interface
JP4934529B2 (ja) * 2007-07-09 2012-05-16 株式会社日立製作所 無線受信回路、並びに無線トランシーバ回路及びそのキャリブレーション方法
JP5189837B2 (ja) 2007-12-27 2013-04-24 株式会社日立製作所 アナログデジタル変換器並びにそれを用いた通信装置及び無線送受信器
JP2010004373A (ja) 2008-06-20 2010-01-07 Fujitsu Ltd アナログデジタル変換器
JP2010035140A (ja) 2008-07-03 2010-02-12 Nec Electronics Corp アナログデジタル変換器
JP4966329B2 (ja) 2009-03-19 2012-07-04 株式会社東芝 無線受信機の消費電力制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134282A (en) * 1997-06-18 2000-10-17 Lsi Logic Corporation Method for lowpass filter calibration in a satellite receiver
US7120427B1 (en) * 2001-03-19 2006-10-10 Cisco Systems Wireless Networking (Australia) Pty Limited CMOS wireless transceiver with programmable characteristics
US8004331B2 (en) * 2009-06-01 2011-08-23 Analog, Devices, Inc. CMOS clock receiver with feedback loop error corrections

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104980182A (zh) * 2014-04-14 2015-10-14 英飞凌科技股份有限公司 多输入和多输出开关网络
CN104980182B (zh) * 2014-04-14 2017-11-14 英飞凌科技股份有限公司 多输入和多输出开关网络
US9941909B2 (en) 2014-04-14 2018-04-10 Infineon Technologies Ag Multiple input and multiple output switch networks

Also Published As

Publication number Publication date
JP5809522B2 (ja) 2015-11-11
JP2013093694A (ja) 2013-05-16
KR20130045217A (ko) 2013-05-03
CN103078639B (zh) 2017-05-31
US8886141B2 (en) 2014-11-11
US20130102264A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
CN103078639A (zh) 半导体器件及其调整方法
KR101304354B1 (ko) 국부 발진기 신호를 위한 듀티 사이클 조정
US7843369B2 (en) Analog-to-digital converter and communication device and wireless transmitter and receiver using the same
US8073416B2 (en) Method and apparatus for controlling a bias current of a VCO in a phase-locked loop
WO2008100523A2 (en) Low-power clock generation and distribution circuitry
KR101309856B1 (ko) 자체 진단 트랜스시버 아키텍처 및 관련된 방법
US7113052B2 (en) Coarse frequency tuning in a voltage controlled oscillator
KR100474085B1 (ko) 디씨 오프셋 보상 회로 및 방법과 이를 이용한 신호 처리장치
JP2007208773A (ja) 発振器、ｐｌｌ発振器、無線装置
US8299949B2 (en) Method and system for variable resolution data conversion in a receiver
KR101009077B1 (ko) 직접 변환 수신기에서 ｄｃ 오프셋 보상을 위한 장치 및 방법
US7184729B2 (en) Digital automatic gain control for transceiver devices
CN111064358A (zh) 一种具有自校准功能且电流可编程的电荷泵电路
US20110012769A1 (en) Differential switch, d/a converter, semiconductor integrated circuit and communication apparatus
CN109120262A (zh) 一种快速锁定锁相环频率综合装置
EP1473841A1 (en) Semiconductor integrated circuit for radio apparatus and radio communication apparatus
EP1556968B1 (en) An integrated rf signal level detector usable for automatic power level control
JP2006324773A (ja) 受信装置
US20050064836A1 (en) Method of controlling phase locked loop in mobile station, and mobile station
US11012085B1 (en) Scheme for mitigating clock harmonic interference and desensitization in RF channels
US20110053541A1 (en) Dynamic range on-demand for receiver applications
JP2006005470A (ja) アクティブフィルタの周波数調整回路及びその半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170531

Termination date: 20191025