CN103066167B - 固态发光元件的制作方法 - Google Patents

固态发光元件的制作方法 Download PDF

Info

Publication number
CN103066167B
CN103066167B CN201110354787.8A CN201110354787A CN103066167B CN 103066167 B CN103066167 B CN 103066167B CN 201110354787 A CN201110354787 A CN 201110354787A CN 103066167 B CN103066167 B CN 103066167B
Authority
CN
China
Prior art keywords
substrate
layer
type semiconductor
resilient coating
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110354787.8A
Other languages
English (en)
Other versions
CN103066167A (zh
Inventor
余长治
林孟毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lextar Electronics Corp
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Publication of CN103066167A publication Critical patent/CN103066167A/zh
Application granted granted Critical
Publication of CN103066167B publication Critical patent/CN103066167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02642Mask materials other than SiO2 or SiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Abstract

本发明公开一种固态发光元件的制作方法。形成多个间隔排列的凸出结构于第一基板上。形成一缓冲层于此些凸出结构上,缓冲层填满于此些凸出结构之间的间隙。形成外延成长层于缓冲层上,以形成一第一半导体堆叠结构。将第一半导体堆叠结构倒置于一第二基板上,以使第一型半导体外延层接合第二基板,形成一第二半导体堆叠结构。以一第一蚀刻液蚀刻缓冲层,形成一第三半导体堆叠结构。以一第二蚀刻液渗入此些凸出结构之间的间隙中,使得此些凸出结构被蚀刻掉。将第一基板从第三半导体堆叠结构移除,以形成一第四半导体堆叠结构。

Description

固态发光元件的制作方法
技术领域
本发明涉及一种发光元件,且特别是涉及一种固态发光元件的制作方法。
背景技术
发光二极管(Light-Emitting Diode,LED)主要是通过电能转化为光能的方式发光。发光二极管的主要的组成材料是半导体,其中含有带正电的空穴比率较高的称为P型半导体,含有带负电的电子比率较高的称为N型半导体。P型半导体与N型半导体相接处形成PN接面。在发光二极管芯片的正极及负极两端施加电压时,电子将与空穴结合。电子与空穴结合后便以光的形式发出。
以氮化镓为材料的发光二极管的制作方法,是以蓝宝石(sapphire)为外延承载基板,先形成缓冲层于基板上,再在缓冲层上生长出氮化镓,可获得品质较佳的氮化镓外延成长层。但蓝宝石基板具有导电效果差与散热不佳的问题,所以必须再将氮化镓外延成长层转移至导电性与导热性较佳的基板上,才能提高发光二极管的散热效率。现有的制作工艺是以准分子脉冲激光移除氮化镓外延下方的蓝宝石基板,也就是广泛使用的激光剥蚀法(Laserlift-off)。然而,激光剥蚀法的制作工艺难度较高,且高能量的激光容易破坏氮化镓外延,因此如何改善现有的制作工艺,使氮化镓外延能在不被破坏原来性质的前提下成功地移除蓝宝石基板,是业界亟待解决的关键因素之一。
发明内容
本发明的目的在于提供一种固态发光元件的制作方法,是以蚀刻液与被蚀刻物之间的化学反应,将外延成长层下方的基底层蚀刻掉,进而使外延成长层在不被破坏的前提下成功地与基板分离。
为达上述目的,根据本发明的一方面,提出一种固态发光元件的制作方法,包括下列步骤。提供一第一基板。形成多个间隔排列的凸出结构于第一基板上。形成一缓冲层于此些凸出结构上,缓冲层填满于此些凸出结构之间的间隙。形成一由第二型半导体外延层、一有源层以及一第一型半导体外延层依序成长的外延成长层于缓冲层上,形成一第一半导体堆叠结构。将第一半导体堆叠结构倒置于一第二基板上,以使第一型半导体外延层接合第二基板,形成一第二半导体堆叠结构。以一第一蚀刻液处理第二半导体堆叠结构,使得缓冲层被蚀刻掉,形成一第三半导体堆叠结构。以一第二蚀刻液处理第三半导体堆叠结构,使得第二蚀刻液渗入位于第一基板与第二型半导体外延层间的此些凸出结构之间的间隙中,使得此些凸出结构被蚀刻掉。将第一基板从第三半导体堆叠结构移除,形成一包括有第二基板以及一位于其上的外延成长层所构成的第四半导体堆叠结构。
为了对本发明的上述及其他方面有更佳的了解,下文特举较佳实施例,并配合所附附图,作详细说明如下:
附图说明
图1A~图1H分别为本发明一实施例的固态发光元件的制作方法的示意图。
主要元件符号说明
100:第一半导体堆叠结构
101:第二半导体堆叠结构
102:第三半导体堆叠结构
103:第四半导体堆叠结构
110:第一基板
112:凸出结构
113:纳米柱结构
120:缓冲层
130:外延成长层
131:未掺杂杂质氮化物外延层
132:第二型半导体外延层
134:有源层
136:第一型半导体外延层
140:第二基板
150:保护层
F1:第一蚀刻液
F2:第二蚀刻液
具体实施方式
本实施例的固态发光元件的制作方法,是关于发光二极管的制作方法,是利用第一基板上间隔排列的凸出结构以及形成于凸出结构之间的缓冲层做为外延成长层下方的基底层,以形成具有发光特性的半导体外延结构。待半导体外延结构完成并倒置于第二基板之后,再依序以蚀刻液处理半导体外延结构,使得缓冲层与凸出结构分别被蚀刻掉。之后,移除第一基板,得到最终的半导体外延结构。
以下提出实施例进行详细说明,实施例仅用以作为范例说明,并非用以限缩本发明欲保护的范围。
图1A~图1H分别绘示依照本发明一实施例的固态发光元件的制作方法的示意图。
请先参照图1A~图1C。首先,参照图1A,提供一第一基板110。参照图1B,形成多个间隔排列的凸出结构112于第一基板110上。参照图1C,形成一缓冲层120于凸出结构112上,并使缓冲层120填满于此些凸出结构112之间的间隙。接着,形成一由第二型半导体外延层132、一有源层134以及一第一型半导体外延层136依序成长的外延成长层130于缓冲层120上,以形成一第一半导体堆叠结构100。且如图1C所示,于形成第二型半导体外延层132之前,还可选择性地先形成一未掺杂杂质氮化物外延层131于缓冲层120上,再形成第二型半导体外延层132于未掺杂杂质氮化物外延层131上。
第一基板110例如是蓝宝石基板。在图1B中,第一基板110上的凸出结构112例如是以光刻及蚀刻的方式形成的金属氧化物的纳米柱结构113。金属氧化物例如是氧化镍,其可通过物理气相沉积或化学气相沉积均匀地形成在第一基板110上,再以湿式蚀刻或干式蚀刻的方式移除部分金属氧化物而形成纳米柱结构113。
在本实施例中,纳米柱结构113之间以适当的间隙周期性地排列在第一基板110上。纳米柱结构113的高度可介于10纳米至10,000纳米(10微米)之间,较佳为100至200纳米之间。此外,两相邻的凸出结构112的顶端相距可为10纳米至1000纳米之间,较佳为50至100纳米之间。本发明对此不加以限制。
在图1C中,通过凸出结构112的配置,可使缓冲层120均一地填满于凸出结构112彼此间的间隙中。缓冲层120可为氮化物,其材质可选自氮化镓、氮化铝或氮化镓铝所构成的族群。此外,外延成长层130的材质可由周期表IIIA族元素的氮化物所构成,其依序包括第二型半导体外延层132、有源层134以及第一型半导体外延层136,其位于缓冲层120以及凸出结构112上,以形成一第一半导体堆叠结构100。IIIA族元素包括硼、铝、镓、铟、铊等元素。在一实施例中,第一型半导体外延层136为P型半导体层,例如P型氮化镓,而第二型半导体外延层132为N型半导体层,例如N型氮化镓。但在另一实施例中,第一型半导体外延层136为N型半导体层,而第二型半导体外延层132为P型半导体层。有源层134包括有多量子阱层。因此,当施加电压于电性相异的第一型半导体外延层136与第二型半导体外延层132时,有源层134中的电子将与空穴结合,再以光的形式发出。
在图1C中,位于缓冲层120与第二型半导体外延层132之间的未掺杂杂质氮化物外延层131由周期表IIIA族元素的氮化物所构成,例如是氮化铝、氮化镓或氮化铟镓等。
缓冲层120的形成方法可为化学气相沉积法(chemical vapor deposition,CVD),例如热丝化学气相沉积法或微波等离子体辅助化学气相沉积法等;或物理气相沉积法(physical vapor deposition,PVD),例如离子束溅镀或蒸镀法等。此外,外延成长层130的形成方法包括有机化学气相沉积法(MOCVD)、分子束外延法(MBE)、液相外延法(LPE)或气相外延法(VPE)等。
接着,请参照图1D~图1G。参照图1D,将第一半导体堆叠结构100倒置于一第二基板140上,以使第一型半导体外延层136接合第二基板140,形成一第二半导体堆叠结构101。接着,参照图1E,以一第一蚀刻液F1处理第二半导体堆叠结构101,使得缓冲层120被蚀刻掉而剩下凸出结构112,形成一第三半导体堆叠结构102,如图1F所示。之后,参照图1G,以一第二蚀刻液F2处理第三半导体堆叠结构102,使得第二蚀刻液F2渗入位于第一基板110与第二型半导体外延层132间的此些凸出结构112之间的间隙中,使得凸出结构112被蚀刻掉。
第二基板140例如是导电基板,可为硅基板或铜基板。在图1D中,由于以蓝宝石为基材的第一基板110导电或散热不佳,故将第一半导体堆叠结构100倒置于导电性、导热性较佳的第二基板140上,以避免高温而导致固态发光元件的发光效率降低。
在图1E中,第一蚀刻液F1是一种碱性蚀刻液,用以蚀刻缓冲层120。缓冲层120为氮化物,其可溶解在碱性蚀刻液中。碱性蚀刻液包括氢氧化钾(KOH)、氢氧化钠(NaOH)或其组合。此外,在图1E中,以第一蚀刻液F1蚀刻缓冲层120之前,还包括形成一保护层150包覆外延成长层130及第二基板140的表面。保护层150例如为抗酸碱反应的高分子光致抗蚀剂材料或无机材料,其材质可为环氧树酯、氮化硅或氮氧化硅等。
在图1F中,由于第一蚀刻液F1不会蚀刻凸出结构112,因而凸出结构112仍保留在第三半导体堆叠结构102中而不会被蚀刻掉,只会显露出原本被缓冲层120填满的凸出结构112彼此间的间隙而已。
在图1G中,第二蚀刻液F2是一种酸性蚀刻液,用以蚀刻凸出结构112。凸出结构112为金属氧化物,其可溶解在酸性蚀刻液中,酸性蚀刻液包括硝酸(HNO3)、醋酸(CH3COOH)、盐酸(HCl)或氢氟酸(HF)或其组合。第二蚀刻液F2可通过毛细现象流至此些凸出结构112之间的间隙中,使得凸出结构112被蚀刻。由于本实施例的固态发光元件有选择性形成一未掺杂杂质氮化物外延层131,所以在此实施例下,凸出结构112位于基板110与未掺杂杂质氮化物外延层131之间,所以当凸出结构112被第二蚀刻液F2蚀刻后,即降低第一基板110与未掺杂杂质氮化物外延层131之间的接合强度,使得基板110与未掺杂杂质氮化物外延层131是可分离的。若是固态发光元件没有未掺杂杂质氮化物外延层131,凸出结构112位于基板110与第二型半导体外延层132之间,所以当凸出结构112被第二蚀刻液F2蚀刻后,即降低第一基板110与第二型半导体外延层132之间的接合强度,使得基板110与第二型半导体外延层132是可分离的。
之后,请参照图1H,将第一基板110从第三半导体堆叠结构102移除,形成一包括有第二基板140以及一位于其上的外延成长层130所构成的第四半导体堆叠结构103。此外,在图1G中,移除第一基板110之后,还包括移除保护层150。移除保护层150的方法可为干式蚀刻或湿式蚀刻。
本发明上述实施例所揭露的固态发光元件的制作方法,是利用第一基板上间隔排列的凸出结构以及形成于凸出结构之间的缓冲层做为外延成长层下方的基底层,并利用蚀刻液依序蚀刻缓冲层与凸出结构,进而使外延成长层在不被破坏的前提下成功地与第一基板分离。因此,可获得品质良好的固态发光元件,以提高产品的可靠度。
综上所述,虽然结合以上较佳实施例揭露了本发明,然而其并非用以限定本发明。本发明所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作各种的更动与润饰。因此,本发明的保护范围应以附上的权利要求所界定的为准。

Claims (21)

1.一种固态发光元件的制作方法,该方法包括:
提供一第一基板;
沉积金属氧化物于该第一基板上,并蚀刻移除部分该金属氧化物以形成多个间隔排列的凸出结构于该第一基板上;
形成一缓冲层于该些凸出结构上,该缓冲层填满于该些凸出结构之间的间隙;
形成一由第二型半导体外延层、一有源层以及一第一型半导体外延层依序成长的外延成长层于该缓冲层上,形成一第一半导体堆叠结构;
将该第一半导体堆叠结构倒置于一第二基板上,以使该第一型半导体外延层接合该第二基板,形成一第二半导体堆叠结构;
以一第一蚀刻液处理该第二半导体堆叠结构,使得该缓冲层被蚀刻掉而剩下该些凸出结构,并形成一第三半导体堆叠结构;
以一第二蚀刻液处理该第三半导体堆叠结构,使得该第二蚀刻液渗入位于该第一基板与该第二型半导体外延层间的该些凸出结构之间的间隙中,使得该些凸出结构被蚀刻掉;以及
将该第一基板从该第三半导体堆叠结构移除,形成一包括有该第二基板以及一位于其上的外延成长层所构成的第四半导体堆叠结构。
2.如权利要求1所述的制作方法,其中以该第一蚀刻液蚀刻该缓冲层之前,还包括形成一保护层包覆该外延成长层及该第二基板的表面。
3.如权利要求2所述的制作方法,其中移除该第一基板之后,还包括移除该保护层。
4.如权利要求2所述的制作方法,其中该保护层为抗酸碱反应的高分子光致抗蚀剂材料或无机材料。
5.如权利要求1所述的制作方法,其中该些凸出结构的形成方法包括光刻。
6.如权利要求1所述的制作方法,其中该些凸出结构的形成方法包括湿式蚀刻。
7.如权利要求1所述的制作方法,其中该些凸出结构为金属氧化物的纳米柱结构,每一该纳米柱结构的高度介于10纳米至10,000纳米之间。
8.如权利要求7所述的制作方法,其中该金属氧化物包括氧化镍。
9.如权利要求1所述的制作方法,其中两相邻的该些凸出结构的顶端相距为10纳米至1000纳米之间。
10.如权利要求1所述的制作方法,其中蚀刻该缓冲层的该第一蚀刻液为碱性蚀刻液。
11.如权利要求10所述的制作方法,其中该碱性蚀刻液包括氢氧化钾(KOH)或氢氧化钠(NaOH)。
12.如权利要求1所述的制作方法,其中蚀刻该些凸出结构的该第二蚀刻液为酸性蚀刻液。
13.如权利要求12所述的制作方法,其中该酸性蚀刻液包括硝酸(HNO3)、醋酸、盐酸、氢氟酸(HF)或其组合。
14.如权利要求1所述的制作方法,其中该第二基板为导电基板。
15.如权利要求1所述的制作方法,其中该缓冲层的材质是氮化物。
16.如权利要求15所述的制作方法,其中该缓冲层的材质是选自氮化镓、氮化铝或氮化镓铝所构成的族群。
17.如权利要求1所述的制作方法,其中该外延成长层的材质是由周期表ⅢA族元素的氮化物所构成。
18.如权利要求1所述的制作方法,其中该第一型半导体外延层为P型半导体层,该第二型半导体外延层为N型半导体层。
19.如权利要求1所述的制作方法,其中该第一型半导体外延层为N型半导体层,该第二型半导体外延层为P型半导体层。
20.如权利要求1所述的制作方法,其中该有源层包括有多个量子阱层。
21.如权利要求1所述的制作方法,还包括形成一未掺杂杂质氮化物外延层于该缓冲层与该第二型半导体外延层之间,且该未掺杂杂质氮化物外延层是由周期表ⅢA族元素的氮化物所构成。
CN201110354787.8A 2011-10-18 2011-11-10 固态发光元件的制作方法 Active CN103066167B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100137803A TWI474507B (zh) 2011-10-18 2011-10-18 固態發光元件之製作方法
TW100137803 2011-10-18

Publications (2)

Publication Number Publication Date
CN103066167A CN103066167A (zh) 2013-04-24
CN103066167B true CN103066167B (zh) 2015-07-15

Family

ID=48086255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110354787.8A Active CN103066167B (zh) 2011-10-18 2011-11-10 固态发光元件的制作方法

Country Status (3)

Country Link
US (1) US8574935B2 (zh)
CN (1) CN103066167B (zh)
TW (1) TWI474507B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6042994B2 (ja) * 2012-10-26 2016-12-14 アールエフエイチアイシー コーポレイション 信頼性および動作寿命を改善した半導体デバイスならびにその製造方法
KR102094471B1 (ko) 2013-10-07 2020-03-27 삼성전자주식회사 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
CN105659383A (zh) * 2013-10-21 2016-06-08 传感器电子技术股份有限公司 包括复合半导体层的异质结构
KR102099877B1 (ko) 2013-11-05 2020-04-10 삼성전자 주식회사 질화물 반도체 디바이스의 제조 방법
DE102014105208A1 (de) * 2014-04-11 2015-10-29 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
CN104993023B (zh) * 2015-05-29 2018-06-05 上海芯元基半导体科技有限公司 一种利用化学腐蚀的方法剥离生长衬底的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709513B2 (en) * 2001-07-04 2004-03-23 Fuji Photo Film Co., Ltd. Substrate including wide low-defect region for use in semiconductor element
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
KR100682872B1 (ko) * 2004-12-08 2007-02-15 삼성전기주식회사 고효율 반도체 발광 소자 및 그 제조방법
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
TWI299917B (en) * 2006-03-17 2008-08-11 Epistar Corp Light-emitting diode and method for manufacturing the same
US7781247B2 (en) 2006-10-26 2010-08-24 SemiLEDs Optoelectronics Co., Ltd. Method for producing Group III-Group V vertical light-emitting diodes
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
TW200921937A (en) * 2007-11-08 2009-05-16 Wang Wang Nang Production method of solid-state light-emitting device with high reliability
CN101477943B (zh) * 2008-01-04 2013-02-13 晶元光电股份有限公司 分离两种材料系统的方法
US8859399B2 (en) * 2008-11-19 2014-10-14 Agency For Science, Technology And Research Method of at least partially releasing an epitaxial layer
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
KR100965904B1 (ko) * 2009-09-02 2010-06-24 한국기계연구원 나노임프린트를 이용한 금속 산화박막 패턴 형성방법 및 led 소자의 제조방법
WO2011094391A1 (en) * 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof
US8153455B2 (en) * 2010-02-01 2012-04-10 Walsin Lihwa Corporation Method for enhancing light extraction efficiency of light emitting diodes
WO2011145283A1 (ja) * 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2012094630A (ja) * 2010-10-26 2012-05-17 Toshiba Corp 半導体発光素子
US8154034B1 (en) * 2010-11-23 2012-04-10 Invenlux Limited Method for fabricating vertical light emitting devices and substrate assembly for the same
TWI438949B (zh) * 2010-12-30 2014-05-21 Hon Hai Prec Ind Co Ltd 半導體發光晶片及其製造方法
TWI514614B (zh) * 2011-08-30 2015-12-21 Lextar Electronics Corp 固態發光半導體結構及其磊晶層成長方法

Also Published As

Publication number Publication date
CN103066167A (zh) 2013-04-24
US20130095591A1 (en) 2013-04-18
US8574935B2 (en) 2013-11-05
TWI474507B (zh) 2015-02-21
TW201318201A (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
CN103066167B (zh) 固态发光元件的制作方法
CN102569574B (zh) 发光器件及其制造方法
CN102315350B (zh) 半导体发光二极管及其制造方法
US8791480B2 (en) Light emitting device and manufacturing method thereof
US20110193119A1 (en) Optoelectronic device and the manufacturing method thereof
US10840419B2 (en) Nitride semiconductor light-emitting device and manufacture method therefore
CN102790138A (zh) 一种GaN基薄膜芯片的生产方法
KR101702943B1 (ko) 발광소자의 제조방법
CN102969424B (zh) 固态发光半导体结构及其外延层成长方法
CN105210200A (zh) 用于制造光电子半导体芯片的方法
CN104205369A (zh) 在硅衬底上生长的发光器件
CN102800764B (zh) 半导体发光装置及其制造方法
JP2007221146A (ja) 縦型発光素子及びその製造方法
CN101980391A (zh) 发光二极管及其制造方法
CN103066179A (zh) 蓝宝石衬底可自剥离的氮化镓薄膜制备用外延结构及方法
CN101783377B (zh) 发光二极管晶粒等级封装
CN102522468B (zh) 具有良好n型欧姆接触的发光二极管及其制作方法
US8501514B2 (en) Method for manufacturing light emitting diode by etching with alkaline solution
CN105047769A (zh) 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法
CN102130261B (zh) 具有保护层的半导体发光元件
CN114864784A (zh) 一种发光二极管及发光装置
CN109545928B (zh) 一种深紫外led外延芯片正装结构
CN104269473A (zh) 一种单电极led芯片的制作方法及芯片结构
KR101171328B1 (ko) 고효율 발광 다이오드
JP5897365B2 (ja) 半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant