CN103065974B - 一种制作芯片压焊块的方法及芯片 - Google Patents

一种制作芯片压焊块的方法及芯片 Download PDF

Info

Publication number
CN103065974B
CN103065974B CN201110325425.6A CN201110325425A CN103065974B CN 103065974 B CN103065974 B CN 103065974B CN 201110325425 A CN201110325425 A CN 201110325425A CN 103065974 B CN103065974 B CN 103065974B
Authority
CN
China
Prior art keywords
metal level
metal
chip
welding block
block region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110325425.6A
Other languages
English (en)
Other versions
CN103065974A (zh
Inventor
马万里
赵文魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201110325425.6A priority Critical patent/CN103065974B/zh
Publication of CN103065974A publication Critical patent/CN103065974A/zh
Application granted granted Critical
Publication of CN103065974B publication Critical patent/CN103065974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明公开了一种制作芯片压焊块的方法及芯片，以增加芯片中压焊块区域的金属层的厚度，降低对芯片进行打线过程中打穿压焊块区域的金属层的概率。制作芯片压焊块的方法，包括：在芯片的硅衬底上沉积第一金属层；对所述第一金属层进行光刻及蚀刻，蚀刻掉除覆盖在压焊块区域的第一区域金属层之外的所有金属层；在所述硅衬底上沉积第二金属层，所述第二金属层覆盖所述第一金属层；并对所述第二金属层中覆盖在所述压焊块区域的第二区域金属层之外的其他区域进行光刻及蚀刻，以完成芯片电路布线蚀刻；在进行光刻和蚀刻之后的第二金属层上生成钝化层；对所述钝化层进行光刻和蚀刻，蚀刻掉覆盖在所述压焊块区域的钝化层。

Description

一种制作芯片压焊块的方法及芯片
技术领域
本发明涉及半导体芯片制造领域，尤其涉及一种制作芯片压焊块的方法及芯片。
背景技术
目前，在封装芯片的过程中，需要对芯片进行打线，打线的位置主要是分布在芯片上的压焊块区域，但是目前由于压焊块区域的金属层厚度较薄，因此在打线过程中易于出现金属层(一般情况下该金属层为铝层)被打穿的问题，如图1a为被打穿的压焊块区域的俯视图(其中图2a为正常压焊块区域的俯视图)，如图1b为被打穿的压焊块区域的剖视图(其中图2b为正常压焊块区域的剖视图)；并且还由于压焊块区域的金属层与下一层介质层(如硅衬底)之间的黏附力较小而存在脱铝的现象。
随着芯片封装工艺的发展，由于铜线相对于金线或铝线而言，具有硬度较高、易于氧化等优点，因此，在对芯片进行打线的过程采用铜线作为打线的线材；但是铜线硬度较大，因此对芯片的压焊块区域的金属层的厚度要求较高。
目前为避免压焊块区域的金属层在打线过程中被打穿的问题，采用以下解决方案：在制作芯片时，在芯片表面喷溅较厚一层的金属层，并对该金属层进行蚀刻之后如图3b所示(现有较常规的在芯片表面喷溅的金属层，并对该金属层进行蚀刻之后的结构如图3a所示)，以免后续对芯片进行打线时打穿压焊块区域的金属层。
现有的解决方案，虽然能够确保压焊块区域的金属层在打线过程中免于打穿，但是其还存在以下技术缺陷：本领域技术人员应该容易理解，在金属条宽度/间距都相同的情况下，金属层越厚对该金属层进行蚀刻的难度越大，如在50厘米厚的金属层上蚀刻出一个小孔的难度要比在10厘米厚的金属层上蚀刻出相同尺寸的小孔的难度要大得多；目前，在对芯片的电路进行布线时，需要对芯片上压焊块区域之外的区域的金属层进行蚀刻，因此，采用现有的单纯增加芯片金属层厚度的方式会给后续的金属层线宽控制和蚀刻带来较大的难度。
发明内容
本发明实施例提供一种制作芯片压焊块的方法及芯片，以增加芯片中压焊块区域的金属层的厚度，降低对芯片进行打线过程中打穿压焊块区域的金属层的概率。
一种制作芯片压焊块的方法，包括：
在芯片的硅衬底上沉积第一金属层；
对所述第一金属层进行光刻及蚀刻，蚀刻掉除覆盖在压焊块区域的第一区域金属层之外的所有金属层；
在所述硅衬底上沉积第二金属层，所述第二金属层覆盖所述第一金属层；并对所述第二金属层中覆盖在所述压焊块区域的第二区域金属层之外的其他区域进行光刻及蚀刻，以完成芯片电路布线蚀刻；
在进行光刻和蚀刻之后的第二金属层上生成钝化层；
对所述钝化层进行光刻和蚀刻，蚀刻掉覆盖在所述压焊块区域的钝化层。
较佳地，蚀刻掉第一区域金属层之外的所有金属层，包括：采用湿法腐蚀掉除所述第一区域金属层之外的所有金属层。
较佳地，所述第二区域金属层完全覆盖所述第一区域金属层。
较佳地，所述第一金属层与所述第二金属层均为铝层，所述铝层包含比重为99.5％的铝和0.5％的铜。
较佳地，所述第一金属层与第二金属层的厚度的和值大于打线深度，所述打线深度为采用金属线对所述芯片进行打线过程中所述金属线在所述压焊块区域所形成的凹槽的深度。
较佳地，所述金属线为铜线。
本发明实施例中还提供一种芯片，该芯片包括设置有压焊块的硅衬底，其中：
所述硅衬底上的压焊块区域覆盖有第一金属层；
所述硅衬底与所述第一金属层上覆盖有第二金属层。
较佳地，所述第一层金属层与所述第二金属层均为铝层，所述铝层包含比重为99.5％的铝和0.5％的铜。
较佳地，所述第一金属层的厚度与所述第二金属层的厚度的和值大于打线深度，所述打线深度为在对所述芯片进行打线过程中金属线在所述压焊块区域所形成的凹槽的深度。
较佳地，所述金属线为铜线。
本发明实施例中，在制作芯片上的压焊块时，首先，在芯片的硅衬底上沉积第一金属层；其次，对所述第一金属层进行光刻及蚀刻，蚀刻掉除覆盖在压焊块区域的第一区域金属层之外的所有金属层；然后，在所述硅衬底上沉积第二金属层，并对所述第二金属层进行光刻及蚀刻；再其次，在进行光刻和蚀刻之后的第二金属层上生成钝化层；最后，对所述钝化层进行光刻和蚀刻，蚀刻掉覆盖在所述压焊块区域的钝化层。采用本发明技术方案，增加了硅衬底中压焊块区域的金属层，因此，降低了对芯片进行打线过程中打穿压焊块区域的金属层的概率；另外，由于硅衬底中的其他区域的金属层没有加厚，因此不会增加对其他区域的金属层进行蚀刻的难度。
附图说明
图1a为现有技术中被打穿的压焊块区域的俯视图；
图1b为现有技术中被打穿的压焊块区域的剖视图；
图2a为现有技术中正常压焊块区域的俯视图；
图2b为现有技术中正常压焊块区域的剖视图；
图3a为现有技术中较常规的在芯片的硅衬底上喷溅金属层并对该金属层进行蚀刻后的结构示意图；
图3b为现有技术中在芯片的硅衬底上喷溅较厚的金属层并对该金属层进行蚀刻后的结构示意图；
图4为本发明实施例中制作芯片压焊块的工艺流程图；
图5为本发明实施例中在芯片的硅衬底上沉积第一金属层的结构示意图；
图6为本发明实施例中对第一金属层进行光刻和蚀刻之后的结构示意图；
图7为本发明实施例中在硅衬底上沉积第二金属层的结构示意图；
图8为本发明实施例中对第二金属层进行光刻及蚀刻的结构示意图；
图9为本发明实施例中在第二金属层上设置钝化层的结构示意图；
图10为本发明实施例中对钝化层进行光刻及蚀刻，得到的压焊块的结构示意图。
具体实施方式
针对现有技术存在的上述问题，本发明实施例提供一种制作芯片压焊块的方法及芯片，以增加芯片中压焊块区域的金属层的厚度，降低对芯片进行打线过程中打穿压焊块区域的金属层的概率。制作芯片压焊块的方法，包括：在芯片的硅衬底上沉积第一金属层；对所述第一金属层进行光刻及蚀刻，蚀刻掉除覆盖在压焊块区域的第一区域金属层之外的所有金属层；在所述硅衬底上沉积第二金属层，所述第二金属层覆盖所述第一金属层；并对所述第二金属层中覆盖在所述压焊块区域的第二区域金属层之外的其他区域进行光刻及蚀刻，以完成芯片电路布线蚀刻；在进行光刻和蚀刻之后的第二金属层上生成钝化层；对所述钝化层进行光刻和蚀刻，蚀刻掉覆盖在所述压焊块区域的钝化层。采用本发明技术方案，增加了硅衬底中压焊块区域的金属层，因此，降低了对芯片进行打线过程中打穿压焊块区域的金属层的概率；另外，由于硅衬底中的其他区域的金属层没有加厚，因此不会增加对其他区域的金属层进行蚀刻的难度。
下面结合说明书附图对本发明技术方案进行详细、清楚地描述。
参见图4，为本发明实施例中制作芯片压焊块的工艺流程图，该工艺流程可包括：
步骤401、在芯片的硅衬底1上沉积第一金属层2，如图5所示。
步骤402、对第一金属层2进行光刻及蚀刻，蚀刻掉除覆盖在压焊块区域11的第一区域金属层21之外的所有金属层，如图6所示。
步骤403、在硅衬底1上沉积第二金属层3，如图7所示；并对所述第二金属层3中覆盖在所述压焊块区域的第二区域金属层31之外的其他区域进行光刻及蚀刻，以完成芯片电路布线蚀刻，如图8所示。
步骤404、在进行光刻和蚀刻之后的第二金属层3上生成钝化层4，如图9所示。
步骤405、对钝化层4进行光刻和蚀刻，蚀刻掉覆盖在所述压焊块区域11的钝化层，如图10所示。
较佳地，上述流程的步骤402中，蚀刻掉第一区域金属层21之外的所有金属层，可采用以下方式：采用湿法或干法腐蚀掉所述第一区域金属层21之外的所有金属层；优选的，由于被蚀刻掉的金属层的面积较大，为降低成本，本发明实施例可采用湿法腐蚀掉所述第一区域金属层21之外的所有金属层。
较佳地，为更进一步的避免在对芯片进行打线的过程中击穿压焊块区域11上覆盖的金属层(该金属层包括第一区域金属层21和第二区域金属层31)，所述第二区域金属层31完全覆盖住所述第一区域金属层21。
较佳地，由于含有比重为99.5％的铝和0.5％的铜的铝层的靶材效果更好，因此本发明实施例中，第一金属层2与第二金属层3为铝层，且所述铝层包含比重为99.5％的铝和0.5％的铜。
较佳地，为确保压焊块区域11上的金属层在对芯片进行打线的过程中免于击穿，所述第一金属层2的厚度与第二金属层3的厚度的和值大于打线深度，该打线深度为采用金属线对所述芯片进行打线过程中所述金属线在所述压焊块区域11所形成的凹槽的深度。
较佳地，用于对芯片进行打线的线材可以是金线、铝线或铜线；优选地，由于铜线具有硬度较大、易氧化等优点，所以本发明实施例中所采用的金属线为铜线。
基于前述的工艺流程，本发明实施例还提供一种芯片，该芯片包括设置有压焊块的硅衬底，其中：
所述硅衬底上的压焊块区域覆盖有第一金属层(该第一层金属相当于前述图10中的第一区域金属层21)；
所述硅衬底与所述第一金属层上覆盖有第二金属层(该第二金属层相当于前述图10中的第二金属层3)。
上述芯片的具体结构可参见图10。
较佳地，所述第一层金属层与所述第二金属层均为铝层。
较佳地，所述第一金属层的厚度与所述第二金属层的厚度的和值大于打线深度，所述打线深度为在对所述芯片进行打线过程中金属线在所述压焊块区域所形成的凹槽的深度。
较佳地，所述金属线为铜线。
本发明实施例中，在制作芯片上的压焊块时，首先，在芯片的硅衬底上沉积第一金属层；其次，对所述第一金属层进行光刻及蚀刻，蚀刻掉除覆盖在压焊块区域的第一区域金属层之外的所有金属层；然后，在所述硅衬底上沉积第二金属层，并对第二金属层中覆盖在所述压焊块区域的第二区域金属层之外的其他区域进行光刻及蚀刻，以完成芯片电路布线蚀刻；再其次，在进行光刻和蚀刻之后的第二金属层上生成钝化层；最后，对所述钝化层进行光刻和蚀刻，蚀刻掉覆盖在所述压焊块区域的钝化层。采用本发明技术方案，增加了硅衬底中压焊块区域的金属层，因此，降低了对芯片进行打线过程中打穿压焊块区域的金属层的概率；另外，由于硅衬底中的其他区域的金属层没有加厚，因此不会增加对其他区域的金属层进行蚀刻的难度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种制作芯片压焊块的方法，其特征在于，包括：
在芯片的硅衬底上沉积第一金属层；
对所述第一金属层进行光刻及蚀刻，蚀刻掉除覆盖在压焊块区域的第一区域金属层之外的所有金属层；
在所述硅衬底上沉积第二金属层，所述第二金属层覆盖所述第一金属层；并对所述第二金属层中覆盖在所述压焊块区域的第二区域金属层之外的其他区域进行光刻及蚀刻，以完成芯片电路布线蚀刻，所述第一金属层与第二金属层的厚度的和值大于打线深度，所述打线深度为采用金属线对所述芯片进行打线过程中所述金属线在所述压焊块区域所形成的凹槽的深度；
在进行光刻和蚀刻之后的第二金属层上生成钝化层；
对所述钝化层进行光刻和蚀刻，蚀刻掉覆盖在所述压焊块区域的钝化层。
2.如权利要求1所述的方法，其特征在于，蚀刻掉第一区域金属层之外的所有金属层，包括：
采用湿法腐蚀掉除所述第一区域金属层之外的所有金属层。
3.如权利要求1所述的方法，其特征在于，所述第二区域金属层完全覆盖所述第一区域金属层。
4.如权利要求1～3任一项所述的方法，其特征在于，所述第一金属层与所述第二金属层均为铝层，所述铝层包含比重为99.5％的铝和0.5％的铜。
5.如权利要求1所述的方法，其特征在于，所述金属线为铜线。
CN201110325425.6A 2011-10-24 2011-10-24 一种制作芯片压焊块的方法及芯片 Active CN103065974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110325425.6A CN103065974B (zh) 2011-10-24 2011-10-24 一种制作芯片压焊块的方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110325425.6A CN103065974B (zh) 2011-10-24 2011-10-24 一种制作芯片压焊块的方法及芯片

Publications (2)

Publication Number Publication Date
CN103065974A CN103065974A (zh) 2013-04-24
CN103065974B true CN103065974B (zh) 2015-10-14

Family

ID=48108542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110325425.6A Active CN103065974B (zh) 2011-10-24 2011-10-24 一种制作芯片压焊块的方法及芯片

Country Status (1)

Country Link
CN (1) CN103065974B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270324A (zh) * 2021-05-13 2021-08-17 深圳中宝新材科技有限公司 一种用于键合铜丝的金属压焊块厚铝工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979837A (zh) * 2005-12-01 2007-06-13 上海华虹Nec电子有限公司 一种实现逻辑集成电路顶上的压焊块的应用方法
CN101740428A (zh) * 2009-12-15 2010-06-16 无锡中微晶园电子有限公司 用于铜丝键合的金属压焊块厚铝工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154547A (ja) * 1984-01-24 1985-08-14 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979837A (zh) * 2005-12-01 2007-06-13 上海华虹Nec电子有限公司 一种实现逻辑集成电路顶上的压焊块的应用方法
CN101740428A (zh) * 2009-12-15 2010-06-16 无锡中微晶园电子有限公司 用于铜丝键合的金属压焊块厚铝工艺

Also Published As

Publication number Publication date
CN103065974A (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
TWI521656B (zh) 感測器陣列封裝
US9831216B2 (en) Chip packaging module
CN103489802A (zh) 芯片封装结构及形成方法
JP2018125533A (ja) 過酷な媒体用途のためのボンドパッドの保護
CN103065974B (zh) 一种制作芯片压焊块的方法及芯片
US20150200169A1 (en) Semiconductor package and fabrication method thereof
CN105006437A (zh) 一种高密度凸块结构的制造方法
CN103094134B (zh) 一种增加芯片压焊块区域的金属层厚度的方法及芯片
CN102509696A (zh) 对准标记的形成方法
CN102044457B (zh) 金属焊垫的制造方法以及相应的金属焊垫结构
CN101740428B (zh) 用于铜丝键合的金属压焊块厚铝工艺
US9543247B1 (en) Surface-mount electronic component
CN105914227A (zh) 一种走线结构、阵列基板及其制备方法、显示面板
JP2014203958A (ja) 半導体装置および半導体装置の製造方法
CN103050418B (zh) 一种压焊块制作方法及压焊块
CN105624679B (zh) 铜蚀刻液及其制备方法和应用、铜蚀刻方法
TW201709364A (zh) 具有嵌入式電路圖案之封裝基板、製造其之方法及包含其之半導體封裝
CN103137544B (zh) 一种半导体芯片结构和芯片中金属熔丝的制作方法
CN103094188B (zh) 一种制作芯片上熔丝窗口的方法及熔丝窗口
CN108133922B (zh) 半导体芯片的压焊组件制作方法
US9455239B2 (en) Integrated circuit chip and fabrication method
JP5003418B2 (ja) 半導体装置とその製造方法
CN115642144A (zh) 半导体结构、半导体结构的形成方法及存储器
CN112635408A (zh) 一种dbc基板上铜箔台阶的制作方法
CN203521394U (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220727

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.