CN103050374A - 蚀刻后的处理方法 - Google Patents

蚀刻后的处理方法 Download PDF

Info

Publication number
CN103050374A
CN103050374A CN2011103135863A CN201110313586A CN103050374A CN 103050374 A CN103050374 A CN 103050374A CN 2011103135863 A CN2011103135863 A CN 2011103135863A CN 201110313586 A CN201110313586 A CN 201110313586A CN 103050374 A CN103050374 A CN 103050374A
Authority
CN
China
Prior art keywords
processing method
opening
etching according
layer
laminated construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103135863A
Other languages
English (en)
Other versions
CN103050374B (zh
Inventor
张海洋
胡敏达
周俊卿
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110313586.3A priority Critical patent/CN103050374B/zh
Priority to US13/313,266 priority patent/US9064819B2/en
Publication of CN103050374A publication Critical patent/CN103050374A/zh
Application granted granted Critical
Publication of CN103050374B publication Critical patent/CN103050374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明涉及蚀刻后的处理方法。所述蚀刻在从下至上依次布置的电介质层、中间层和金属硬掩模层的叠层结构中形成开口。所述处理方法依次包括以下步骤：对具有所述开口的所述叠层结构进行第一清洗处理，以去除所述金属硬掩模层的至少一部分；以及对具有所述开口的所述叠层结构进行第二清洗处理，以去除蚀刻残余物。本发明的蚀刻后的处理方法能够减轻用于去除蚀刻残余物的清洗处理期间产生的颈缩现象。

Description

蚀刻后的处理方法
技术领域
本发明涉及半导体制造领域，尤其涉及利用金属硬掩模进行蚀刻后的处理方法。
背景技术
在半导体制造领域中，通常通过蚀刻在叠层结构中形成开口。图1A示意性地示出蚀刻后具有开口的叠层结构。如图1所示，在半导体衬底110上，在从下至上依次布置的电介质层120、中间层130和金属硬掩模层140的叠层结构中，通过蚀刻形成有开口150。金属硬掩模层140可被用于采用低介电常数(即低k)电介质材料的互连技术，并且其例如可由氮化钛(TiN)等形成。
由于蚀刻，在开口的侧壁和底部上以及在叠层结构上存在大量的蚀刻残余物(图1A中未示出)，这将使半导体器件的性能劣化。因此，通常对蚀刻后具有开口的叠层结构进行清洗处理，以去除蚀刻残余物。
本发明的发明人对现有技术中的蚀刻后的处理方法进行了深入研究，发现存在以下的问题。
例如，电介质层120通常会被用于去除蚀刻残余物的清洗溶液侵蚀，这在电介质层120是由多孔材料形成时尤为明显。图1B示意性地示出对具有开口的叠层结构进行清洗处理之后的截面图。如图1B所示，用于去除蚀刻残余物的清洗处理期间清洗溶液的侵蚀导致在开口150的侧壁处在电介质层120和中间层130之间的界面处产生间隙160，即，产生颈缩(necking)现象。顺便提及的是，由于中间层130和金属硬掩模层140的材料一般比电介质层120的材料致密，因此，中间层130和金属硬掩模层140之间的界面处的间隙(图1B中未示出)一般比电介质层120和中间层130之间的界面处的间隙小，并且，对于电介质层120和中间层130之间的界面处的间隙160，中间层130侧的间隙部分比电介质层120侧的间隙部分小。
此外，由氮化钛等形成的金属硬掩模层140通常会导致较强的拉伸应力，这会进一步显著地加剧用于去除蚀刻残余物的清洗处理期间的颈缩现象。
颈缩现象的产生将严重影响开口150中的层(例如，阻挡层和籽晶层)的形成，从而使后续沉积的工艺窗口(process window)变小，并且使后续在开口150中填充的金属(例如，铜)的接触电阻(Rc)和薄层电阻(Rs)无法达到目标值。
发明内容
鉴于以上问题中的至少一个方面提出本发明。
本发明的目的之一是提供一种蚀刻后的处理方法，其能够减轻用于去除蚀刻残余物的清洗处理期间产生的颈缩现象。
根据本发明的一个方面，提供了一种蚀刻后的处理方法，所述蚀刻在从下至上依次布置的电介质层、中间层和金属硬掩模层的叠层结构中形成开口，所述处理方法依次包括以下步骤：对具有所述开口的所述叠层结构进行第一清洗处理，以去除所述金属硬掩模层的至少一部分；以及对具有所述开口的所述叠层结构进行第二清洗处理，以去除蚀刻残余物。
可选地，所述处理方法还包括以下步骤：在对具有所述开口的所述叠层结构进行第一清洗处理之前，对具有所述开口的所述叠层结构进行预清洗处理。
可选地，所述处理方法还包括以下步骤：在对具有所述开口的所述叠层结构进行第二清洗处理之后，在所述开口的侧壁和底壁上依次形成阻挡层和籽晶层，并在所述开口中填充铜。
可选地，所述处理方法还包括以下步骤：在对具有所述开口的所述叠层结构进行第二清洗处理之后，对具有所述开口的所述叠层结构在所述电介质层之上的部分进行溅射处理，以去除所述部分至少在所述开口的顶部边缘处的角部。
可选地，所述处理方法还包括以下步骤：在对具有所述开口的所述叠层结构在所述电介质层之上的部分进行溅射处理之后，在所述开口的侧壁和底壁上依次形成阻挡层和籽晶层，并在所述开口中填充铜。
可选地，所述第一清洗处理是利用过氧化氢(H2O2)溶液进行的。
可选地，所述过氧化氢溶液的体积浓度为1％～50％。
可选地，所述过氧化氢溶液的清洗时间为1～10分钟。
可选地，所述第二清洗处理是利用含氟溶液进行的。
可选地，所述含氟溶液为稀释的氢氟酸(diluted hydrogenfluoride，DHF)溶液，所述稀释的氢氟酸溶液中去离子水与氢氟酸的体积比为100∶1～500∶1。
可选地，所述稀释的氢氟酸溶液中去离子水与氢氟酸的体积比为300∶1～500∶1。
可选地，所述预清洗处理是利用EKC溶液进行的。
可选地，所述金属硬掩模层被去除10％～100％。
可选地，所述电介质层由低k电介质材料形成，k＜3。
可选地，所述电介质层由黑钻石(black diamond，BD)形成。
可选地，所述中间层由电介质材料形成。
可选地，所述中间层由原硅酸四乙酯(tetraethyl orthosilicate，TEOS)形成。
可选地，所述金属硬掩模层由氮化钛形成。
可选地，所述开口包括沟槽和/或通孔(via hole)。
可选地，所述电介质层包括多个电介质子层。
本发明的蚀刻后的处理方法的优点之一是能够减轻用于去除蚀刻残余物的清洗处理期间产生的颈缩现象。
附图说明
被包含于说明书中并构成其一部分的附图示出本发明的实施例，并与描述一起用于解释本发明的原理。
要注意的是，在附图中，为了便于描述，各个部分的尺寸可能并不是按照实际的比例关系绘制的。并且，相同或相似的附图标记在附图中表示相同或相似的部件。
图1A是蚀刻后具有开口的叠层结构的示意性截面图；
图1B是现有技术中对具有开口的叠层结构进行清洗处理之后的示意性截面图；
图2是根据本发明一个实施例的蚀刻后的处理方法的流程图；
图3是根据本发明另一实施例的蚀刻后的处理方法的流程图；
图4A是本发明中对具有开口的叠层结构进行预清洗处理之后的示意性截面图；
图4B是本发明中对具有开口的叠层结构进行第一清洗处理之后的示意性截面图；
图4C是本发明中对具有开口的叠层结构进行第二清洗处理之后的示意性截面图；
图4D是本发明中对具有开口的叠层结构在电介质层之上的部分进行溅射处理之后的示意性截面图。
从参照附图对示例性实施例的以下详细描述，本发明的目的、特征和优点将变得明显。
具体实施方式
下面参照附图详细描述本发明的示例性实施例。应注意，以下的描述在本质上仅是解释性和示例性的，决不作为对本发明及其应用或使用的任何限制。除非另外特别说明，否则，在实施例中阐述的部件和步骤的相对布置、数字表达式和数值并不限制本发明的范围。另外，本领域技术人员已知的技术、方法和装置可能不被详细讨论，但在适当的情况下意在成为说明书的一部分。
本发明涉及一种蚀刻后的处理方法，所述蚀刻例如在从下至上依次布置的电介质层、中间层和金属硬掩模层的叠层结构中形成开口。图2是根据本发明一个实施例的蚀刻后的处理方法的流程图。首先，在图2的步骤210中，对具有开口的叠层结构进行第一清洗处理，以去除金属硬掩模层的至少一部分。然后，在图2的步骤220中，对具有开口的叠层结构进行第二清洗处理，以去除蚀刻残余物。根据如图2所示的本发明的蚀刻后的处理方法，由于在对具有开口的叠层结构进行第二清洗处理以去除蚀刻残余物之前去除了金属硬掩模层的至少一部分，因此与现有技术相比减小甚至消除了用于去除蚀刻残余物的清洗处理期间金属硬掩模层所导致的拉伸应力，这使得能够减轻用于去除蚀刻残余物的清洗处理期间产生的颈缩现象。颈缩现象的减轻将有利于开口中的层(例如，阻挡层和籽晶层)的形成，从而增大后续沉积的工艺窗口，并且减小后续在开口中填充的金属(例如，铜)的接触电阻和薄层电阻等。
下面参照图3和图4A～4D更加详细地描述本发明的另一实施例。其中，图3是根据本发明另一实施例的蚀刻后的处理方法的流程图，并且图4A～4D是示出图3的蚀刻后的处理方法中的各步骤之后所获得的结构的示意截面图。
首先，在图3的步骤305中，对具有开口的叠层结构进行预清洗处理(参见图4A)。
在预清洗处理之前，在半导体衬底410上，在从下至上依次布置的电介质层420、中间层430和金属硬掩模层440的叠层结构中，通过蚀刻形成有开口450。由于蚀刻，在开口450的侧壁和底部上以及在叠层结构上存在大量的蚀刻残余物(为了方便，在附图中未示出蚀刻残余物)。
半导体衬底410可以是本领域已知的任何类型的衬底，并且，其中例如还可以已经形成有其它的开口和金属层等。
电介质层420的材料不受特别限制，其例如可以由低k电介质材料(k＜3)形成。更具体而言，电介质层420例如可以由黑钻石形成。黑钻石是一种多孔低k电介质材料，其易于受到用于去除蚀刻残余物的清洗溶液的侵蚀而产生颈缩现象。
金属硬掩模层440可以在光刻和蚀刻期间对电介质层420提供良好的保护。金属硬掩模层440的材料不受特别限制，其例如可以是基于钛或钽的金属硬掩模层。更具体而言，金属硬掩模层440例如可以由氮化钛形成。金属硬掩模层440可以被用于采用铜/低k电介质材料的单镶嵌(single damascene)工艺或双镶嵌(dual damascene)工艺，但并不限于此。另外，如前所述，由氮化钛等形成的金属硬掩模层440通常会导致较强的拉伸应力，从而会加剧用于去除蚀刻残余物的清洗处理期间的颈缩现象。
中间层430可以形成在电介质层420和金属硬掩模层440之间，其可以用于隔离电介质层420与金属硬掩模层440，并且还可以作为化学机械抛光(chemical mechanical polishing，CMP)的停止层等。中间层430的材料不受特别限制，其例如可以由电介质材料形成。更具体而言，中间层430例如可以由原硅酸四乙酯形成。
开口450可以包括沟槽和/或通孔。举例而言，开口450可以是双镶嵌结构中的沟槽和通孔。并且，所述双镶嵌结构既可以是先形成通孔、再形成沟槽所获得的结构，也可以是先形成沟槽、再形成通孔所获得的结构。
顺便提及的是，电介质层420可以包括多个电介质子层，并且在所述多个电介质子层之间还可以设置其它的中间层。
通过图3的步骤305，对具有开口的叠层结构进行预清洗处理。预清洗处理至少可以部分地去除金属硬掩模层440上的蚀刻残余物，从而使得下面将描述的金属硬掩模层去除处理能够更有效地被执行。在本发明的一些实例中，例如可以利用EKC溶液来进行预清洗处理。EKC溶液是一种公知的用于清洗蚀刻残余物的溶液，其主要成分包含羟胺(hydroxylamine，HDA)等。一般而言，EKC溶液对电介质层420的损伤较小。图4A示意性地示出对具有开口的叠层结构进行预清洗处理之后的截面图。由于在图4A中并未示出蚀刻残余物，因此具有开口的叠层结构在预清洗处理前后的截面图基本上相同。
要注意的是，在本发明的一些实施例中，也可以不执行预清洗处理。
接着，在图3的步骤310中，对具有开口的叠层结构进行第一清洗处理，以去除金属硬掩模层440的至少一部分(参见图4B)。
在本发明的一些实例中，例如可以利用过氧化氢溶液来进行第一清洗处理。可以适当地选择过氧化氢溶液的浓度和清洗时间，以控制金属硬掩模层440被去除的比例。可选地，过氧化氢溶液的体积浓度为1％～50％。可选地，过氧化氢溶液的清洗时间为1～10分钟。另外，可选地，金属硬掩模层440被去除10％～100％。作为例子，图4B示出金属硬掩模层440被完全去除的情况下的截面图。如图4B所示，在半导体衬底410上，仅留下从下至上依次布置的电介质层420和中间层430的叠层结构，并且其中形成有开口450。
然后，在图3的步骤320中，对具有开口的叠层结构进行第二清洗处理，以去除蚀刻残余物(参见图4C)。
在半导体制造领域中，在蚀刻后通常会进行清洗处理以去除蚀刻残余物，从而使得用于确定工艺极限值的基准孔的各项参数(例如，Kelvin Rc)能够达到设计规格。例如，可以利用含氟溶液来进行第二清洗处理。可选地，含氟溶液为稀释的氢氟酸溶液。稀释的氢氟酸溶液具有较强的清洗能力，虽然其通常会对电介质层420造成一定的损伤，但是其能够有效地清洗诸如蚀刻后聚合物和受损电介质材料等的蚀刻残余物。根据晶片验收测试(wafer acceptance test，WAT)的结果，在本发明的一些实例中，稀释的氢氟酸溶液中去离子水与氢氟酸的体积比例如可以为100∶1～500∶1；在本发明的另一些实例中，稀释的氢氟酸溶液中去离子水与氢氟酸的体积比例如可以为300∶1～500∶1。
在本发明中，由于在去除蚀刻残余物之前去除了金属硬掩模层440的至少一部分，因此在用于去除蚀刻残余物的清洗处理期间金属硬掩模层440所导致的拉伸应力被减小甚至被消除，这使得能够显著地减轻用于去除蚀刻残余物的清洗处理期间产生的颈缩现象。相比之下，在现有技术中，由于在去除蚀刻残余物之前并不去除金属硬掩模层140的至少一部分，因此在用于去除蚀刻残余物的清洗处理期间金属硬掩模层140所导致的拉伸应力将显著地加剧颈缩现象。这一点从图1B和图4C的比较明显可见。更具体而言，虽然在图4C中在开口450的侧壁处在电介质层420和中间层430之间的界面处也产生了间隙460，但是图4C中的间隙460比图1B中的间隙160小得多。因此，本发明的蚀刻后的处理方法能够减轻用于去除蚀刻残余物的清洗处理期间产生的颈缩现象。这将有助于开口450中的层(例如，阻挡层和籽晶层)的形成，从而增大后续沉积的工艺窗口，并且减小后续在开口中填充的金属(例如，铜)的接触电阻和薄层电阻等。
顺便提及的是，当在金属硬掩模去除处理之前执行了预清洗处理时，由于预清洗处理至少可以部分地去除蚀刻残余物，因此，与现有技术相比，本发明的蚀刻残余物去除处理中的清洗溶液的浓度可以较低，并且其清洗时间也可以较少。例如，在现有技术中，稀释的氢氟酸溶液中去离子水与氢氟酸的体积比一般小于100∶1；而在本发明中，如前所述，稀释的氢氟酸溶液中去离子水与氢氟酸的体积比例如可以为100∶1～500∶1，甚至为300∶1～500∶1。由于本发明的蚀刻残余物去除处理中的清洗溶液的浓度可以较低并且其清洗时间也可以较少，因此这将进一步有助于减轻用于去除蚀刻残余物的清洗处理期间产生的颈缩现象，即这将进一步有助于图4C中的间隙460的缩小。
另外，在本发明的蚀刻后的处理期间中，由于在蚀刻残余物去除处理之前去除了金属硬掩模层440的至少一部分，因此开口450的纵向长度被减小，从而使得开口450的纵横比(aspect ratio)变小。这将进一步有助于开口450中的层(例如，阻挡层和籽晶层)的形成，从而增大后续沉积的工艺窗口，并且将进一步有助于开口450中的金属(例如，铜)的填充等。相比之下，在现有技术的蚀刻后的处理期间中(参见图1A～1B)，由于在蚀刻残余物去除处理之前并不去除金属硬掩模层140的至少一部分，因此开口150的纵向长度并不像本发明中那样被减小，从而开口150的纵横比也并不像本发明中那样变小。这将使得难以进行开口150中的层(例如，阻挡层和籽晶层)的形成以及开口150中的金属(例如，铜)的填充等。
接着，在图3的步骤330中，在对具有开口的叠层结构进行第二清洗处理之后，对具有开口的叠层结构在电介质层420之上的部分进行溅射处理，以去除所述部分至少在开口450的顶部边缘处的角部(参见图4D)。
在金属硬掩模层440被完全去除的情况下，通过溅射处理可以去除中间层430至少在开口450的顶部边缘处的角部(如图4D所示)。另一方面，在金属硬掩模层440未被完全去除的情况下，通过溅射处理所去除的至少在开口450的顶部边缘处的角部可以仅包含金属硬掩模层440，也可以包含金属硬掩模层440和中间层430两者。在任何情况下，只要通过溅射处理去除了角部，那么开口450的纵向长度就会进一步被减小。假设开口450的纵向长度在金属硬掩模层去除处理之后为H1(参见图4B)并且在溅射处理之后为H2(参见图4D)，则H2＜H1。由于开口450的纵向长度进一步被减小，因此开口450的纵横比进一步变小。这将更进一步有助于开口450中的层(例如，阻挡层和籽晶层)的形成，从而增大后续沉积的工艺窗口，并且将更进一步有助于开口450中的金属(例如，铜)的填充等。
可选地，在对具有开口的叠层结构在电介质层420之上的部分进行溅射处理之后，在开口450的侧壁和底壁上依次形成阻挡层和籽晶层，并在开口450中填充金属(例如，铜)。
要注意的是，在本发明的一些实施例中，也可以不执行溅射处理。在这种情况下，可选地，在对具有开口的叠层结构进行第二清洗处理之后(参见图4C)，在开口450的侧壁和底壁上依次形成阻挡层和籽晶层，并在开口450中填充金属(例如，铜)。
根据以上的教导，本领域技术人员很容易明白：本发明的蚀刻后的处理方法能够实现诸如减轻用于去除蚀刻残余物的清洗处理期间产生的颈缩现象等的技术效果。
至此，已经详细描述了根据本发明的蚀刻后的处理方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于所公开的示例性实施例。对于本领域技术人员显然的是，可以在不背离本发明的范围和精神的条件下修改以上的示例性实施例。所附的权利要求的范围应被赋予最宽的解释，以包含所有这样的修改以及等同的结构和功能。

Claims (20)

1.一种蚀刻后的处理方法，所述蚀刻在从下至上依次布置的电介质层、中间层和金属硬掩模层的叠层结构中形成开口，所述处理方法依次包括以下步骤：
对具有所述开口的所述叠层结构进行第一清洗处理，以去除所述金属硬掩模层的至少一部分；以及
对具有所述开口的所述叠层结构进行第二清洗处理，以去除蚀刻残余物。
2.根据权利要求1所述的蚀刻后的处理方法，其中，所述处理方法还包括以下步骤：
在对具有所述开口的所述叠层结构进行第一清洗处理之前，对具有所述开口的所述叠层结构进行预清洗处理。
3.根据权利要求1或2所述的蚀刻后的处理方法，其中，所述处理方法还包括以下步骤：
在对具有所述开口的所述叠层结构进行第二清洗处理之后，在所述开口的侧壁和底壁上依次形成阻挡层和籽晶层，并在所述开口中填充铜。
4.根据权利要求1或2所述的蚀刻后的处理方法，其中，所述处理方法还包括以下步骤：
在对具有所述开口的所述叠层结构进行第二清洗处理之后，对具有所述开口的所述叠层结构在所述电介质层之上的部分进行溅射处理，以去除所述部分至少在所述开口的顶部边缘处的角部。
5.根据权利要求4所述的蚀刻后的处理方法，其中，所述处理方法还包括以下步骤：
在对具有所述开口的所述叠层结构在所述电介质层之上的部分进行溅射处理之后，在所述开口的侧壁和底壁上依次形成阻挡层和籽晶层，并在所述开口中填充铜。
6.根据权利要求1或2所述的蚀刻后的处理方法，其中，所述第一清洗处理是利用过氧化氢溶液进行的。
7.根据权利要求6所述的蚀刻后的处理方法，其中，所述过氧化氢溶液的体积浓度为1％～50％。
8.根据权利要求7所述的蚀刻后的处理方法，其中，所述过氧化氢溶液的清洗时间为1～10分钟。
9.根据权利要求1或2所述的蚀刻后的处理方法，其中，所述第二清洗处理是利用含氟溶液进行的。
10.根据权利要求9所述的蚀刻后的处理方法，其中，所述含氟溶液为稀释的氢氟酸溶液，所述稀释的氢氟酸溶液中去离子水与氢氟酸的体积比为100∶1～500∶1。
11.根据权利要求10所述的蚀刻后的处理方法，其中，所述稀释的氢氟酸溶液中去离子水与氢氟酸的体积比为300∶1～500∶1。
12.根据权利要求2所述的蚀刻后的处理方法，其中，所述预清洗处理是利用EKC溶液进行的。
13.根据权利要求1或2所述的蚀刻后的处理方法，其中，所述金属硬掩模层被去除10％～100％。
14.根据权利要求1或2所述的蚀刻后的处理方法，其中，所述电介质层由低k电介质材料形成，k＜3。
15.根据权利要求14所述的蚀刻后的处理方法，其中，所述电介质层由黑钻石形成。
16.根据权利要求1或2所述的蚀刻后的处理方法，其中，所述中间层由电介质材料形成。
17.根据权利要求16所述的蚀刻后的处理方法，其中，所述中间层由原硅酸四乙酯形成。
18.根据权利要求1或2所述的蚀刻后的处理方法，其中，所述金属硬掩模层由氮化钛形成。
19.根据权利要求1或2所述的蚀刻后的处理方法，其中，所述开口包括沟槽和/或通孔。
20.根据权利要求1或2所述的蚀刻后的处理方法，其中，所述电介质层包括多个电介质子层。
CN201110313586.3A 2011-10-17 2011-10-17 蚀刻后的处理方法 Active CN103050374B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110313586.3A CN103050374B (zh) 2011-10-17 2011-10-17 蚀刻后的处理方法
US13/313,266 US9064819B2 (en) 2011-10-17 2011-12-07 Post-etch treating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110313586.3A CN103050374B (zh) 2011-10-17 2011-10-17 蚀刻后的处理方法

Publications (2)

Publication Number Publication Date
CN103050374A true CN103050374A (zh) 2013-04-17
CN103050374B CN103050374B (zh) 2015-11-25

Family

ID=48062975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110313586.3A Active CN103050374B (zh) 2011-10-17 2011-10-17 蚀刻后的处理方法

Country Status (2)

Country Link
US (1) US9064819B2 (zh)
CN (1) CN103050374B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932095A (zh) * 2016-05-11 2016-09-07 上海华虹宏力半导体制造有限公司 消除红外焦平面阵列探测器金属层蚀刻后金属残留的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
US6797627B1 (en) * 2001-12-05 2004-09-28 Taiwan Semiconductor Manufacturing Company Ltd. Dry-wet-dry solvent-free process after stop layer etch in dual damascene process
CN1608311A (zh) * 2001-12-27 2005-04-20 兰姆研究有限公司 Coral膜片上蚀刻及剥离后残留物的脱除方法
US7253097B2 (en) * 2005-06-30 2007-08-07 Chartered Semiconductor Manufacturing, Ltd. Integrated circuit system using dual damascene process
CN101303966A (zh) * 2007-05-10 2008-11-12 中芯国际集成电路制造(上海)有限公司 刻蚀后残留聚合物的去除方法及刻蚀结构的形成方法
US20090131295A1 (en) * 2007-11-16 2009-05-21 Hua Cui Compositions for Removal of Metal Hard Mask Etching Residues from a Semiconductor Substrate
US20100055897A1 (en) * 2008-09-03 2010-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process
US20100167514A1 (en) * 2008-12-26 2010-07-01 Texas Instruments Incorporated Post metal gate vt adjust etch clean
US20110212616A1 (en) * 2010-02-26 2011-09-01 Robert Seidel Metallization system of a semiconductor device comprising rounded interconnects formed by hard mask rounding
US20110250751A1 (en) * 2010-04-08 2011-10-13 Chang-Hsiao Lee Method for filling metal

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087726A (en) * 1999-03-01 2000-07-11 Lsi Logic Corporation Metal interconnect stack for integrated circuit structure
US20030087529A1 (en) * 2001-11-07 2003-05-08 Yider Wu Hard mask removal process
US6828161B2 (en) * 2001-12-31 2004-12-07 Texas Instruments Incorporated Method of forming an FeRAM having a multi-layer hard mask and patterning thereof
KR100462884B1 (ko) * 2002-08-21 2004-12-17 삼성전자주식회사 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법
US7115517B2 (en) * 2003-04-07 2006-10-03 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
US7247555B2 (en) * 2004-01-29 2007-07-24 Chartered Semiconductor Manufacturing Ltd. Method to control dual damascene trench etch profile and trench depth uniformity
US7379185B2 (en) * 2004-11-01 2008-05-27 Applied Materials, Inc. Evaluation of openings in a dielectric layer
US7192878B2 (en) * 2005-05-09 2007-03-20 United Microelectronics Corp. Method for removing post-etch residue from wafer surface
US7691206B2 (en) * 2005-09-08 2010-04-06 United Microelectronics Corp. Wafer cleaning process
US7629265B2 (en) * 2006-02-13 2009-12-08 Macronix International Co., Ltd. Cleaning method for use in semiconductor device fabrication
US8025811B2 (en) * 2006-03-29 2011-09-27 Intel Corporation Composition for etching a metal hard mask material in semiconductor processing
WO2009047588A1 (en) * 2007-10-09 2009-04-16 Freescale Semiconductor, Inc. Method for manufacturing a semiconductor device and semiconductor device obtainable with such a method
US8080475B2 (en) * 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask
US8277674B2 (en) * 2009-12-15 2012-10-02 United Microelectronics Corp. Method of removing post-etch residues
US8105942B2 (en) * 2010-04-20 2012-01-31 Globalfoundries Inc. CMP-first damascene process scheme
JP2012209287A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797627B1 (en) * 2001-12-05 2004-09-28 Taiwan Semiconductor Manufacturing Company Ltd. Dry-wet-dry solvent-free process after stop layer etch in dual damascene process
CN1608311A (zh) * 2001-12-27 2005-04-20 兰姆研究有限公司 Coral膜片上蚀刻及剥离后残留物的脱除方法
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
US7253097B2 (en) * 2005-06-30 2007-08-07 Chartered Semiconductor Manufacturing, Ltd. Integrated circuit system using dual damascene process
CN101303966A (zh) * 2007-05-10 2008-11-12 中芯国际集成电路制造(上海)有限公司 刻蚀后残留聚合物的去除方法及刻蚀结构的形成方法
US20090131295A1 (en) * 2007-11-16 2009-05-21 Hua Cui Compositions for Removal of Metal Hard Mask Etching Residues from a Semiconductor Substrate
US20100055897A1 (en) * 2008-09-03 2010-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process
US20100167514A1 (en) * 2008-12-26 2010-07-01 Texas Instruments Incorporated Post metal gate vt adjust etch clean
US20110212616A1 (en) * 2010-02-26 2011-09-01 Robert Seidel Metallization system of a semiconductor device comprising rounded interconnects formed by hard mask rounding
US20110250751A1 (en) * 2010-04-08 2011-10-13 Chang-Hsiao Lee Method for filling metal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932095A (zh) * 2016-05-11 2016-09-07 上海华虹宏力半导体制造有限公司 消除红外焦平面阵列探测器金属层蚀刻后金属残留的方法
CN105932095B (zh) * 2016-05-11 2017-06-16 上海华虹宏力半导体制造有限公司 消除红外焦平面阵列探测器金属层蚀刻后金属残留的方法

Also Published As

Publication number Publication date
US20130095657A1 (en) 2013-04-18
US9064819B2 (en) 2015-06-23
CN103050374B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN107731739B (zh) 半导体结构的形成方法
US20030062068A1 (en) Method of and system for cleaning a semiconductor wafer simultaneously using electrolytically ionized water and diluted hydrofluoric acid
US7803713B2 (en) Method for fabricating air gap for semiconductor device
CN106796878A (zh) 抑制了包含钨的材料的损伤的半导体元件的清洗液、及使用其的半导体元件的清洗方法
CN105097650B (zh) 接触插塞的形成方法
CN103050374B (zh) 蚀刻后的处理方法
CN106206408A (zh) 半导体结构的形成方法
CN105826245A (zh) 半导体结构的形成方法
CN102082115B (zh) 铝互连线结构和形成铝互连线结构的方法
CN105336585B (zh) 刻蚀方法和互连结构的形成方法
US8277674B2 (en) Method of removing post-etch residues
CN104051324A (zh) 金属互连结构的形成方法
CN103021930A (zh) 一种金属互连层刻蚀方法
CN103178015A (zh) 制造半导体存储器件的方法
CN105336664B (zh) 刻蚀方法
TWI479549B (zh) 去除蝕刻殘留物之方法
CN104241114A (zh) 一种半导体器件的制造方法
CN104821279B (zh) 半导体器件的形成方法
CN104183539A (zh) 一种半导体器件的制造方法
CN103871857B (zh) 半导体器件的形成方法
CN104347487A (zh) 一种半导体器件的制造方法
CN106298539A (zh) 晶体管的制造方法
US9786489B1 (en) Method of cleaning post-etch residues on a copper line
US20220301858A1 (en) Semiconductor Device and Method of Forming Thereof
CN100539030C (zh) 栅极结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant