CN103035599A - 管芯中的金属焊盘结构 - Google Patents

管芯中的金属焊盘结构 Download PDF

Info

Publication number
CN103035599A
CN103035599A CN2012101904061A CN201210190406A CN103035599A CN 103035599 A CN103035599 A CN 103035599A CN 2012101904061 A CN2012101904061 A CN 2012101904061A CN 201210190406 A CN201210190406 A CN 201210190406A CN 103035599 A CN103035599 A CN 103035599A
Authority
CN
China
Prior art keywords
metal pad
pseudo
pattern
tube core
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101904061A
Other languages
English (en)
Other versions
CN103035599B (zh
Inventor
庄曜群
庄其达
郭正铮
陈承先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103035599A publication Critical patent/CN103035599A/zh
Application granted granted Critical
Publication of CN103035599B publication Critical patent/CN103035599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种管芯包括衬底；位于衬底上方的金属焊盘部分；位于金属焊盘上方的钝化层；以及设置邻近于金属焊盘的伪图案，该伪图案与金属焊盘齐平，并且由与金属焊盘相同的材料形成，该伪图案形成包围至少三分之一金属焊盘的至少部分的环。本发明提供了管芯中的金属焊盘结构。

Description

管芯中的金属焊盘结构
技术领域
本发明涉及半导体器件，更具体而言，涉及半导体器件和管芯中的金属焊盘结构。
背景技术
集成电路由上百万有源器件(诸如，晶体管和电容器)构成。这些器件最初是彼此隔离的，而后来互连形成了功能电路。典型的互连结构包括横向互连，诸如金属线(引线)；以及纵向互连，诸如通孔和接触件。互连结构对现代集成电路的性能限制和密度具有越来越大的决定性作用。
在互连结构的顶部上形成连接件结构，其中，接合焊盘或金属凸块形成在相应的芯片表面上并且被暴露出来。通过接合焊盘/金属凸块形成电连接，从而将芯片连接至封装件衬底或另一个管芯。可以通过引线接合或倒装芯片接合来形成电连接。
连接件结构的一种类型包括与由铜形成的互连结构电连接的铝焊盘。形成了钝化层和聚合物层，该钝化层和聚合物层的一部分覆盖铝焊盘的边缘部分。形成延伸至钝化层和聚合物层中的开口中的凸块下金属化层(UBM)。可以在UBM层上形成铜柱和焊料盖顶(cap)并且对其进行回流。
发明内容
根据本发明的一个方面，提供了一种器件，该器件包括：管芯，所述管芯包括：衬底；金属焊盘，位于所述衬底上方；钝化层，包括位于所述金属焊盘上方的部分；以及伪图案，邻近于所述金属焊盘，其中，所述伪图案与所述金属焊盘齐平并且由与所述金属焊盘相同的材料形成，并且其中，所述伪图案形成包围至少三分之一所述金属焊盘的至少部分的环。
根据本发明所述的器件，其中，所述伪图案和所述管芯的中心位于所述金属焊盘的相对两面上，并且其中，所述伪图案不延伸至所述金属焊盘与所述管芯的中心相同的面。
根据本发明所述的器件，其中，所述伪图案和所述管芯的中心位于所述金属焊盘的相对两面上，并且其中，所述伪图案进一步包括位于所述金属焊盘与所述管芯的中心相同的面上的部分。
在上述器件中，所述伪图案形成了包围所述金属焊盘的整环。
根据本发明所述的器件，其中，所述管芯的角部区域包括邻近于相应的角部金属焊盘的伪图案，其中，所述伪图案与所述金属焊盘齐平，并且其中，所述管芯的内部区域不包括与所述金属焊盘齐平的伪图案。
在上述器件中，所述管芯的边缘区域进一步包括邻近于相应的边缘金属焊盘的其他伪图案，并且其中，所述其他伪图案与所述金属焊盘齐平。
根据本发明所述的器件，其中，所述伪图案是电浮置的。
根据本发明所述的器件，进一步包括使所述伪图案与所述金属焊盘相连接的其他伪图案部分，并且其中，所述金属焊盘、所述伪图案、以及所述其他伪图案部分限定区域，并且所述钝化层包括在所述区域中设置的部分。
根据本发明的另一方面，提供了一种器件，该器件包括：管芯，所述管芯包括：角部区域、边缘区域、以及被所述角部区域和所述边缘区域包围着的内部区域，其中，所述管芯进一步包括：衬底；第一金属焊盘，位于所述衬底上方以及所述角部区域之一中；钝化层，包括位于所述第一金属焊盘上方的部分；金属柱，与所述第一金属焊盘重叠并且电连接至所述第一金属焊盘，其中，所述金属柱在所述管芯的表面介电层上方延伸；第一伪图案，邻近于所述第一金属焊盘，其中，一部分所述第一伪图案以及所述管芯的中心位于所述第一金属焊盘的相对两面上；以及第二金属焊盘，位于所述衬底上方以及所述内部区域中，其中，没有伪图案邻近于所述第二金属焊盘，其中，所述第一伪图案与所述第一金属焊盘、所述第二金属焊盘以及所述第一伪图案齐平并且由与所述第一金属焊盘、所述第二金属焊盘以及所述第一伪图案相同的材料形成。
根据本发明所述的器件，其中，所述第一伪图案形成包围至少三分之一所述第一金属焊盘的至少部分的环。
根据本发明所述的器件，进一步包括：第三金属焊盘，位于所述衬底上方以及所述边缘区域之一中；以及第二伪图案，邻近于所述第三金属焊盘，其中，一部分所述第二伪图案和所述管芯的中心位于所述第三金属焊盘的相对两面上。
根据本发明所述的器件，其中，所述第一伪图案进一步包括其他部分，所述其他部分位于所述第一金属焊盘与所述管芯的中心相同的面上。
根据本发明所述的器件，进一步包括：第三金属焊盘，位于所述衬底上方，其中，所述第一金属焊盘和所述第三金属焊盘位于不同的所述角部区域中；以及第二伪图案，邻近于所述第三金属焊盘，其中，一部分所述第二伪图案和所述管芯的中心位于所述第三金属焊盘的相对两面上，并且其中，所述第一伪图案和所述第二伪图案中的每一个都分别形成包围至少三分之一所述第一金属焊盘和所述第三金属焊盘的至少部分的环。
根据本发明所述的器件，进一步包括：凸块下金属化层(UBM)，所述UBM具有与所述金属柱的相应边缘对准的边缘，其中，所述UBM的顶面和底面分别与所述金属柱和所述金属焊盘物理接触。
根据本发明的又一个方面，提供了一种器件，该器件包括：管芯，所述管芯包括角部区域、边缘区域以及被所述角部区域和所述边缘区域包围着的内部区域，其中，所述管芯进一步包括：衬底；第一金属焊盘，位于所述衬底上方以及所述管芯的第一个所述角部区域中；钝化层，包括位于所述第一金属焊盘上方的部分；第二金属焊盘，位于所述衬底上方以及所述管芯的第二个所述角部区域中；以及第一伪图案和第二伪图案，所述第一伪图案和第二伪图案都是电浮置的，其中，所述第一伪图案和第二伪图案与所述第一金属焊盘和所述第二金属焊盘齐平，并且由与所述第一金属焊盘和所述第二金属焊盘相同的材料形成，并且其中，所述第一伪图案和所述第二伪图案中的每一个分别形成包围至少三分之一的所述第一金属焊盘和所述第二金属焊盘的至少部分的环。
根据本发明所述的器件，其中，一部分所述第一伪图案和所述管芯的中心位于所述第一金属焊盘的相对两面上。
在上述器件中，所述第一伪图案和所述第二伪图案位于所述管芯的中心以及所述第一金属焊盘和所述第二金属焊盘的相对两面上，并且其中，所述第一伪图案和所述第二伪图案都不包括任何位于所述相应的第一金属焊盘和所述第二金属焊盘与所述管芯的中心相同的面上的部分。
根据本发明所述的器件，进一步包括：第三金属焊盘，所述第三金属焊盘位于所述衬底上方以及所述内部区域中，其中，无与所述第一金属焊盘齐平的伪图案邻近于所述第三金属焊盘。
根据本发明所述的器件，进一步包括：第三金属焊盘，所述第三焊盘位于所述管芯的边缘行中，并且所述边缘行与所述管芯的边缘最为接近，并且其中，没有形成部分地包围所述第三金属焊盘的伪图案。
根据本发明所述的器件，其中，所述第一伪图案包围至少一半的所述第一金属焊盘。
附图说明
为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中：
图1示出的是管芯的俯视图，其中，连接件结构分布在管芯的角部区域、边缘区域以及内部区域中；
图2示出的是图1中所示的管芯的一部分的剖面图；
图3A至图6是根据各个实施例的金属焊盘、金属柱以及相应的伪图案的俯视图；以及
图7示出的是可以用于形成迹线上凸块结构的金属焊盘、金属柱以及相应的伪图案的俯视图。
具体实施方式
在下面详细讨论本发明各实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是说明性的，而不用于限制本发明的范围。
根据实施例描述的是半导体管芯中的连接件结构。随后对实施例的变形进行讨论。在所有各个视图和说明性实施例中，类似的标号用于表示类似的元件。
图1示出的是根据各个实施例的管芯100的俯视图。管芯100可以是器件管芯。管芯100具有角部100A(包括角部100A1至100A4)以及边缘100B(包括边缘100B1至100B4)。管芯100包括多个表面区域，该表面区域包括角部区域64A(包括64A1至64A4)、边缘区域64B(包括64B1至64B4)以及由角部区域64A和边缘区域64B包围着的内部区域64C。在管芯100的表面可以形成多个电连接件50。电连接件50可以与下面的金属焊盘40相连接。
示例性电连接件50和金属焊盘40的细节在图2中示出，该图示出了管芯100的一部分的剖面图，其中，该剖面图是由图1中的平面剖切线2-2获得的。管芯100包括半导体衬底30。在实施例中，管芯100是器件管芯，该管芯可以包括在其中具有有源器件诸如晶体管(未示出)的集成电路32。半导体衬底30可以是体硅衬底或绝缘体上硅衬底。也可以使用包括III族、IV族以及V族元素的其他半导体材料。在可选的实施例中，管芯100可以是在其中不包括有源器件的其他封装元件的管芯，例如可以是插件管芯。在其中管芯100不包括有源器件的实施例中，管芯100可以包括无源器件诸如电阻器和电容器，或者可以不包括无源器件。
管芯100可以进一步包括位于半导体衬底30上方的层间电介质(ILD)34以及位于ILD 34上方的金属层36。金属层36可以包括在介电层38中形成的金属线和通孔(未示出)。在实施例中，介电层38由低k介电材料形成。该低k介电材料的介电常数(k值)可以例如小于约2.8或小于约2.5。金属线和通孔可以由铜或铜合金形成，但也可以由其他金属形成。
金属焊盘40形成在金属层36上方并且可以通过金属层36中的金属线和通孔与电路32电连接。金属焊盘40可以是铝焊盘或铝铜焊盘，并且因此在下文中可选地被称为铝焊盘40，然而可以使用其他金属材料形成金属焊盘40。形成钝化层42来覆盖铝焊盘40的边缘部分。铝焊盘40的中心部分通过钝化层42中的开口暴露出来。钝化层42可以是单层或复合层，并且可以由无孔材料形成。在实施例中，钝化层42是复合层，该复合层包括氧化硅层(未示出)以及位于氧化硅层上方的氮化硅层(未示出)。钝化层42也可以由未掺杂的硅酸盐玻璃(USG)、和/或氮氧化硅等形成。虽然示出的是一个钝化层42，但可以存在一个以上的钝化层。
聚合物层46形成在钝化层42的上方。聚合物层46可以包含聚合物诸如环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、和聚苯并恶唑(PBO)等。图案化聚合物层46以形成开口，通过该开口暴露出铝焊盘40。可以采用光刻技术实施聚合物层46的图案化。
凸块下金属化层(UBM)48形成在金属焊盘40的上方。UBM 48包括位于聚合物层46上方的第一部分以及延伸至聚合物层46中的开口中的第二部分。在实施例中，UBM 48包括钛层和种子层，该种子层可以由铜或铜合金形成。金属柱50形成在UBM 48上，与UBM 48共末端(co-terminus)。UBM 48的边缘与金属柱50的相应边缘对准。UBM 48可以与金属焊盘40以及金属柱50物理接触。在示例性实施例中，金属柱50由在回流工艺中不熔化的非可回流金属形成。例如，金属柱50可以由铜或铜合金形成。金属柱50的顶面50A高于聚合物层46的顶面46A。除金属柱50之外，可以存在其他金属层，诸如在金属柱50上形成的金属层52，其中，金属层52可以包括镍层、钯层、金层、或其多层。焊料盖顶54也可以形成在金属层52上，其中，焊料盖顶54可以由Sn-Ag合金、Sn-Cu合金、或Sn-Ag-Cu合金等形成，并且可以是无铅的或含铅的。UBM 48也可以被视作是金属柱50的底部。
在实施例中，金属焊盘40的横向尺寸W1小于金属柱50的横向尺寸W2。在可选实施例中，金属焊盘40的横向尺寸W1等于或大于金属柱50的横向尺寸W2。
可以形成邻近于金属焊盘40的伪图案60。可以理解，管芯100可以包括多个金属焊盘40，以及形成邻近于管芯100中的一些金属焊盘40的伪图案60，而管芯100中的其他金属焊盘40不具有邻近的伪图案。在整个说明书中，术语“邻近”被用于描述金属焊盘和伪图案之间的位置关系，并且如果伪图案位于两个相邻的金属焊盘之间，并且比起第二金属焊盘更接近于第一金属焊盘，那么就认为该伪图案“邻近”于第一金属焊盘，而不“邻近”于第二金属焊盘。伪图案60和相应的邻近金属焊盘40之间的距离S可以小于约15μm，并且可以处于约1μm和约15μm之间。伪图案60的宽度W1可以处于约2μm和约20μm之间。在实施例中，伪图案60形成在金属焊盘40的一个面上而在另一个面上不形成。在可选实施例中，伪图案60延伸至金属焊盘40的相对面并且可以形成包围金属焊盘40的环。伪图案60和金属焊盘40可以在相同的工艺中形成，并因此可以由相同材料形成并且具有相同厚度。
返回参考图1，金属焊盘40和相应的伪图案60被分布到管芯100中的多个表面区域中。这些包括了伪图案60的表面区域可以是经受高应力的区域。例如，伪图案60可以被分布到管芯100的角部区域64A(包括64A1至64A4)和/或管芯100的边缘区域64B(包括64B1至64B4)中。在管芯100的内部区域64C中，可以存在金属焊盘40。然而，在内部区域64C中没有设置伪图案60。根据邻近于每个角部100A的金属焊盘40和钝化层42(图2)所承受的应力水平，可以存在一个、两个、三个、四个或多个由具有邻近的伪图案60的金属焊盘40所构成的角部行(从管芯100的角部100A1-100A4朝向中心100C计数)。此外，邻近于每个边缘100B，可以存在一个、两个、三个、四个或多个由具有邻近的伪图案60的金属焊盘40所构成的边缘行(从管芯100的边缘100B1-100B4朝向中心100C计数)。在一些示例性实施例中，在每个角部100A处都存在一个具有邻近的伪图案60的角部金属焊盘40(其为最接近于相应的角部100A的金属焊盘)，而其他的角部金属焊盘、边缘金属焊盘或内部金属焊盘都不具有相邻的伪图案。可选地，除了角部金属焊盘40以外，在邻近于每个边缘的最外第一边缘行中的一些边缘金属焊盘40也可以具有邻近的伪图案60。然而其他金属焊盘不具有邻近的伪图案60。
图3A至图4D示出的是根据一些示例性实施例的金属柱50、金属焊盘40以及伪图案60的俯视图。在图3A至图4D中的每幅图中，绘制了箭头66用于示出管芯中心100C(图1)的方向，而在图3A至3D中与箭头66的方向相反的方向是朝向管芯100的角部100A(图1)。在图4A至4D中，与箭头66的方向相反的方向是朝向管芯100的边缘100B(图1)。如图3A至图4D中所示，伪图案60形成在相应的金属焊盘40的一个面上，该面远离中心100C，并且是接近于相应的边缘100B和/或角部100A的面。在图3A至图4D中的每幅图中，伪图案60部分地围绕着相应的金属焊盘40。例如，如图3A中所示，如果线70被绘制成从金属焊盘40的中心向伪图案60的端部延伸的话，线70形成了角α。角α也被用于测量被伪图案60围绕的金属焊盘40的百分比。例如，如果角α是120度，那么可以认为伪图案60围绕着金属焊盘40的120/360或三分之一。当角α等于360度的时候，伪图案60形成了包围金属焊盘40的整环。当角α小于360度时，伪图案60形成了部分地围绕着金属焊盘40的部分的环。在一些实施例中，角α大于约90度、大于约120度并且可以在约120度和约360度之间。
图3A至图4D中的每个伪图案60包括都伪图案部分60A，该部分与相应的金属焊盘40间隔开。伪图案60A的不同部分可以具有与金属焊盘40的相应的最近部分之间基本上相等的距离S。如图2所示，伪图案部分60A和金属焊盘40之间的间隔可以至少部分地填充有钝化层42。在一些实施例中，伪图案60进一步包括伪图案部分60B，该部分将伪图案部分60A电连接至相应的金属焊盘40。每个伪图案部分60A都包括两个端部。在一些实施例中，伪图案部分60A的一个端部(而不是两个端部)通过伪图案部分60B与金属焊盘40相连接。在可选实施例中，伪图案部分60A的两个端部都通过伪图案部分60B与金属焊盘40相连接。在又一可选实施例中，不形成伪图案部分60B，并且伪图案部分60A不与金属焊盘40相连接，而是电浮置的。
图3A示出的是管芯100的角部区域64A1(图1)中的连接件结构的俯视图，其中，在金属焊盘40的右底面上设置伪图案60(包括部分60A和任选的部分60B)。类似地，图3B、3C和3D示出的是管芯100的角部区域64A2、64A3以及64A4(图1)中的连接件结构，其中，在相应的金属焊盘40的左底面、左顶面以及右顶面上伪图案60(包括部分60A和任选的部分60B)。在金属焊盘40的相对面，即，朝向管芯100的中心100C的面(参考图1)上没有形成伪图案60，但是伪图案60也可以延伸到该相对面(图5)。
图4A示出的是管芯100的边缘区域64B1(右边缘，图1)中的连接件结构的俯视图，其中，伪图案60(包括部分60A和可选的部分60B)包括位于金属焊盘40右侧面上的部分。类似地，图4B、4C和4D示出的是管芯100的边缘区域64B2、64B3和64B4(图1)中的连接件结构，其中，伪图案60(包括部分60A和任选的部分60B)被设置在相应的金属焊盘40的左侧面、底面以及顶面上。在金属焊盘40的相对面，即，朝向管芯100的中心100C的面上，可以不形成伪图案60，但伪图案60也可以延伸到该相对面(图5)。
图5示出的是根据可选实施例的连接件结构，其中，伪图案60形成完全包围金属焊盘40的整环。伪图案部分60B也可以被形成为用于使伪图案部分60A与金属焊盘40相连接的可选部件。可以理解，可以将图3A至图5中所示的实施例混合在同一个管芯上。在每个角部区域64A或边缘区域64B处，伪图案60既可以形成部分的环也可以形成整环。
图6示出的是管芯100的内部区域64C(图1)中的连接件结构的俯视图。可以看出，未形成邻近于内部区域64C中的金属焊盘40的伪图案。另外，如图1所示，在每个边缘区域64B和角部区域64A中，可以存在不具有邻近的伪图案的金属焊盘40。
在图3A至4D中，金属焊盘40和金属柱50不具有伸长的形状(在俯视图中)。在可选实施例中，金属焊盘40和金属柱50可以具有伸长的形状，并且长轴明显大于短轴(例如，至少百分之二十)。图7示出的是示例性连接件结构。该结构与图4A中所示的结构类似，除了金属焊盘40、金属柱50以及伪图案60的俯视图形状在一个方向上拉伸以外。该结构可以用于形成迹线上凸块结构。尽管没有示出，但图3A至图3D和图4B至图4D中所示的每个连接件结构都可以类似地在一个方向上拉伸，并且可能在相应的箭头66的方向上拉伸。
在实施例中，通过形成邻近于金属焊盘的伪图案，相应的连接件结构更加稳健，并且降低了出现钝化碎裂的可能性。实验性结果指出，钝化碎裂(当出现时)更可能出现在远离管芯中心的金属焊盘的面上。在朝向管芯中心的面上，不太可能出现钝化碎裂。因此，部分伪图案环可以有效地减少钝化碎裂。另外，即使出现了钝化碎裂，也可能是出现在远离管芯中心的伪图案的面上，该伪图案可以是电浮置的。因此，该钝化碎裂可能不会对邻近于钝化碎裂的信号传送金属线(诸如，图3A至图3D中的线78)造成电干扰。
根据实施例，一种管芯包括衬底；位于衬底上方的金属焊盘；具有位于金属焊盘上方的部分的钝化层；以及设置邻近于金属焊盘的伪图案，该伪图案与金属焊盘齐平，并且由与金属焊盘相同的材料形成，该伪图案形成包围至少三分之一金属焊盘的至少部分的环。
根据其他实施例，一种管芯包括角部区域、边缘区域以及被角部区域和边缘区域包围着的内部区域。该管芯进一步包括衬底；位于该衬底上方以及角部区域之一中的第一金属焊盘；具有位于第一金属焊盘上方的部分的钝化层；以及与第一金属焊盘重叠并电连接至第一金属焊盘的金属柱，该金属柱在管芯的表面介电层上方延伸。该管芯进一步包括邻近于第一金属焊盘的伪图案，其中，一部分伪图案以及管芯的中心位于第一金属焊盘的相对两面上；在衬底上方以及内部区域中设置的第二金属焊盘，其中，无伪图案邻近于第二金属焊盘，第二伪图案与第一金属焊盘、第二金属焊盘以及第一伪图案齐平并且由与第一金属焊盘、第二金属焊盘以及第一伪图案相同的材料形成。
根据又一些实施例，一种管芯包括角部区域、边缘区域以及被角部区域和边缘区域包围着的内部区域。该管芯进一步包括衬底；位于该衬底上方以及管芯的第一个角部区域中的第一金属焊盘；具有位于第一金属焊盘上方的部分的钝化层；位于衬底上方和管芯的第二个角部区域中的第二金属焊盘；以及第一伪图案和第二伪图案，这两者都是电浮置的，其中，第一和第二伪图案与第一和第二金属焊盘齐平，并且由与第一和第二金属焊盘相同的材料形成。第一伪图案和第二伪图案中的每一个都分别形成包围至少三分之一的第一和第二金属焊盘的至少部分的环。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例主旨和范围的情况下，在其中做各种不同的改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明将很容易地理解，根据本发明可以利用现有的或今后开发的用于执行与根据本发明所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种器件，包括：
管芯，包括：
衬底；
金属焊盘，位于所述衬底上方；
钝化层，包括位于所述金属焊盘上方的部分；以及
伪图案，邻近于所述金属焊盘，其中，所述伪图案与所述金属焊盘齐平并且由与所述金属焊盘相同的材料形成，并且其中，所述伪图案形成包围至少三分之一所述金属焊盘的至少部分的环。
2.根据权利要求1所述的器件，其中，所述伪图案和所述管芯的中心位于所述金属焊盘的相对两面上，并且其中，所述伪图案不延伸至所述金属焊盘与所述管芯的中心相同的面。
3.根据权利要求1所述的器件，进一步包括使所述伪图案与所述金属焊盘相连接的其他伪图案部分，并且其中，所述金属焊盘、所述伪图案、以及所述其他伪图案部分限定区域，并且所述钝化层包括在所述区域中设置的部分。
4.一种器件，包括：
管芯，包括：角部区域、边缘区域、以及被所述角部区域和所述边缘区域包围着的内部区域，其中，所述管芯进一步包括：
衬底；
第一金属焊盘，位于所述衬底上方以及所述角部区域之一中；
钝化层，包括位于所述第一金属焊盘上方的部分；
金属柱，与所述第一金属焊盘重叠并且电连接至所述第一金属焊盘，其中，所述金属柱在所述管芯的表面介电层上方延伸；
第一伪图案，邻近于所述第一金属焊盘，其中，一部分所述第一伪图案以及所述管芯的中心位于所述第一金属焊盘的相对两面上；以及
第二金属焊盘，位于所述衬底上方以及所述内部区域中，其中，没有伪图案邻近于所述第二金属焊盘，其中，所述第一伪图案与所述第一金属焊盘、所述第二金属焊盘以及所述第一伪图案齐平并且由与所述第一金属焊盘、所述第二金属焊盘以及所述第一伪图案相同的材料形成。
5.根据权利要求4所述的器件，进一步包括：
第三金属焊盘，位于所述衬底上方以及所述边缘区域之一中；以及
第二伪图案，邻近于所述第三金属焊盘，其中，一部分所述第二伪图案和所述管芯的中心位于所述第三金属焊盘的相对两面上。
6.根据权利要求4所述的器件，进一步包括：
第三金属焊盘，位于所述衬底上方，其中，所述第一金属焊盘和所述第三金属焊盘位于不同的所述角部区域中；以及
第二伪图案，邻近于所述第三金属焊盘，其中，一部分所述第二伪图案和所述管芯的中心位于所述第三金属焊盘的相对两面上，并且其中，所述第一伪图案和所述第二伪图案中的每一个都分别形成包围至少三分之一所述第一金属焊盘和所述第三金属焊盘的至少部分的环。
7.根据权利要求4所述的器件，进一步包括：凸块下金属化层(UBM)，所述UBM具有与所述金属柱的相应边缘对准的边缘，其中，所述UBM的顶面和底面分别与所述金属柱和所述金属焊盘物理接触。
8.一种器件，包括：
管芯，包括角部区域、边缘区域以及被所述角部区域和所述边缘区域包围着的内部区域，其中，所述管芯进一步包括：
衬底；
第一金属焊盘，位于所述衬底上方以及所述管芯的第一个所述角部区域中；
钝化层，包括位于所述第一金属焊盘上方的部分；
第二金属焊盘，位于所述衬底上方以及所述管芯的第二个所述角部区域中；以及
第一伪图案和第二伪图案，所述第一伪图案和第二伪图案都是电浮置的，其中，所述第一伪图案和第二伪图案与所述第一金属焊盘和
所述第二金属焊盘齐平，并且由与所述第一金属焊盘和所述第二金属焊盘相同的材料形成，并且其中，所述第一伪图案和所述第二伪图案中的每一个分别形成包围至少三分之一的所述第一金属焊盘和所述第二金属焊盘的至少部分的环。
9.根据权利要求8所述的器件，进一步包括：第三金属焊盘，所述第三金属焊盘位于所述衬底上方以及所述内部区域中，其中，无与所述第一金属焊盘齐平的伪图案邻近于所述第三金属焊盘。
10.根据权利要求8所述的器件，进一步包括：第三金属焊盘，所述第三焊盘位于所述管芯的边缘行中，并且所述边缘行与所述管芯的边缘最为接近，并且其中，没有形成部分地包围所述第三金属焊盘的伪图案。
CN201210190406.1A 2011-09-28 2012-06-08 管芯中的金属焊盘结构 Active CN103035599B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/247,616 2011-09-28
US13/247,616 US8659123B2 (en) 2011-09-28 2011-09-28 Metal pad structures in dies

Publications (2)

Publication Number Publication Date
CN103035599A true CN103035599A (zh) 2013-04-10
CN103035599B CN103035599B (zh) 2016-01-20

Family

ID=47910354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210190406.1A Active CN103035599B (zh) 2011-09-28 2012-06-08 管芯中的金属焊盘结构

Country Status (2)

Country Link
US (1) US8659123B2 (zh)
CN (1) CN103035599B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465572A (zh) * 2013-09-12 2015-03-25 日月光半导体制造股份有限公司 封装结构
CN105355575A (zh) * 2015-11-17 2016-02-24 常州市武进区半导体照明应用技术研究院 半导体封装过程中保护焊点免受污染的方法
CN105384140A (zh) * 2014-08-31 2016-03-09 天工方案公司 电子装置中改进的堆叠结构
JP2018060835A (ja) * 2016-09-30 2018-04-12 日亜化学工業株式会社 半導体装置用パッケージおよびそれを用いた半導体装置。

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053989B2 (en) * 2011-09-08 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure in semiconductor device
US9691686B2 (en) 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
US10566300B2 (en) * 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105937A (ja) * 1989-09-19 1991-05-02 Nec Corp 半導体装置
CN1742371A (zh) * 2003-01-30 2006-03-01 高通股份有限公司 具有未电连接的焊锡球的区域阵列封装
US20090008803A1 (en) * 2006-07-12 2009-01-08 United Microelectronics Corp. Layout of dummy patterns
CN101697344A (zh) * 2009-10-28 2010-04-21 上海宏力半导体制造有限公司 一种降低芯片电源焊盘键合引线上电流的方法
CN102034779A (zh) * 2009-10-08 2011-04-27 台湾积体电路制造股份有限公司 具有坚固的拐角凸块的芯片设计
US20110095415A1 (en) * 2009-10-23 2011-04-28 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179234B2 (ja) * 2004-06-17 2008-11-12 株式会社デンソー 半導体装置
US7776627B2 (en) * 2007-07-03 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible structures for interconnect reliability test
US8193639B2 (en) 2010-03-30 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal design for packaging structures
JP5482421B2 (ja) * 2010-05-10 2014-05-07 ソニー株式会社 非接触通信媒体、アンテナコイル配置媒体、通信装置及び通信方法
US8293636B2 (en) * 2010-08-24 2012-10-23 GlobalFoundries, Inc. Conductive connection structure with stress reduction arrangement for a semiconductor device, and related fabrication method
US8642446B2 (en) * 2010-09-27 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective structure around semiconductor die for localized planarization of insulating layer
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105937A (ja) * 1989-09-19 1991-05-02 Nec Corp 半導体装置
CN1742371A (zh) * 2003-01-30 2006-03-01 高通股份有限公司 具有未电连接的焊锡球的区域阵列封装
US20090008803A1 (en) * 2006-07-12 2009-01-08 United Microelectronics Corp. Layout of dummy patterns
CN102034779A (zh) * 2009-10-08 2011-04-27 台湾积体电路制造股份有限公司 具有坚固的拐角凸块的芯片设计
US20110095415A1 (en) * 2009-10-23 2011-04-28 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
CN101697344A (zh) * 2009-10-28 2010-04-21 上海宏力半导体制造有限公司 一种降低芯片电源焊盘键合引线上电流的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465572A (zh) * 2013-09-12 2015-03-25 日月光半导体制造股份有限公司 封装结构
CN104465572B (zh) * 2013-09-12 2017-06-06 日月光半导体制造股份有限公司 封装结构
CN105384140A (zh) * 2014-08-31 2016-03-09 天工方案公司 电子装置中改进的堆叠结构
CN105384140B (zh) * 2014-08-31 2021-11-26 天工方案公司 电子装置中改进的堆叠结构
US11257774B2 (en) 2014-08-31 2022-02-22 Skyworks Solutions, Inc. Stack structures in electronic devices including passivation layers for distributing compressive force
US11804460B2 (en) 2014-08-31 2023-10-31 Skyworks Solutions, Inc. Devices and methods related to stack structures including passivation layers for distributing compressive force
CN105355575A (zh) * 2015-11-17 2016-02-24 常州市武进区半导体照明应用技术研究院 半导体封装过程中保护焊点免受污染的方法
JP2018060835A (ja) * 2016-09-30 2018-04-12 日亜化学工業株式会社 半導体装置用パッケージおよびそれを用いた半導体装置。

Also Published As

Publication number Publication date
CN103035599B (zh) 2016-01-20
US20130075872A1 (en) 2013-03-28
US8659123B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
CN103035599B (zh) 管芯中的金属焊盘结构
CN103915412B (zh) 用于集成电路的金属布线结构
CN103066053A (zh) 集成电路的连接件结构
US8916464B2 (en) Structures and methods for improving solder bump connections in semiconductor devices
CN100463154C (zh) 接合垫结构及其形成方法
US10748785B2 (en) Substrate pad structure
US9559072B2 (en) Metal bump joint structure
CN101770962B (zh) 改善半导体器件中的焊料凸块连接的结构和方法
US8476759B2 (en) Electrical connection structure
CN102832188B (zh) 具有厚聚合物层的焊球保护结构
CN103367301A (zh) 集成电路器件中的细长凸块
CN103035598B (zh) 无ubm的连接件的形成
US8441127B2 (en) Bump-on-trace structures with wide and narrow portions
US20200321326A1 (en) Stress Reduction Apparatus and Method
US20160118360A1 (en) Bump-on-Trace Design for Enlarge Bump-to-Trace Distance
CN103199027A (zh) 用于集成电路的ubm的形成
CN102629597A (zh) 用于半导体器件的伸长凸块结构
US20160254224A1 (en) Inductor for semiconductor integrated circuit
US9673125B2 (en) Interconnection structure
CN213401191U (zh) 封装结构
KR102588125B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant