CN103021452B - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN103021452B
CN103021452B CN201210171174.5A CN201210171174A CN103021452B CN 103021452 B CN103021452 B CN 103021452B CN 201210171174 A CN201210171174 A CN 201210171174A CN 103021452 B CN103021452 B CN 103021452B
Authority
CN
China
Prior art keywords
signal
delay
reference delay
comparison
storage arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210171174.5A
Other languages
English (en)
Other versions
CN103021452A (zh
Inventor
杰生·瓦利强恩
史蒂芬·派特文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN103021452A publication Critical patent/CN103021452A/zh
Application granted granted Critical
Publication of CN103021452B publication Critical patent/CN103021452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/842—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by introducing a delay in a signal path
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种存储器装置及其操作方法，存储器装置包括模拟冗余元件比较器、参考延迟信号产生器以及信号比较控制器。模拟冗余元件比较器接收输入信号，并依据模拟延迟针对输入信号进行延迟，藉以产生比较信号。参考延迟信号产生器接收输入信号，依据多个参考延迟以针对输入信号进行延迟，并藉以产生多个参考延迟信号。信号比较控制器接收参考延迟信号以及比较信号。信号比较控制器并依据参考延迟信号与比较信号的时间差来产生选中信号，并依据选中信号产生延迟控制信号。

Description

存储器装置及其操作方法
技术领域
本发明是有关于一种存储器装置及其操作方法，且特别是有关于一可动态调整阵列存取时间(array accessing time,tAA)的存储器装置及其操作方法。
背景技术
随着半导体制程技术的演进，动态存储器的存储容量也对应的增大，并在一定的电路尺寸中，动态存储器也可以提供更大的储存空间，以提供需要储存大量数据的电子装置来使用。
在现有的动态存储器的技术中，为了提升动态存储器的生产良率，在动态存储器中除了配置规格所设定的数量的正常模式的存储单元外，还配置了一定比例的冗余的存储单元。并且，在进行动态存储器的测试时，当发现正常模式的存储单元发生损毁的现象时，可以利用所设置的冗余的存储单元来取代损毁的正常模式的存储单元，以维持动态存储器的有效储存容量。
由于上述的损毁的正常模式的存储单元的取代操作中，需要通过冗余元件比较器来完成。而当需要针对冗余的存储单元进行读取时，其所需的地址存取时间由于冗余元件比较器所造成的时间延迟无法正确的估测，因此，仅能在设计阶段依据模拟来获得。如此一来，当地址存取时间设定的过长，动态存储器的数据的读写效率将会受影响，而若当地址存取时间设定的过短，则可能发生存储器装置的存取错误的误操作现象。
发明内容
本发明提供多种存储器装置及其操作方法，可动态调整地址存取时间。
本发明提供一种存储器装置，包括模拟冗余元件比较器、参考延迟信号产生器以及信号比较控制器。模拟冗余元件比较器接收输入信号，并依据模拟延迟针对输入信号进行延迟，藉以产生比较信号。参考延迟信号产生器接收输入信号，依据多个参考延迟以针对输入信号进行延迟，并藉以产生多个参考延迟信号。信号比较控制器耦接模拟冗余元件比较器以及参考延迟信号产生器。信号比较控制器接收参考延迟信号以及比较信号。信号比较控制器并依据参考延迟信号与比较信号的时间差来产生选中信号，并依据选中信号产生延迟控制信号。
在一实施例中，上述的参考延迟信号产生器包括多个参考延迟单元。参考延迟单元串连耦接在参考延迟信号产生器接收输入信号的输入端以及参考延迟信号产生器间。并且，参考延迟单元分别产生参考延迟信号。
在一实施例中，上述的参考延迟单元所提供的延迟时间是相同的。
在一实施例中，上述的各参考延迟单元为缓冲存储器。
在本发明的一实施例中，上述的各参考延迟单元为D型触发器。D型触发器依据所接受的时脉信号来提供延迟时间，其中，延迟时间等于时脉信号的周期。
在一实施例中，上述的信号比较控制器依据针对比较信号的转态缘的时间点与各参考延迟信号的转态缘的时间点间的时间差进行比对，并藉以产生选中信号。
在一实施例中，上述的信号比较控制器针对参考延迟信号分别设定多个识别信息。
在一实施例中，上述的信号比较控制器依据选中信号对应的识别信息来产生延迟控制信号。
在一实施例中，上述的输入信号为该存储器装置的列地址信号或行地址信号。
在一实施例中，存储器装置还包括冗余元件比较延迟设定器。冗余元件比较延迟设定器耦接信号比较控制器，以接收延迟控制信号，并用以依据延迟控制信号以设定存取存储器装置的冗余元件时的存取时间的延迟。
本发明提供一种存储器装置的操作方法，包括：接收输入信号，依据模拟延迟针对输入信号进行延迟，并产生比较信号；接收输入信号，依据多个参考延迟以针对输入信号进行延迟，并产生多个参考延迟信号；以及接收参考延迟信号以及比较信号，信号比较控制器依据参考延迟信号与比较信号间的时间差来产生选中信号，并依据选中信号产生延迟控制信号。
本发明提供另一种存储器装置，包括冗余元件比较器、模拟冗余元件比较器、参考延迟信号产生器、信号源以及信号比较控制器。冗余元件比较器产生用以存取多个冗余存储单元的时间延迟。模拟冗余元件比较器接收输入信号，且依据模拟冗余元件比较器所产生的时间延迟以动态延迟输入信号来产生比较信号。参考延迟信号产生器依据参考延迟来延迟输入信号以产生多个参考延迟信号。信号源耦接模拟冗余元件比较器以及参考延迟信号产生器以提供输入信号。信号比较控制器的输入端耦接模拟冗余元件比较器产生比较信号的输出端以及参考延迟信号产生器产生参考延迟信号的输出端，信号比较控制器从参考延迟信号中选出选中信号，且信号比较控制器的选择操作是依据各参考延迟信号间的时间差以及比较信号来进行。
基于上述，本发明可以复制存储器装置中的冗余元件比较器来获得的模拟冗余元件比较器，并依据所获得的模拟冗余元件比较器实际所产生的时间延迟，来与参考延迟信号产生器所产生的多个参考延迟信号进行比对，藉以获得存储器装置最佳的存取时间延迟。由于模拟冗余元件比较器是与存储器装置同时运作的电路，所以其受到环境参数(例如温度、湿度等)以及制程浮动的影响是与存储器装置中的冗余元件比较器是相同的。因此，本发明的信号比较控制器所产生的延迟控制信号是动态调变，且最接近实际状况的需求。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1绘示本发明实施例的存储器装置100的示意图；
图2A及图2B分别绘示本发明实施例的参考延迟信号产生器120的不同实施方式的示意图；
图3绘示本发明实施例的信号比较控制器130的操作示意图；
图4绘示本发明实施例的信号比较控制器130的部分电路示意图。
附图标记说明：
100：存储器装置；
110：模拟冗余元件比较器；
120：参考延迟信号产生器；
130：信号比较控制器；
170：冗余元件比较延迟设定器；
COMP：比较信号；
IN：输入信号；
TAP0～TAPM：参考延迟信号；
DS：延迟控制信号；
211～21N：缓冲存储器；
221～22N、410～41M：D型触发器；
CK：时脉端；
D：数据端；
Q：输出端；
CKIN：时脉信号；
0、1、SR0～SRM：取样结果。
具体实施方式
请参照图1，图1绘示本发明实施例的存储器装置100的示意图。存储器装置100包括模拟冗余元件比较器110、参考延迟信号产生器120以及信号比较控制器130。模拟冗余元件比较器110接收输入信号IN，并依据模拟冗余元件比较器110所提供的模拟延迟来针对输入信号IN进行延迟，以产生比较信号COMP。其中，可以选用存储器装置100中，实际使用的冗余元件比较器(未绘示)中提供的最大延迟的电路途径(path)来做为模拟冗余元件比较器110。或者是，模拟冗余元件比较器110可以是复制上述实际使用的冗余元件比较器中提供最大延迟的电路途径(path)的电路来建构。而另一方面，模拟冗余元件比较器110所接收的输入信号IN则为存储器装置100中，实际使用的冗余元件比较器所会接收的输入信号的至少其中之一。也就是说，输入信号IN可以是行地址(row address)信号或是列地址(column address)信号。
参考延迟信号产生器120同样接收输入信号IN。输入信号IN是同时被输入至参考延迟信号产生器120以及模拟冗余元件比较器110。参考延迟信号产生器120依据多个参考延迟来针对输入信号IN进行延迟，并藉以产生多个参考延迟信号TAP0～TAPM。具体一点来说明，假设参考延迟信号产生器120提供的参考延迟分别为100皮秒(pico-second,ps)、200皮秒以及300皮秒，或分别为相互为2的倍数的100皮秒、200皮秒、400皮秒以及800皮秒。参考延迟信号产生器120则可分别依据100皮秒、200皮秒以及300皮秒等参考延迟来对输入信号IN进行延迟，并藉以产生参考延迟信号TAP0、TAP1以及TAP2。也就是说，参考延迟信号TAP0等于输入信号IN延迟100皮秒后的信号，参考延迟信号TAP1等于输入信号IN延迟200皮秒后的信号，参考延迟信号TAP2则等于输入信号IN延迟300皮秒后的信号。
信号比较控制器130则同时耦接至模拟冗余元件比较器110以及参考延迟信号产生器120。信号比较控制器130并由模拟冗余元件比较器110接收比较信号COMP以及由参考延迟信号产生器120接收参考延迟信号TAP0～TAPM。信号比较控制器130检测各参考延迟信号TAP0～TAPM与比较信号COMP的时间差产生选中信号，再依据选中信号产生延迟控制信号DS。具体一点来说明，信号比较控制器130分别计算参考延迟信号TAP0～TAPM与比较信号COMP的时间差。并且选取其中时间差最小的或次小的参考延迟信号来做为选中信号。并且，信号比较控制器130再通过选中信号与输入信号间的参考延迟，来具以产生延迟控制信号DS。
假设参考延迟信号TAP3被信号比较控制器130设定为选中信号，而参考延迟信号TAP3是依据输入信号IN进行100皮秒的参考延迟来产生的，则信号比较控制器130产生可以代表100皮秒的参考延迟的延迟控制信号DS。此时，延迟控制信号DS可以是100的2进位数值，或是其他可以清楚指示出100皮秒的参考延迟的逻辑数值。
在本实施例中，存储器装置100还包括冗余元件比较延迟设定器170。冗余元件比较延迟设定器170耦接至信号比较控制器130并用以依据所接收的延迟控制信号DS以设定存取存储器装置100的冗余元件时的存取时间的延迟。
另外，延迟控制信号DS还可以提供给在当测试模式进行时，针对冗余元件进行存取时所要设定的存取时间的延迟的设定。
以下请参照图2A及图2B，图2A及图2B分别绘示本发明实施例的参考延迟信号产生器120的不同实施方式的示意图。在图2A及图2B的方式中，参考延迟信号产生器120由多个参考延迟单元串接而成。其中，图2A所绘示的参考延迟信号产生器120，参考延迟单元为缓冲存储器211～21N。且第一级的缓冲存储器211接收输入信号IN并产生参考延迟信号TAP0。且各级的缓冲存储器211～21N的输出端则耦接至其后一级的输入端。缓冲存储器212～21N的输出端分别产生参考延迟信号TAP1～TAPM。
在本实施方式中，各缓冲存储器211～21N所提供的延迟时间可以是相同，也可以是不相同的。而缓冲存储器211～21N可以利用一个或多个的反相器来建构，相关于缓冲存储器211～21N的设计方式应为本领域具有通常知识者所熟知的技术，以下恕不赘述。
图2B所绘示的参考延迟信号产生器120，参考延迟单元为D型触发器221～22N。D型触发器221～22N各具有时脉端CK、数据端D以及输出端Q。其中，D型触发器221～22N的时脉端CK共同接收时脉信号CKIN，而各D型触发器221～22N的输出端Q耦接至其后一级的D型触发器的数据端D。如此一来，输入信号IN会沿着D型触发器221～22N的连接顺序，以每一级D型触发器延迟一个时脉信号CKIN的周期的方式来依序产生参考延迟信号TAP0～TAPM。
在图2B绘示的参考延迟信号产生器120的实施方式的示意图中，仅需要控制时脉信号CKIN的周期的稳定度，就可以精准的控制各参考延迟信号TAP0～TAPM与输入信号IN间的延迟关系。
以下请参照图3，图3绘示本发明实施例的信号比较控制器130的操作示意图。其中，信号比较控制器130依据针对比较信号COMP的转态缘的时间点与各参考延迟信号TAP0～TAPM的转态缘的时间点的时间差进行比对，并藉以产生选中信号。在本实施方式中，信号比较控制器130利用参考延迟信号TAP0～TAPM来对比较信号COMP进行取样来产生选中信号。在图3的绘示中，信号比较控制器130依据参考延迟信号TAP0～TAPM的上升缘(rising edge)来对比较信号COMP进行取样。其中，参考延迟信号TAP0对比较信号COMP进行取样的取样结果为0，参考延迟信号TAP1对比较信号COMP进行取样的取样结果为0，而参考延迟信号TAP2对比较信号COMP进行取样的取样结果则变更为1。由上述的取样结果可以知道，比较信号COMP是在参考延迟信号TAP1以及TAP2的上升缘间发生转态的操作。因此，最接近比较信号COMP的参考延迟信号应为参考延迟信号TAP1或TAP2。
接着请参照图4，图4绘示本发明实施例的信号比较控制器130的部分电路示意图。信号比较控制器130包括D型触发器410～41M。各D型触发器410～41M具有时脉端CK、数据端D以及输出端Q。比较信号COMP被传送至D型触发器410～41M的数据端D以进行被取样的操作。而参考延迟信号TAP0～TAPM则分别输入至D型触发器410～41M的时脉端CK以分别对比较信号COMP进行取样。取样结果SR0～SRM则分别产生在D型触发器410～41M的输出端Q。信号比较控制器130则只要依据取样结果SR0～SRM的变化状况，就可以在参考延迟信号TAP0～TAPM中选择出合适的选中信号。
在信号比较控制器130产生延迟控制信号DS的部分，信号比较控制器130可以针对参考延迟信号TAP0～TAPM分别设定多个识别信息。在信号比较控制器130选定选中信号后，信号比较控制器130可以依据选中信号所对应的识别信息来产生延迟控制信号DS。
以图3的绘示为范例，信号比较控制器130先设定参考延迟信号TAP0～TAPM的识别信息分别为0～M(未绘示)。信号比较控制器130并依据取样结果来选取参考延迟信号TAP2为选中信号。参考延迟信号TAP2所对应的识别信息为2，因此，信号比较控制器130可以依据识别信息为2来产生延迟控制信号DS(例如使延迟控制信号DS的逻辑值等于2)。
值得注意的是，上述的等于2的延迟控制信号DS可以指示参考延迟信号TAP2的参考延迟(例如等于2×100＝200皮秒)。也就是说，输入信号IN与比较信号COMP间的延迟约等于200皮秒。
综上所述，本发明提供模拟冗余元件比较器所产生的比较信号来模拟存储器装置所实际使用的冗余元件比较器所产生的时间延迟。并通过参考延迟信号产生器所提供的多个参考延迟来进行比对，动态的计算出最合适的延迟控制信号。如此一来，存储器装置的地址存取时间将可以有效的动态的被调整，从而提升存储器装置的整体效益。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种存储器装置，其特征在于，包括：
一模拟冗余元件比较器，接收一输入信号，依据一模拟延迟针对该输入信号进行延迟，并产生一比较信号；
一参考延迟信号产生器，接收该输入信号，依据多个参考延迟以针对该输入信号进行延迟，并产生多个参考延迟信号；以及
一信号比较控制器，耦接该模拟冗余元件比较器以及该参考延迟信号产生器，接收该些参考延迟信号以及该比较信号，该信号比较控制器依据该些参考延迟信号与该比较信号间的时间差来产生一选中信号，并依据该选中信号产生一延迟控制信号。
2.根据权利要求1所述的存储器装置，其中该参考延迟信号产生器包括多个参考延迟单元，该些参考延迟单元串连耦接在该参考延迟信号产生器接收该输入信号的输入端以及该参考延迟信号产生器间，且该些参考延迟单元分别产生该些参考延迟信号。
3.根据权利要求2所述的存储器装置，其中各该参考延迟单元所提供的一延迟时间是相同的。
4.根据权利要求3所述的存储器装置，其中各该参考延迟单元为一缓冲存储器。
5.根据权利要求3所述的存储器装置，其中各该参考延迟单元为一D型触发器，该D型触发器依据所接受的一时脉信号来提供该延迟时间，其中该延迟时间等于该时脉信号的周期。
6.根据权利要求1所述的存储器装置，其中该信号比较控制器依据比较该比较信号的转态缘的时间点与各该参考延迟信号的转态缘的时间点的时间差来产生该选中信号。
7.根据权利要求1所述的存储器装置，其中该信号比较控制器针对该些参考延迟信号分别设定多个识别信息。
8.根据权利要求7所述的存储器装置，其中该信号比较控制器依据该选中信号对应的该识别信息来产生该延迟控制信号。
9.根据权利要求1所述的存储器装置，其中该输入信号为该存储器装置的列地址信号或行地址信号。
10.根据权利要求1所述的存储器装置，其中还包括：
一冗余元件比较延迟设定器，耦接该信号比较控制器，以接收该延迟控制信号，并用以依据该延迟控制信号以设定存取该存储器装置的冗余元件时的存取时间的延迟。
11.一种存储器装置的操作方法，其特征在于，包括：
接收一输入信号，依据一模拟延迟针对该输入信号进行延迟，并产生一比较信号；
接收该输入信号，依据多个参考延迟以针对该输入信号进行延迟，并产生多个参考延迟信号；以及
接收该些参考延迟信号以及该比较信号，该信号比较控制器依据该些参考延迟信号与该比较信号间的时间差来产生一选中信号，并依据该选中信号产生一延迟控制信号。
12.一种存储器装置，其特征在于，包括：
一冗余元件比较器，产生用以存取多个冗余存储单元的一时间延迟；
一模拟冗余元件比较器，接收一输入信号，且依据模拟该冗余元件比较器所产生的该时间延迟以动态延迟该输入信号来产生一比较信号；
一参考延迟信号产生器，依据多个参考延迟来延迟该输入信号以产生多个参考延迟信号；
一信号源，耦接该模拟冗余元件比较器以及该参考延迟信号产生器以提供该输入信号；以及
一信号比较控制器，其输入端耦接该模拟冗余元件比较器产生该比较信号的输出端以及该参考延迟信号产生器产生该些参考延迟信号的输出端，该信号比较控制器从该些参考延迟信号中选出一选中信号，且该信号比较控制器的选择操作是依据各该参考延迟信号间的时间差以及该比较信号来进行。
CN201210171174.5A 2011-09-25 2012-05-29 存储器装置及其操作方法 Active CN103021452B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/244,609 US8467254B2 (en) 2011-09-25 2011-09-25 Memory apparatus
US13/244,609 2011-09-25

Publications (2)

Publication Number Publication Date
CN103021452A CN103021452A (zh) 2013-04-03
CN103021452B true CN103021452B (zh) 2015-09-30

Family

ID=47911164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210171174.5A Active CN103021452B (zh) 2011-09-25 2012-05-29 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US8467254B2 (zh)
CN (1) CN103021452B (zh)
TW (1) TWI483261B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005093A1 (en) * 2000-07-07 2002-01-17 Mosaid Technologies Incorporated Method and circuit for accelerating redundant address matching
TW478144B (en) * 2000-02-24 2002-03-01 Hitachi Ltd Semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613622B2 (ja) * 1996-09-27 2005-01-26 株式会社日立製作所 半導体メモリ
US6111796A (en) * 1999-03-01 2000-08-29 Motorola, Inc. Programmable delay control for sense amplifiers in a memory
US6757852B1 (en) * 2000-07-05 2004-06-29 Freescale Semiconductor, Inc. Self resetting high speed redundancy circuit and method thereof
US7296196B2 (en) * 2005-05-17 2007-11-13 Atmel Corporation Redundant column read in a memory array
US7548471B2 (en) * 2007-09-21 2009-06-16 Qimonda North America Corp. Method and apparatus for adjusting the timing of an electronic circuit
JP2010225236A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478144B (en) * 2000-02-24 2002-03-01 Hitachi Ltd Semiconductor memory device
WO2002005093A1 (en) * 2000-07-07 2002-01-17 Mosaid Technologies Incorporated Method and circuit for accelerating redundant address matching

Also Published As

Publication number Publication date
TWI483261B (zh) 2015-05-01
TW201314696A (zh) 2013-04-01
US8467254B2 (en) 2013-06-18
CN103021452A (zh) 2013-04-03
US20130077414A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
CN101779376B (zh) 测量时钟抖动的电路装置和方法
US20090306925A1 (en) Systems and methods for testing integrated circuit devices
CN103839590B (zh) 存储器时序参数的测量装置、方法及存储器芯片
CN101446841B (zh) 确定存储器控制器时钟校准值的方法及系统
CN103886913A (zh) Sram读取时间自测试电路及测试方法
CN114530188A (zh) 一种半导体测试方法、系统及存储介质
CN112649719A (zh) 一种芯片中线性稳压器的测试方法、装置以及设备
CN111210865B (zh) 一种低电压sram时间参数的片上测量电路及测量方法
CN115114196B (zh) 半导体存储装置、存储系统及控制方法
CN103021452B (zh) 存储器装置及其操作方法
CN110928736B (zh) 内存参数调试方法及装置
CN205721754U (zh) 矩阵数据转置装置
CN101814323B (zh) 相位变化存储器阵列的验证电路及方法
CN112630630B (zh) 芯片测试方法和计算芯片
CN104134464A (zh) 地址线测试系统及方法
US20060098506A1 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
CN111722670A (zh) 一种eMMC时序调整方法、系统及eMMC主控芯片
CN114155903A (zh) 测试系统以及测试方法
CN117198379B (zh) 时序测试电路
CN104932305A (zh) 采样延时调整方法及装置
CN109155798B (zh) 一种异步fifo电路及时延确定方法
CN117854581B (zh) 一种存储器测试系统及存储器测试方法
JP5533424B2 (ja) 集積回路装置及び集積回路装置のスキュー調整方法
CN112947034B (zh) 一种高精度时钟芯片补偿生产系统及方法
CN116504292B (zh) nor flash的读取方法、装置、存储芯片及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant