CN103019134B - 一种基于fpga的纳秒级数字可编程延时电路 - Google Patents
一种基于fpga的纳秒级数字可编程延时电路 Download PDFInfo
- Publication number
- CN103019134B CN103019134B CN201210481603.9A CN201210481603A CN103019134B CN 103019134 B CN103019134 B CN 103019134B CN 201210481603 A CN201210481603 A CN 201210481603A CN 103019134 B CN103019134 B CN 103019134B
- Authority
- CN
- China
- Prior art keywords
- delay
- fpga
- unit
- programmable
- delay unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明公开了一种基于FPGA的纳秒级数字可编程延时电路。延时电路由可编程横向选择器以及可实现不同延时时间的纵向延时单元组成。横向选择器由若干个二选一选择器级联而成，纵向延时单元由不同个数的基本延时单元级联而成，横向选择器通过控制输入信号是否经过纵向延时单元实现可编程延时，并使用布局布线约束技术使延时精确可控。本发明通过编程可实现纳秒级精确延时，并使用FPGA设计实现，具有很高的精确度、较强的通用性以及适用性。
Description
技术领域
本发明属于一种延时电路，特别是一种基于FPGA的纳秒级数字可编程延时电路。
背景技术
延时电路由于可对输入信号进行延时，因此广泛应用于时钟调相、并行信号时序校准及目标回波模拟中。延时电路可调整时钟的相位，使时钟信号与被采样信号满足采样相位关系，同样可对并行信号进行调整，以校准并行信号传输过程中的相位偏差。在目标回波模拟器中，延时电路可应用于模拟动目标的连续回波。
目前的延时电路主要分为模拟延时电路与数字延时电路，模拟延时电路由于利用模拟器件产生延时，具有延时时间尺度大、延时时间固定以及延时精度差等缺点，从而限制了它的应用。数字延时电路具有延时精度高、时间可编程等优点，但是目前只能用专用芯片来实现，然而专用可编程延时芯片一般价格比较昂贵，且有较多的引脚，给电路设计带来极大的不便。
发明内容
本发明的目的在于提供一种数字延时电路，这种电路能够实现可编程纳秒级精确延时，适用于数字电路中的各种延时需求。
实现本发明目的的技术解决方案为：一种基于FPGA的纳秒级数字可编程延时电路，由可编程延时单元级联而成；可编程延时单元由二选一选择器和纵向延时单元构成；纵向延时单元由不同个数的基本延时单元级联构成；二选一选择器的一个选择输入端接纵向延时单元的输出端，另一个选择输入端与纵向延时单元的输入端相连，直接作为可编程延时单元的输入端；采用布局布线约束技术将二选一选择器固定在FPGA内部横向相邻的查找表单元中，将不同的基本延时单元分别固定在FPGA内部纵向相邻的查找表单元中，使延时精度可控。
二选一选择器由FPGA的查找表实现，从而实现系统延时时间最小。
基本延时单元由FPGA的查找表实现，可实现纳秒级精确延时。
将延时电路进行拓展，增加可编程延时单元的个数，即增加纵向延时单元的个数，并同比例增加二选一选择器，可实现任意时间延时电路。
本发明与现有技术相比，其显著优点：（1）本发明应用于数字电路中，可实现纳秒级的可编程延时，且延时时间可控，具有延时精度高、时间可编程等优点。（2）本发明可进行拓展，拓展后的延时电路可实现任意时间延时电路，能够满足各种延时需求，具有较高的适用性和通用性。
附图说明
图1是延时电路的总体结构。
图2是二选一选择器。
图3是基本延时单元。
图4是纵向延时单元。
图5是延时电路拓展结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明确，以下参照附图对本发明进一步详细说明。
本发明基于FPGA的纳秒级数字可编程延时电路，由可编程延时单元级联而成；可编程延时单元由二选一选择器和纵向延时单元组成，具体结构如图1所示。图1所示的延时电路能够实现0~99ns的任意延时；根据用户需求，将延时电路进行拓展，可实现任意时间延时电路，本发明以图1所示电路为例，说明发明的具体实施方式。其中信号通过可编程延时单元结构中二选一选择器所产生的延时为本发明电路的系统延时。下面对各部分结构进行详细介绍：
可编程延时单元，如图1所示，由8个二选一选择器级联而成。信号依次通过每个二选一选择器，并由二选一选择器决定是否延时。
二选一选择器，如图2所示，由FPGA内部的查找表实现，对其编程使A1、A2端为信号输入端，分别连接经过延时与未经过延时的信号，A3端为信号选择控制端，可选择从A1或A2输入的信号，信号经过查找表后从O端输出。
基本延时单元，如图3所示，由FPGA内部的查找表实现，对其编程使A0、A1、A2端输入为0，信号从A3端输入，经过查找表后延时，从O端输出。信号经过查找表后延时最小延时时间，不同型号的FPGA芯片，最小延时时间略有差异。
纵向延时单元，如图4所示，由n个基本延时单元级联构成。信号从input端输入可选择延时单元，从output端输出，每经过一个基本延时单元就会延时最小延时时间，连续通过n个基本延时单元就会延时n个最小延时时间。通过对n值的选择分别实现1ns、2ns、2ns、4ns、10ns、20ns、20ns、40ns的延时，信号通过1ns的延时单元后就会延时1ns；同理通过其他延时单元后，就会延时对应的时间。
通过布局布线技术，将二选一选择器固定在FPGA内部横向相邻的查找表单元中，将不同的延时单元分别固定在FPGA内部纵向相邻的查找表单元中，使延时精度可控。
将延时电路进行拓展，如图5所示，即将延时电路进行拓展，即增加纵向延时单元的个数，并同比例增加二选一选择器，可实现任意时间延时电路。
本发明能够实现可编程延时，其中可编程可编程延时单元实现延时时间可选择功能，可实现不同延时时间的纵向延时单元实现不同延时时间的组合，以此实现可编程延时功能。如需实现58ns的延时，则可通过编程使图1中可编程延时单元结构里的第8、5、4、3、2号二选一选择器选择纵向延时单元，而其他二选一选择器则选择信号直接通过，在这种情况下，信号从图1中input端输入，在第8、5、4、3、2号二选一选择器处通过对应的纵向延时单元，即分别通过40ns、20ns、4ns、2ns、2ns的延时后从output输出，即可实现58ns的延时；同时信号通过八个二选一选择器，系统延时约为1ns。
Claims (2)
1.一种基于FPGA的纳秒级数字可编程延时电路，其特征在于：由可编程延时单元级联而成；可编程延时单元由二选一选择器和纵向延时单元构成，二选一选择器由FPGA的查找表LUT实现；纵向延时单元由不同个数的基本延时单元级联构成，基本延时单元由FPGA的查找表实现，对查找表编程使A0、A1、A2端输入为0，信号从A3端输入，经过查找表后延时，从O端输出；二选一选择器的一个选择输入端接纵向延时单元的输出端，另一个选择输入端与纵向延时单元的输入端相连，直接作为可编程延时单元的输入端；采用布局布线约束技术将二选一选择器固定在FPGA内部横向相邻的查找表单元中，将不同的基本延时单元分别固定在FPGA内部纵向相邻的查找表单元中，使延时精度可控。
2.根据权利要求1所描述的基于FPGA的纳秒级数字可编程延时电路，其特征在于：将延时电路进行拓展，增加可编程延时单元的个数，即增加纵向延时单元的个数，并同比例增加二选一选择器，可实现任意时间延时电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210481603.9A CN103019134B (zh) | 2012-11-23 | 2012-11-23 | 一种基于fpga的纳秒级数字可编程延时电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210481603.9A CN103019134B (zh) | 2012-11-23 | 2012-11-23 | 一种基于fpga的纳秒级数字可编程延时电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103019134A CN103019134A (zh) | 2013-04-03 |
| CN103019134B true CN103019134B (zh) | 2015-07-01 |
Family
ID=47967850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210481603.9A Active CN103019134B (zh) | 2012-11-23 | 2012-11-23 | 一种基于fpga的纳秒级数字可编程延时电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103019134B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109062111B (zh) * | 2018-08-29 | 2021-06-29 | 郑州云海信息技术有限公司 | 一种电源ic及其延时控制器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866739A (zh) * | 2005-05-17 | 2006-11-22 | 三星电子株式会社 | 延迟电路和包含延迟电路的半导体器件 |
-
2012
- 2012-11-23 CN CN201210481603.9A patent/CN103019134B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866739A (zh) * | 2005-05-17 | 2006-11-22 | 三星电子株式会社 | 延迟电路和包含延迟电路的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103019134A (zh) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9465404B2 (en) | Timing synchronization circuit for wireless communication apparatus | |
| CN103809659A (zh) | 用于高速接口的时钟校准的设备和方法 | |
| CN109597350B (zh) | 一种基于fpga的微波开关脉冲调制控制装置 | |
| CN111399588A (zh) | 时钟信号产生电路、驱动方法及电子设备 | |
| CN104617926A (zh) | 一种吞脉冲式时钟同步电路 | |
| CN105306068A (zh) | 一种基于时钟调相的并串转换电路 | |
| CN104635576A (zh) | 发射脉冲上下沿控制系统 | |
| KR102654395B1 (ko) | 글리치-프리 클럭 스위칭 회로 | |
| CN103902482A (zh) | 2GHz带宽数字射频存储器及存储方法 | |
| JP2014176096A5 (zh) | ||
| CN103543440B (zh) | 基于fpga可编程延时电路的数字波束形成装置与方法 | |
| CN103675776A (zh) | 数字阵列模块发射通道脉内频谱参数测试装置及方法 | |
| CN103019134B (zh) | 一种基于fpga的纳秒级数字可编程延时电路 | |
| CN102843127B (zh) | 用于捷变信号控制的数字数据延迟方法 | |
| CN104237856B (zh) | 一种雷达探测信号高精度延时产生装置及控制方法 | |
| CN104753534A (zh) | 一种扩展adc采样带宽的装置和方法 | |
| CN106208675B (zh) | 基于数字延时电路的dc/dc控制器 | |
| CN103543441B (zh) | 基于fpga纳秒级可编程延时电路的数字相关器 | |
| CN110658884B (zh) | 一种基于fpga多通道信号发生器波形同步方法及系统 | |
| CN106357271A (zh) | 额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器 | |
| CN105245235A (zh) | 一种基于时钟调相的串并转换电路 | |
| WO2008095974A3 (en) | A clock circuit | |
| CN205176265U (zh) | 一种精密可编程延时电路 | |
| CN103338037A (zh) | 一种锁相环中时钟信号转数字信号的方法和装置 | |
| CN204101724U (zh) | 冲激信号仿真系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210923 Address after: Room 329, building A2, Nanjing Science and Technology Park, 129-3 Guanghua Road, Qinhuai District, Nanjing, Jiangsu 210008 Patentee after: TECHNOLOGY TRANSFER CENTER CO LTD NANJING University OF SCIENCE AND TECHNOLOGY Address before: 210094 No. 200, Xiaolingwei, Jiangsu, Nanjing Patentee before: NANJING University OF SCIENCE AND TECHNOLOGY |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211222 Address after: 214104 room 402, 4th floor, block a, Xidong chuangrong building, No. 78, Danshan Road, anzhen street, Xishan District, Wuxi City, Jiangsu Province Patentee after: WUXI NUST NEW ENERGY ELECTRIC VEHICLE TECHNOLOGY DEVELOPMENT CO.,LTD. Address before: Room 329, building A2, Nanjing Science and Technology Park, 129-3 Guanghua Road, Qinhuai District, Nanjing, Jiangsu 210008 Patentee before: TECHNOLOGY TRANSFER CENTER CO.,LTD NANJING University OF SCIENCE AND TECHNOLOGY |
|
| TR01 | Transfer of patent right |