CN103000651B - Cmos图像传感器的形成方法 - Google Patents

Abstract

本发明公开了一种CMOS图像传感器的形成方法，在本发明的一个技术方案中，利用第一次光刻工艺形成第一图形化光刻胶层，第一图形化光刻胶层用于定义第一浅沟槽的位置，去除第一图形化光刻胶层之后，利用第二次光刻工艺形成第二图形化光刻胶层，第二图形化光刻胶层用于定义第二浅沟槽的位置，继续以第二图形化光刻胶层为掩模进行离子注入以在第二浅沟槽的表面形成第一掺杂区，因而第二浅沟槽的底部不会残留光刻胶层，进而不会出现残留光刻胶会影响位于第二浅沟槽表面的第一掺杂区的形成问题。

Description

CMOS图像传感器的形成方法

技术领域

本发明属于CMOS图像传感器领域，特别是涉及一种CMOS图像传感器的形成方法。

背景技术

图像传感器的作用是将光学图像转化为相应的电信号。图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器。CCD图像传感器的优点是对图像敏感度较高，噪声小，但是CCD图像传感器与其它器件的集成比较困难，而且CCD图像传感器的功耗较高。相比之下，CMOS图像传感器具有工艺简单、易与其它器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。

CMOS图像传感器中将光学图像转化为相应的电信号的部件为像素(pixel)，像素包括光电转换元件及像素电路，像素电路包括晶体管。根据像素电路中晶体管的数量，CMOS图像传感器可分为3T式CMOS图像传感器、4T式CMOS图像传感器。图1是3T式CMOS图像传感器的像素的结构示意图，如图1所示，一个像素包括包括光电转换元件PD及像素电路，像素电路包括复位晶体管M2、源跟随晶体管M3及选择晶体管M4。图2是4T式CMOS图像传感器的像素的结构示意图，如图2所示，4T式CMOS图像传感器的一个像素包括光电转换元件PD及像素电路，像素电路包括传输晶体管M1、复位晶体管M2、源跟随晶体管M3及选择晶体管M4。

采用光电转换元件的一个缺点是在缺少入射光时容易产生暗电流(darkcurrent)，暗电流可能作为被处理图像中“白”像素出现，从而降低画面质量。因此，本领域技术人员一直致力于如何降低CMOS图像传感器中的暗电流。暗电流通常是由很多不同的因素导致，包括等离子体损坏、应力、注入损伤、晶片缺陷、电场等。但是，暗电流的一个尤为重要的来源是衬底的悬挂硅键。

下面结合图3至图8对现有一种CMOS图像传感器的形成方法作简单介绍：

如图3所示，提供P型半导体衬底1，半导体衬底1包括外围电路区域11及像素区域12。在半导体衬底1上形成氮化硅层2、位于氮化硅层2上方的第一图形化光刻胶层3，以第一图形化光刻胶层3为掩模对氮化硅层2及半导体衬底1进行刻蚀，以在半导体衬底外围电路区域11与半导体衬底像素区域12之间形成第一浅沟槽4、在半导体衬底像素区域12形成第二浅沟槽5，在此步骤中被刻蚀的氮化硅层2形成有开口。

结合图3及图7所示，向第一浅沟槽4及第二浅沟槽5内填充氧化硅层，以形成第一浅沟槽隔离结构6、第二浅沟槽隔离结构7。

如图8所示，去除图7所示的氮化硅层2，在半导体衬底像素区域11内形成N型感光区域8，感光区域8与半导体衬底1构成光电二极管。

但刻蚀形成第二浅沟槽5的步骤会导致半导体衬底1表面产生悬挂硅键，而悬挂硅键会导致第二浅沟槽隔离结构7与光电二极管之间产生暗电流。为了解决这个问题，继续参照图8所示，在第二浅沟槽隔离结构7的表面形成P型掺杂区9。

具体地，掺杂区9的形成方法包括：如图4所示，去除残余的图3所示的第一图形化光刻胶层3，在氮化硅层2、第一浅沟槽4及第二浅沟槽5上形成第二光刻胶层10；结合图4及图5所示，对第二光刻胶10进行曝光、显影，曝光、显影之后第二光刻胶层10成为第二图形化光刻胶层10a，第二图形化光刻胶层10a将位于半导体衬底外围电路区域11与像素区域12之间的第一浅沟槽4覆盖住，接着以具有开口的氮化硅层2为掩模进行离子注入，以在第二浅沟槽5的表面形成掺杂区9。

形成掺杂区9之后，如图6所示，去除残余的图5所示的第二图形化光刻胶层10a。

但是，随着半导体集成电路集成度的不断提高，器件的尺寸变得越来越小，因而第二浅沟槽5的尺寸也变得越来越小。结合图4及图5所示，在对第二光刻胶层10进行曝光、显影的步骤中，由于第二浅沟槽5的尺寸很小，很难将第二浅沟槽5底部的第二光刻胶层10完全去除干净，而第二浅沟槽5底部残留的第二光刻胶层10会影响掺杂区9的形成。

另外，继续参照图8所示，当第二浅沟槽隔离结构7的尺寸较小时，为了更有效的防止相邻两个像素中光电转换元件之间的串扰，在第二浅沟槽隔离结构7下方形成P型掺杂区13，具体地，掺杂区13的形成方法包括：在半导体衬底1、第一浅沟槽隔离结构6及第二浅沟槽隔离结构7上形成第三图形化光刻胶层(未图示)，所述第三图形化光刻胶层具有开口；以所述第三图形化光刻胶层为掩模进行离子注入，以在第二浅沟槽隔离结构7下方形成掺杂区13。

由于形成掺杂区13时离子注入能量很大，为了防止注入离子会将半导体衬底1打穿，需使所述第三图形化光刻胶层的厚度尽可能大一些，但考虑到所述第三图形化光刻胶层中开口的尺寸较小，在曝光时需采用深紫外(DUV)光源，而深紫外光源要求待曝光光刻胶层厚度不能太厚，因而所述第三图形化光刻胶层的厚度不可能同时满足上述两个要求。

发明内容

本发明要解决的技术问题是现有CMOS图像传感器形成方法中在图形化用于形成设置在浅沟槽表面的掺杂区的光刻胶层时，浅沟槽底部的光刻胶层会有残留，该浅沟槽位于半导体衬底像素区域。

为了解决上述问题，本发明提供了一种CMOS图像传感器的形成方法，其包括：

提供半导体衬底，所述半导体衬底包括外围电路区域及像素区域；

在所述半导体衬底上形成第一图形化光刻胶层，以所述第一图形化光刻胶层为掩模对半导体衬底进行刻蚀，以形成第一浅沟槽，所述第一浅沟槽设置在所述半导体衬底外围电路区域与像素区域之间；

去除残余的第一图形化光刻胶层之后，在所述半导体衬底上形成第二图形化光刻胶层，所述第一浅沟槽被所述第二图形化光刻胶层覆盖住，以所述第二图形化光刻胶层为掩模对半导体衬底进行刻蚀，以形成设置在半导体衬底像素区域的第二浅沟槽；

以所述第二图形化光刻胶层为掩模，在所述第二浅沟槽的表面形成第一掺杂区；

去除残余的第二图形化光刻胶层之后，向所述第一浅沟槽及第二浅沟槽内填充绝缘层，以形成第一浅沟槽隔离结构及第二浅沟槽隔离结构；

在所述半导体衬底像素区域形成光电转换元件。

可选地，在所述半导体衬底上形成第一图形化光刻胶层之前，在半导体衬底上形成氮化硅层。

可选地，形成第一浅沟槽隔离结构及第二浅沟槽隔离结构的步骤与在所述半导体衬底像素区域形成光电转换元件的步骤之间还包括步骤：

在所述半导体衬底、第一浅沟槽隔离结构及第二浅沟槽隔离结构上形成第三图形化光刻胶层；

以所述第三图形化光刻胶层为掩模进行离子注入，以在所述第二浅沟槽隔离结构下方形成用以隔离相邻两个像素中光电转换元件的第二掺杂区。

可选地，在所述第二浅沟槽的表面形成第一掺杂区的步骤与去除残余的第二图形化光刻胶层的步骤之间还包括步骤：

以所述第二图形化光刻胶层为掩模进行离子注入，以在所述第二浅沟槽下方形成用以隔离相邻两个像素中光电转换元件的第二掺杂区。

可选地，所述第二图形化光刻胶层的厚度为

可选地，在所述第二浅沟槽下方形成所述第二掺杂区的工艺参数包括：离子注入能量为200Kev-300Kev，离子注入剂量为1.0*10¹²/cm²-2.0*10¹²/cm²，注入离子为B。

可选地，所述第一掺杂区、第二掺杂区及所述半导体衬底的掺杂类型相同。

可选地，在所述第二浅沟槽的表面形成第一掺杂区的工艺参数包括：离子注入能量为20Kev-30Kev，离子注入剂量为3.5*10¹³/cm²-5*10¹³/cm²，注入离子为B。

可选地，所述半导体衬底上形成有外延层。

与现有技术相比，本发明的技术方案具有以下优点：

在本发明的一个技术方案中，利用第一次光刻工艺形成第一图形化光刻胶层，第一图形化光刻胶层用于定义第一浅沟槽的位置，去除第一图形化光刻胶层之后，利用第二次光刻工艺形成第二图形化光刻胶层，第二图形化光刻胶层用于定义第二浅沟槽的位置，继续以第二图形化光刻胶层为掩模进行离子注入以在第二浅沟槽的表面形成第一掺杂区，因而第二浅沟槽的底部不会残留光刻胶层，进而不会出现残留光刻胶会影响位于第二浅沟槽表面的第一掺杂区的形成问题。

进一步地，现有方法中第一浅沟槽的位置、第二浅沟槽的位置是利用同一次光刻工艺来定义，而在上述技术方案中第一浅沟槽的位置、第二浅沟槽的位置分别利用一次光刻工艺来定义，因而上述技术方案中第一浅沟槽及第二浅沟槽与半导体衬底上已形成结构的位置对准精度更高。

在本发明的另一个技术方案中，当第二浅沟槽隔离结构的尺寸较小时，为了能更有效的防止相邻两个像素中光电转换元件之间的串扰，在第二浅沟槽隔离结构下方形成第二掺杂区，且第二掺杂区的形成步骤设置在第一掺杂区的形成步骤之后，并在第一浅沟槽隔离结构、第二浅沟槽隔离结构的形成步骤之前，其形成方法包括继续以第二图形化光刻胶层为掩模进行离子注入，以在第二浅沟槽下方形成第二掺杂区。在这个技术方案中能带来以下进一步的有益效果：1.节省了形成用于定义第二掺杂区位置的图形化光刻胶层的工艺步骤；2.在离子注入形成第二掺杂区时，第二浅沟槽内还未填充绝缘层，因而离子注入所需的注入能量更小；3.由于在离子注入形成第二掺杂区时离子注入所需注入能量减小了，另外，在离子注入形成第二掺杂区时半导体衬底上形成有氮化硅层，氮化硅层能起到一定的阻挡作用，不会要求图形化光刻胶层的厚度很厚，符合深紫外光源对待曝光光刻胶层厚度的要求，因而不会存在离子注入要求很厚的光刻胶层而深紫外光源要求待曝光光刻胶层厚度不能太厚的问题。

附图说明

图1是3T式CMOS图像传感器的像素的结构示意图；

图2是4T式CMOS图像传感器的像素的结构示意图；

图3至图8是现有一种CMOS图像传感器在各个制作阶段的剖视图；

图9至图15是本发明的实施方式一中CMOS图像传感器在各个制作阶段的剖视图；

图16是本发明的实施方式二中CMOS图像传感器在其中一个制作阶段的剖视图；

图17是本发明的实施方式三中CMOS图像传感器在其中一个制作阶段的剖视图。

具体实施方式

如前所述，现有CMOS图像传感器形成方法中在图形化用于形成设置在浅沟槽表面的掺杂区的光刻胶层时，浅沟槽底部的光刻胶层会有残留，该浅沟槽位于半导体衬底像素区域。

为了解决该问题，本发明提供了以下技术方案：利用第一次光刻工艺形成第一图形化光刻胶层，第一图形化光刻胶层用于定义第一浅沟槽的位置，去除第一图形化光刻胶层之后，利用第二次光刻工艺形成第二图形化光刻胶层，第二图形化光刻胶层用于定义第二浅沟槽的位置，继续以第二图形化光刻胶层为掩模进行离子注入以在第二浅沟槽的表面形成掺杂区，因而第二浅沟槽的底部不会残留光刻胶层，进而不会出现残留光刻胶会影响位于第二浅沟槽表面的掺杂区的形成问题。

下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。

实施方式一

如图9所示，提供半导体衬底100，半导体衬底100包括外围电路区域101及像素区域102。其中，外围电路区域101用于形成外围电路，该外围电路包括控制电路、传输电路及转换电路等，像素区域102用于形成像素，像素包括光电转换元件及像素电路。半导体衬底100的掺杂类型为P型或N型，在本实施例中，半导体衬底100的掺杂类型为P型。

继续参照图9所示，在半导体衬底100上形成第一图形化光刻胶层120，以第一图形化光刻胶层120为掩模对半导体衬底100进行刻蚀，以形成第一浅沟槽121，第一浅沟槽121设置在半导体衬底外围电路区域101与半导体衬底像素区域102之间。在一个实施例中，在形成第一图形化光刻胶层120之前，在半导体衬底100上形成氮化硅层110，在这种情况下，在刻蚀形成第一浅沟槽121时也会对氮化硅层110进行刻蚀，使得氮化硅层110被图形化。

结合图9及图10所示，去除残余的第一图形化光刻胶层120。然后，在半导体衬底100上形成第二图形化光刻胶层130，第一浅沟槽121被第二图形化光刻胶层130覆盖住。以第二图形化光刻胶层130为掩模对半导体衬底100进行刻蚀，以形成第二浅沟槽131，第二浅沟槽131设置在半导体衬底像素区域102。一般而言，第二浅沟槽131的宽度小于第一浅沟槽121的宽度。当半导体衬底100上形成有氮化硅层110时，在刻蚀形成第二浅沟槽131时也会对氮化硅层110进行刻蚀，使得氮化硅层110再次被图形化。需说明的是，该步骤中可在半导体衬底像素区域102至少形成一个第二浅沟槽131，图中仅以一个第二浅沟槽131为例。

如图11所示，继续以第二图形化光刻胶层130为掩模进行离子注入，以在第二浅沟槽131的表面形成第一掺杂区132，第一掺杂区132环绕在第二浅沟槽131的外侧。由于第二图形化光刻胶层130将其它区域覆盖住，仅暴露出第二浅沟槽131，因此仅会在第二浅沟槽131的表面形成第一掺杂区132。第一掺杂区132的掺杂类型与半导体衬底100的掺杂类型相同，在本实施例中，第一掺杂区132的掺杂类型为P型。在一个具体的实施例中，第二图形化光刻胶层130的厚度为在一个具体的实施例中，形成第一掺杂区132的工艺参数包括：离子注入能量为20Kev-30Kev，离子注入剂量为3.5*10¹³/cm²-5*10¹³/cm²，注入离子为B。在形成第一掺杂区132的步骤中，需合理控制离子注入能量，以避免第一掺杂区132不会形成在第二浅沟槽131表面；另外还需合理控制离子注入剂量，以避免第一掺杂区132不能起到防止暗电流的作用。

进行离子注入的步骤中会对半导体衬底100的晶格结构造成损伤，这种损伤会在以后的扩散及退火工艺中得到修复。

如前所述，图3至图8示意出了现有CMOS图像传感器的形成方法，比较可知，现有CMOS图像传感器形成方法与本发明实施方式一的技术方案存在以下区别：如图3至图5所示，现有方法利用第一次光刻工艺(包括旋涂、曝光、显影等步骤)形成第一图形化光刻胶层3，第一图形化光刻胶层3用于定义第一浅沟槽4及第二浅沟槽5的位置，去除第一图形化光刻胶层3之后，利用第二次光刻工艺形成第二图形化光刻胶层10a，第二图形化光刻胶层10a用于将第一浅沟槽4覆盖住并暴露出第二浅沟槽5，从而能够以具有开口的氮化硅层2为掩模进行离子注入以在第二浅沟槽5的表面形成掺杂区9；如图9至图11所示，而本发明实施方式一利用第一次光刻工艺形成第一图形化光刻胶层120，第一图形化光刻胶层120用于定义第一浅沟槽121(与现有第一浅沟槽4相对应)的位置，去除第一图形化光刻胶层120之后，利用第二次光刻工艺形成第二图形化光刻胶层130，第二图形化光刻胶层130用于定义第二浅沟槽131(与现有第二浅沟槽5相对应)的位置，继续以第二图形化光刻胶层130为掩模进行离子注入以在第二浅沟槽131的表面形成掺杂区132。

换言之，现有方法利用一次光刻工艺及刻蚀工艺同步形成第一浅沟槽及第二浅沟槽，然后再利用一次光刻工艺形成图形化光刻胶层，将其作为掩模以形成位于第二浅沟槽表面的掺杂区；而实施方式一的技术方案利用两次光刻工艺及刻蚀工艺先后形成第一浅沟槽、第二浅沟槽，然后继续以第二次光刻工艺形成的图形化光刻胶层为掩模以形成位于第二浅沟槽表面的掺杂区。

现有方法中，如图5所示，当第二浅沟槽的尺寸较小时，在第二次光刻工艺的显影步骤中很难将第二浅沟槽底部的光刻胶层完全去除干净，以致残留在第二浅沟槽底部的光刻胶会影响位于第二浅沟槽表面的掺杂区的形成。而本发明实施方式一的技术方案中先利用第一次光刻工艺及刻蚀工艺形成第一浅沟槽，接着利用第二次光刻工艺及刻蚀工艺形成第二浅沟槽，并且以第二次光刻工艺形成的图形化光刻胶层为掩模进行离子注入以形成位于第二浅沟槽表面的掺杂区，因而第二浅沟槽的底部不会残留光刻胶层，进而不会出现残留光刻胶会影响位于第二浅沟槽表面的掺杂区的形成问题。

进一步地，现有方法中第一浅沟槽的位置、第二浅沟槽的位置是利用同一次光刻工艺来定义，而本发明实施方式一的技术方案中第一浅沟槽的位置、第二浅沟槽的位置分别利用一次光刻工艺来定义，因而本发明实施方式一的技术方案中第一浅沟槽及第二浅沟槽与半导体衬底上已形成结构的位置对准精度更高。

如图12所示，去除残余的图11所示的第二图形化光刻胶层130。向第一浅沟槽121及第二浅沟槽131填充绝缘层，以形成第一浅沟槽隔离结构141、第二浅沟槽隔离结构142。具体地，形成第一浅沟槽隔离结构141、第二浅沟槽隔离结构142的步骤包括：在氮化硅层110、第一浅沟槽121及第二浅沟槽131上形成绝缘层，绝缘层将第一浅沟槽121及第二浅沟槽131填满；利用化学机械研磨(CMP)工艺去除多余的绝缘层，填充有剩余绝缘层的第一浅沟槽121构成第一浅沟槽隔离结构141，填充有剩余绝缘层的第二浅沟槽131构成第二浅沟槽隔离结构142。第一浅沟槽隔离结构141用于将形成在半导体衬底外围电路区域101的外围电路(未图示)与形成在半导体衬底像素区域102的像素隔离，以防止两者之间会产生信号串扰，第二浅沟槽隔离结构142用于将形成在半导体衬底像素区域102的相邻两个像素隔离，以防止两者之间会产生信号串扰。

如图13所示，形成第一浅沟槽隔离结构141、第二浅沟槽隔离结构142之后，去除剩余的图12所示的氮化硅层110。当第二浅沟槽隔离结构142的尺寸较小时，为了能更有效的防止相邻两个像素中光电转换元件之间的串扰，在第二浅沟槽隔离结构142下方形成第二掺杂区133，第二掺杂区133的掺杂类型与半导体衬底100的掺杂类型相同，但第二掺杂区133的掺杂浓度大于半导体衬底100的掺杂浓度。在本实施例中，半导体衬底100的掺杂类型为P型，第二掺杂区133的掺杂类型也为P型。

在本实施例中，形成第二掺杂区133的步骤包括：在半导体衬底100、第一浅沟槽隔离结构141及第二浅沟槽隔离结构142上形成第三图形化光刻胶层150；以第三图形化光刻胶层150为掩模进行离子注入，以在第二浅沟槽隔离结构142下方形成第二掺杂区133。在一个具体的实施例中，第三图形化光刻胶层150的厚度为以避免注入离子会将半导体衬底100其它区域打穿。

如图14所示，去除残余的图13所示的第三图形化光刻胶层150之后，在半导体衬底像素区域102形成光电转换元件及像素电路。本发明实施方式一中光电转换元件及像素电路的形成方法与现有CMOS图像传感器形成方法中光电转换元件及像素电路的形成方法相同，故在此仅作简单介绍。在一个实施例中，在半导体衬底100、第一浅沟槽隔离结构141及第二浅沟槽隔离结构142上形成图形化光刻胶层(未图示)，以该图形化光刻胶层为掩模进行离子注入，以在半导体衬底像素区域102形成掺杂区161，掺杂区161设置在半导体衬底像素区域102的表面，掺杂区161的掺杂类型与半导体衬底100的掺杂类型相反，掺杂类型相反的掺杂区161与半导体衬底100构成光电转换元件。在本实施例中，半导体衬底100的掺杂类型为P型，掺杂区161的掺杂类型为N型。

继续参照图14所示，在半导体衬底像素区域102上形成有栅极结构170，栅极结构170是构成像素电路的晶体管的一部分。需说明的是，该图并不表示像素电路是在光电转换元件之后形成。

在另一个实施例中，如图15所示，掺杂区161上方设置设置有掺杂区162，其中，掺杂区162设置在半导体衬底像素区域102表面，掺杂区162的掺杂类型与掺杂区161的掺杂类型相反，与半导体衬底100的掺杂类型相同。掺杂区161与掺杂区162构成光电转换元件。

实施方式二

如图13所示，实施方式一中在形成第一浅沟槽隔离结构141及第二浅沟槽隔离结构142之后再形成第三图形化光刻胶层150，并以第三图形化光刻胶层150为掩模进行离子注入以形成第二掺杂区133。

实施方式一中，由于形成第二掺杂区时离子注入能量很大，为了防止注入离子会将半导体衬底打穿，需使所述第三图形化光刻胶层的厚度尽可能大一些，但考虑到所述第三图形化光刻胶层中开口的尺寸较小，在曝光时需采用深紫外(DUV)光源，而深紫外光源要求待曝光光刻胶层厚度不能太厚，因而所述第三图形化光刻胶层的厚度不可能同时满足上述两个要求。

为了解决这个问题，本发明提供了实施方式二，实施方式二与实施方式一的区别在于：实施方式二中第二掺杂区133的形成步骤设置在以第二光刻胶层130为掩模进行离子注入以形成位于第二浅沟槽131表面的第一掺杂区132的步骤(参照图11所示)之后，并在向第一浅沟槽121、第二浅沟槽131内填充绝缘层以形成第一浅沟槽隔离结构141、第二浅沟槽隔离结构142的步骤(参照图12所示)之前，在一个实施例中，第二掺杂区133的形成方法包括：结合图11及图16所示，继续以第二图形化光刻胶层130为掩模进行离子注入，以在第二浅沟槽131下方形成第二掺杂区133。在本实施方式的一个实施例中，第二图形化光刻胶层130的厚度为比较可知，实施方式二中第二图形化光刻胶层130的厚度与实施方式一中第二图形化光刻胶层130的厚度相同，该厚度小于实施方式一中用于形成第二掺杂区133的第三图形化光刻胶层厚度在本实施方式的一个实施例中，形成第二掺杂区133的工艺参数包括：离子注入能量为200Kev-300Kev，离子注入剂量为1.0*10¹²/cm²-2.0*10¹²/cm²，注入离子为B。

与实施方式一的技术方案相比，实施方式二的技术方案能带来进一步的有益效果：1.节省了形成用于定义第二掺杂区位置的第三图形化光刻胶层的工艺步骤；2.在离子注入形成第二掺杂区时，第二浅沟槽内还未填充绝缘层，因而离子注入所需的注入能量更小；3.由于在离子注入形成第二掺杂区时离子注入所需注入能量减小了，另外，在离子注入形成第二掺杂区时半导体衬底上形成有氮化硅层，氮化硅层能起到一定的阻挡作用，不会要求图形化光刻胶层的厚度很厚，符合深紫外光源对待曝光光刻胶层厚度的要求，因而不会存在离子注入要求很厚的光刻胶层而深紫外光源要求待曝光光刻胶层厚度不能太厚的问题。

实施方式三

实施方式三与实施方式一的区别在于：如图17所示，半导体衬底100ˊ上形成有外延层180，在这种情况下，外延层180相当于实施方式一中的半导体衬底100，这样CMOS图像传感器形成在外延层180上，即CMOS图像传感器的像素、第一浅沟槽隔离结构141及第二浅沟槽隔离结构142均形成在外延层180内部或上方。外延层180的掺杂类型与实施方式一中半导体衬底100的掺杂类型相同，在一个实施例中，外延层180的掺杂类型为P型，第一掺杂区132的掺杂类型为P型，第二掺杂区133的掺杂类型为P型，掺杂区161的掺杂类型为N型。

外延层180具有很多优点，如纯度高、晶格缺陷少等。

在上述三个实施方式中，根据CMOS图像传感器要求的不同可将第一掺杂区、第二掺杂区、半导体衬底或外延层的掺杂类型相对应的调整为相反的掺杂类型。

上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (9)

1.一种CMOS图像传感器的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括外围电路区域及像素区域；

在所述半导体衬底上形成第一图形化光刻胶层，以所述第一图形化光刻胶层为掩模对半导体衬底进行刻蚀，以形成第一浅沟槽，所述第一浅沟槽设置在所述半导体衬底外围电路区域与像素区域之间；

去除残余的第一图形化光刻胶层之后，在所述半导体衬底上形成第二图形化光刻胶层，所述第一浅沟槽被所述第二图形化光刻胶层覆盖住，以所述第二图形化光刻胶层为掩模对半导体衬底进行刻蚀，以形成设置在半导体衬底像素区域的第二浅沟槽；

以所述第二图形化光刻胶层为掩模，在所述第二浅沟槽的表面形成第一掺杂区；

去除残余的第二图形化光刻胶层之后，向所述第一浅沟槽及第二浅沟槽内填充绝缘层，以形成第一浅沟槽隔离结构及第二浅沟槽隔离结构；

在所述半导体衬底像素区域形成光电转换元件；

在所述第二浅沟槽下方形成用以隔离相邻两个像素中光电转换元件的第二掺杂区。

2.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于，在所述半导体衬底上形成第一图形化光刻胶层之前，在半导体衬底上形成氮化硅层。

3.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于，形成所述第二掺杂区的步骤在形成第一浅沟槽隔离结构及第二浅沟槽隔离结构的步骤与在所述半导体衬底像素区域形成光电转换元件的步骤之间，并包括：

在所述半导体衬底、第一浅沟槽隔离结构及第二浅沟槽隔离结构上形成第三图形化光刻胶层；

以所述第三图形化光刻胶层为掩模进行离子注入，以在所述第二浅沟槽隔离结构下方形成用以隔离相邻两个像素中光电转换元件的第二掺杂区。

4.根据权利要求1或2所述的CMOS图像传感器的形成方法，其特征在于，形成所述第二掺杂区的步骤在所述第二浅沟槽的表面形成第一掺杂区的步骤与去除残余的第二图形化光刻胶层的步骤之间，并包括：

以所述第二图形化光刻胶层为掩模进行离子注入，以在所述第二浅沟槽下方形成用以隔离相邻两个像素中光电转换元件的第二掺杂区。

5.根据权利要求4所述的CMOS图像传感器的形成方法，其特征在于，所述第二图形化光刻胶层的厚度为

6.根据权利要求4所述的CMOS图像传感器的形成方法，其特征在于，在所述第二浅沟槽下方形成所述第二掺杂区的工艺参数包括：离子注入能量为200Kev-300Kev，离子注入剂量为1.0*10¹²/cm²-2.0*10¹²/cm²，注入离子为B。

7.根据权利要求4所述的CMOS图像传感器的形成方法，其特征在于，所述第一掺杂区、第二掺杂区及所述半导体衬底的掺杂类型相同。

8.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于，在所述第二浅沟槽的表面形成第一掺杂区的工艺参数包括：离子注入能量为20Kev-30Kev，离子注入剂量为3.5*10¹³/cm²-5*10¹³/cm²，注入离子为B。

9.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于，所述半导体衬底上形成有外延层。