CN103000539A - 半导体封装构造及其制造方法 - Google Patents

半导体封装构造及其制造方法 Download PDF

Info

Publication number
CN103000539A
CN103000539A CN2012104639373A CN201210463937A CN103000539A CN 103000539 A CN103000539 A CN 103000539A CN 2012104639373 A CN2012104639373 A CN 2012104639373A CN 201210463937 A CN201210463937 A CN 201210463937A CN 103000539 A CN103000539 A CN 103000539A
Authority
CN
China
Prior art keywords
mask layer
chip unit
wafer
semiconductor packaging
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104639373A
Other languages
English (en)
Other versions
CN103000539B (zh
Inventor
洪嘉临
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210463937.3A priority Critical patent/CN103000539B/zh
Publication of CN103000539A publication Critical patent/CN103000539A/zh
Application granted granted Critical
Publication of CN103000539B publication Critical patent/CN103000539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体封装构造及其制造方法，所述方法包含：提供一晶圆；于所述晶圆的一第一表面进行第一次切割，以形成数个切槽，所述切槽将所述晶圆分成数个芯片单元，所述芯片单元包含第一表面，背对第一表面的第二表面及位于切槽内的侧面；形成一导电遮罩层于所述晶圆上，使所述导电遮罩层覆盖所述芯片单元的第一表面及侧面并填满所述切槽；对应所述切槽的位置对所述遮罩层进行第二次切割；以及于每一芯片单元未覆盖遮罩层的第二表面设置一接地导线连接所述遮罩层。所述制造方法可避免遮罩层附着于底胶，提供良好的抗翘曲能力与散热效果。

Description

半导体封装构造及其制造方法
技术领域
本发明涉及一种封装构造，特别是有关于一种可避免电磁干扰的半导体封装构造及其制造方法。
背景技术
现今，半导体封装产业发展出各种不同型式的封装构造，以满足各种需求。一般的半导体封装构造是在一芯片的有源表面设置多个导电凸块，使有源表面通过导电凸块设置于一基板上，接着再从所述芯片侧边将底胶(under fill)填充于所述芯片与所述基板之间，以增强整体连接结构。
由于静电或是外部电磁波的影响会干扰半导体封装构造内部芯片的电子讯号，因此，半导体封装构造的外部通常会再设置一接地的金属盖(metal cap)以包围芯片的外侧及上侧，或是通过溅镀或电镀等的方式形成一金属镀膜来覆盖芯片的背面，以通过上述方式达到金属遮罩的效果，也称作电磁波遮蔽效应，可降低外界电荷、电磁波的影响。
然而，前述金属盖的材料成本高，且占据空间。若使用目前金属镀膜，由于金属镀膜是形成在底胶填入芯片与基板之间以后，为了接地，金属镀膜将不可避免的延伸覆盖于底胶上以便电性连接到基板上的接地电路。由于金属镀膜与底胶的材质迥异，热膨胀系数(CTE)不同，使得金属镀膜在底胶表面的附着力不佳，导致金属镀膜在冷热交替下容易出现裂痕甚至与底胶分离的情况，造成接地线路产生断路，因此电磁波遮蔽效果的可靠度不佳。
故，有必要提供一种半导体封装构造及其制造方法，以解决现有技术所存在的问题。
发明内容
本发明的主要目的在于提供一种半导体封装构造的制造方法，其在芯片单元设置于基板前先设置导电遮罩层，可解决现有技术因为导电遮罩层与底胶之间的附着力不佳导致导电遮罩层与底胶分离的技术问题。
为达成前述目的，本发明一实施例提供一种半导体封装构造的制造方法，所述半导体封装构造的制造方法包含下列步骤：S1：提供一晶圆；S2：于所述晶圆的一第一表面进行第一次切割，以形成数个切槽，所述切槽将所述晶圆分成数个芯片单元，所述芯片单元包含第一表面，背对第一表面的第二表面及位于切槽内的侧面；S3：形成一导电遮罩层于所述数个芯片单元上，以使所述导电遮罩层覆盖所述芯片单元的第一表面及侧面并填满所述切槽；S4：对应所述切槽的位置对所述导电遮罩层进行第二次切割；以及S5：于每一芯片单元未覆盖导电遮罩层的一第二表面形成一接地导线连接所述导电遮罩层。
本发明另一实施例提供一种半导体封装构造，其包含：一基板、一芯片单元、一底胶、一导电遮罩层及一接地导线。所述芯片单元包含第一表面，背对第一表面的第二表面及位于第一表面及第二表面之间的侧面，通过多个导电凸块设于所述基板的第二表面上，所述导电凸块连接所述芯片单元第二表面的一有源表面；所述底胶涂布于所述芯片单元与所述基板之间；所述导电遮罩层设置于所述芯片单元的第一表面及侧面，所述遮罩层用于覆盖所述芯片单元的一侧面的侧部具有一切割表面，所述切割表面比所述导电遮罩层的顶部的表面粗糙；以及所述接地导线连接于所述遮罩层的侧部与其中一所述导电凸块之间。
由于在底胶尚未设置的时候即完成遮罩层的设置，不需要附着于底胶上而通过导电凸块达到接地的目的，因此，本发明可解决现有技术因为导电遮罩层与底胶之间的附着力不佳导致导电遮罩层与底胶分离的技术问题。
附图说明
图1是本发明一实施例的半导体封装构造的结构示意图。
图2是图1的芯片单元的设有导电凸块的有源表面的正面示意图。
图3是本发明另一实施例的半导体封装构造的结构示意图。
图4是本发明又一实施例的半导体封装构造的结构示意图。
图5A～5H是本发明一实施例的半导体封装构造的制造流程示意图。
图6A～6F是本发明另一实施例的半导体封装构造的制造流程示意图。
具体实施方式
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，图1是本发明一实施例的半导体封装构造的结构示意图。本发明所揭示的半导体封装构造包含一基板10、一芯片单元11、底胶12、一导电遮罩层13及一接地导线14。
所述基板10包括至少一线路层10a。当基板10包括多层线路层，此些线路层10a可以导电孔电性连接。基板10更包括至少一接地部10b，其电性连接于基板10的线路层10a。基板可为陶瓷、硅晶、高分子树脂或复合材料为主体，本发明一实施例为一封装等级的小型多层印刷电路板，且可由玻璃纤维及环氧树脂先构成其绝缘层，再由绝缘层与电路层交替堆叠而成。
所述芯片单元11包含第一表面，背对第一表面且面向基板10的第二表面及位于第一表面及第二表面之间的侧面，并具有一位于第二表面的有源表面，所述有源表面包含至少一电路层，电路层上具有数个焊垫103，焊垫103上有导电凸块100，所述导电凸块100可以是选自铜、金、锡或镍的金属球状或柱状凸块结构，或者是选自铜、金、锡及镍的任一组合的金属复合凸块结构，芯片单元11可透过导电凸块或是于导电凸块上再上焊球的复合凸块结构与基板10形成机械以及电性连结。再者，所述电路层还包含所述接地导线14，所述接地导线14与导电凸块100彼此电性连结。
所述底胶12是涂布于所述芯片单元11与所述基板10之间。所述底胶12可以是热固性材料，例如环氧树脂(Epoxy)。
所述导电遮罩层13是金属材质，设置于所述芯片单元11的第一表面及侧面，所述导电遮罩层13用于覆盖所述芯片单元11侧面的侧部具有一切割表面。值得注意的是，所述导电遮罩层13的侧部厚度是相对薄于所述导电遮罩层13的顶部厚度；且所述切割表面比所述导电遮罩层13的顶部表面具有更高的表面粗糙度。
进一步参考图2所示，图2是图1的芯片单元的设有导电凸块的有源表面的正面示意图，所述接地导线14是连接于所述导电遮罩层13的侧部底缘与其中一所述导电凸块100之间。再者，所述导电凸块100的周边还设有一密封圈101(seal ring)，所述密封圈101为点胶至所述芯片单元11的有源表面上并加以固化处理的绝缘胶体，以防止所述导电遮罩层13与有源表面的电路意外导通。
请参照图3所示，所述半导体封装构造可进一步包含一封装胶体15，所述封装胶体15包覆所述导电遮罩层13与所述芯片单元11。或者，如图4所示，所述封装胶体15a可包覆所述导电遮罩层13的侧部，并使所述导电遮罩层13的顶面裸露出，以对所述芯片单元11提供散热作用。
有关上述本发明的半导体封装构造的制造方法，请参考图5A～5H所示，其概要揭示本发明一实施例的半导体封装构造的制造流程示意图。本发明的半导体封装构造的制造方法主要包含下列步骤：
S1：提供一晶圆1；
S2：于所述晶圆1的一第一表面(即相对有源表面的背面)进行第一次切割，以形成数个切槽102，所述切槽102将所述晶圆1分成数个芯片单元11，其中如图5A所示，所述切槽102并不贯穿晶圆，所述切槽的深度是小于所述晶圆1的厚度；
S3：形成一导电遮罩层13于所述晶圆1上，使所述导电遮罩层13覆盖所述芯片单元11并填满所述切槽102，如图5B所示，本发明的一实施方式是通过金属镀膜形成导电遮罩层13，例如电镀方法；
S4：对应所述切槽102的位置对所述导电遮罩层13进行第二次切割，如图5C所示，其中，所述导电遮罩层13在所述切槽102的切割处的剩余部分会成为所述导电遮罩层13的侧部，并具有一切割表面，由于所述导电遮罩层的侧部(切割表面)相较于顶部多了一个切割的步骤，因而此导电遮罩层的侧部比所述导电遮罩层13的顶部表面更为粗糙，在一实施例中，此切割表面的粗糙度是所述导电遮罩层13的顶部表面的粗糙度的10～100倍；再者，所述导电遮罩层13的侧部厚度可以是相对薄于所述导电遮罩层13的顶部厚度，在一实施例中，所述导电遮罩层13的顶部厚度是所述导电遮罩层13的侧部厚度的1.1～4倍；
在本实施例中，所述步骤S4之后还进一步包含步骤：
S4A：将所述晶圆1倒置，如图5D所示，所述晶圆1倒置后设于一载板2上，接着，从所述晶圆1未受导电遮罩层13覆盖的第二表面对所述晶圆1进行薄化处理，使所述芯片单元11彼此分离，如图5E所示，在本实施例中，所述薄化处理是对晶圆1第二表面进行研磨处理；以及
S4B：如图5F所示，于每一芯片单元11的薄化处理后的第二表面上经由多道金属线路层、氧化层及钝化层的半导体制程，设置数个电路层(图中未示)及焊垫103，以成为一有源表面(图中未示)。
S5：于每一芯片单元11未覆盖导电遮罩层13的一第二表面设置一接地导线14连接所述导电遮罩层13，如图5G所示，本发明的一实施方式是形成一重布线路层(RDL)的方法形成所述接地导线；
S6：在每一所述芯片单元11的第二表面的电路层的焊垫103上设置数个导电凸块100，至少一个所述导电凸块100电性连接所述接地导线14，如图5H所示；以及
S7：设置所述芯片单元11于一基板10上，并将底胶12填充于所述基板10与所述芯片单元11之间，如图1所示。
如此实施步骤S1～S7，便能制成如图1所示的具有金属遮罩功能的半导体封装构造。
如图5A～5H所示，本发明一实施例的半导体封装构造的制造流程是先对晶圆1进行部分切割，再设置导电遮罩层13于被切割的晶圆1上，接着再进行二次切割与薄化处理，以分离所述芯片单元11，最后才于所述芯片单元11上形成有源表面，以进行接地导线14与导电凸块100的设置。在接地导线14与导电凸块100设置之后，才进行如图1所示的基板10与底胶12的设置步骤。
由于在底胶12尚未设置的时候即在晶圆切割成芯片单元的制造过程中一并完成导电遮罩层13的设置，让导电遮罩层13通过导电凸块100达到接地作用而不需要附着于底胶12上。因此，可解决现有技术因为导电遮罩层与底胶之间的附着力不佳导致导电遮罩层与底胶分离的技术问题。同时，导电遮罩层13避免附着在底胶上，也使其具有较佳的抗翘曲能力，此外，本发明是在形成导电遮罩层13的步骤S3后进行形成接地导线14的步骤S5，之后再进行设置导电凸块100的步骤S6，如此可在同一表面(有源表面)一起执行步骤S5及S6，具有工艺简单且不用多次翻面进而降低晶圆损坏风险的优点。再者，若是先形成有源表面的电路层后再形成导电遮罩层，将会多出许多晶圆处理的步骤，且必需使用具有低介电系数(Low-K)的晶圆，进而提高造成低介电系数晶圆破裂的风险，也因此本发明先形成导电遮罩层13再形成接地导线14(及有源表面的电路层)可减少切割过程中污染或伤害有源表面的风险，及降低有源表面电路层失效的风险。另外，所述导电遮罩层13的金属材质也有利于所述芯片单元11的热传导，提供良好的散热效果。
请参考图6A～6F所示，其概要揭示本发明另一实施例的半导体封装构造的制造流程示意图。本发明另一实施例的半导体封装构造的制造方法包含下列步骤：
S1：提供一晶圆1，如图6A所示，一般而言，所述晶圆1会先设置于一第一载板3上，且在本实施例中，所述晶圆1已预先于第二表面(下表面)形成积体电路，而具有一有源表面的电路层及焊垫103等结构。所述第一载板3可以使用一粘胶层来固定所述晶圆1的有源表面，接着，从所述晶圆1的第一表面(上表面)对所述晶圆1进行薄化处理(如图6A的虚线部分)，在本实施例中，所述薄化处理是对晶圆1第一表面进行研磨处理；
S2：于所述晶圆1第一表面进行第一次切割，以形成数个切槽102，所述切槽102将所述晶圆1分成数个芯片单元11，如图6B所示，与前述图5A的一实施例不同的是，所述切槽102贯穿晶圆，深度是等于所述薄化处理后的晶圆1的厚度，直接使所述芯片单元11彼此分离，且每一芯片单元11在所述晶圆1被切割后各具有一有源表面(图中未示)；
S3：形成一导电遮罩层13于所述晶圆1上，使所述导电遮罩层13覆盖所述芯片单元11并填满所述切槽102，如图6C所示，本发明的一实施方式是通过金属镀膜形成导电遮罩层13，例如电镀方法；
S4：对应所述切槽102的位置对所述导电遮罩层13进行第二次切割，如图6D所示，与前述图5C的一实施例相同，所述导电遮罩层13在所述切槽102的切割处的剩余部分会成为所述导电遮罩层13的侧部，并具有一切割表面，而此切割表面比所述导电遮罩层13的顶部表面粗糙，在一实施例中，此切割表面的粗糙度是所述导电遮罩层13的顶部表面的粗糙度的10～100倍；再者，所述导电遮罩层13的侧部厚度可以是相对薄于所述导电遮罩层13的顶部厚度，在一实施例中，所述导电遮罩层13的顶部厚度是所述导电遮罩层13的侧部厚度的1.1～4倍；
S5：将所述晶圆1倒置，所述晶圆1倒置后设于另一载板4上，接着，于每一芯片单元11未覆盖导电遮罩层13的第二表面(有源表面)设置一接地导线14连接所述导电遮罩层13，如图6E所示，本发明的一实施方式是形成一重布线路层(RDL)的方法形成所述接地导线；
S6：在每一所述芯片单元11的第二表面(有源表面)的电路层的焊垫103上设置数个导电凸块100，至少一个所述导电凸块100电性连接所述接地导线14，如图6F所示；以及
S7：设置所述芯片单元11于一基板10上，并将底胶12填充于所述基板10与所述芯片单元11之间，如图1所示。
相较于图5A～5H所示的一实施例，图6A～6F所示的另一实施例的不同之处在于晶圆1在切割前即已完成有源表面的积体电路的设置，因此在晶圆1切割成芯片单元11之后，每一芯片11便具有所述有源表面，接着再电镀导电遮罩层13并进行第二次切割，最后才于所述芯片单元11上进行接地导线14与导电凸块100的设置。在接地导线14与导电凸块100设置之后，才进行图1中基板10的设置及底胶12的填充。
同样地，图6A～6F所示的另一实施例也是在底胶12尚未设置的时候即在晶圆切割成芯片单元的制造过程中一并完成导电遮罩层13的设置，让导电遮罩层13通过导电凸块100达到接地的目的而不需要附着于底胶12上。本发明在形成导电遮罩层13的步骤S3后再进行形成接地导线14的步骤S5，之后再进行设置导电凸块100的步骤S6，如此可在同一面(主动面)一起进行步骤S5及S6的作业，具有简化工艺且不用多次翻面进而降低芯片损坏的风险的优点，再者，在晶圆切割前即先完成积体电路的制程，具有简化工艺的功效。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种半导体封装构造的制造方法，其特征在于：所述制造方法包含下列步骤：
S1：提供一晶圆；
S2：于所述晶圆的一第一表面进行第一次切割，以形成数个切槽，所述切槽将所述晶圆分成数个芯片单元，所述芯片单元包含第一表面，背对第一表面的第二表面及位于切槽内的侧面；
S3：形成一导电遮罩层于所述数个芯片单元上，以使所述导电遮罩层覆盖所述芯片单元的第一表面及侧面并填满所述切槽；
S4：对应所述切槽的位置对所述导电遮罩层进行第二次切割；以及
S5：于每一芯片单元未覆盖导电遮罩层的第二表面形成一接地导线连接所述导电遮罩层。
2.如权利要求1所述的半导体封装构造的制造方法，其特征在于：在步骤S2中，所述切槽的深度小于所述晶圆的厚度；在步骤S4之后进一步包含步骤：
S4A：将所述晶圆倒置，从所述晶圆未受遮罩层覆盖的一第二表面对所述晶圆进行薄化处理，使所述芯片单元彼此分离。
3.如权利要求2所述的半导体封装构造的制造方法，其特征在于：在步骤S4A后进一步包含：
S4B：于每一芯片单元的薄化处理后的第二表面上设置电路层成为一有源表面。
4.如权利要求1所述的半导体封装构造的制造方法，其特征在于：在步骤S1中，所述晶圆的第二表面预先设有电路层以成为一有源表面，且所述晶圆背对有源表面的背面经过薄化处理；在步骤S2中，所述切槽的深度是等于所述薄化处理后的晶圆的厚度，使所述芯片单元彼此分离，且每一芯片单元具有所述有源表面。
5.如权利要求3或4所述的半导体封装构造的制造方法，其特征在于：在步骤S5之后，另包含步骤：
S6：在每一所述芯片单元的第二表面的电路层上设置数个导电凸块，至少一个所述导电凸块通过所述接地导线电性连接所述导电遮罩层。
6.如权利要求4所述的半导体封装构造的制造方法，其特征在于：在步骤S6之后，进一步包含步骤：
S7：设置所述芯片单元于一基板上，并将一底胶填充于所述基板与芯片之间。
7.如权利要求1所述的半导体封装构造的制造方法，其特征在于：在步骤S3中，所述形成一导电遮罩层为电镀方法。
8.如权利要求1所述的半导体封装构造的制造方法，其特征在于：所述导电遮罩层的一侧部的厚度相对薄于所述遮罩层的一顶部的厚度；且所述导电遮罩层的侧部具有一切割表面，所述切割表面比所述导电遮罩层的顶部的表面粗糙。
9.一种半导体封装构造，其特征在于：所述半导体封装构造包含：
一基板；
一芯片单元，所述芯片单元包含第一表面，背对第一表面的第二表面及位于第一表面及第二表面之间的侧面，通过多个导电凸块设于所述基板的一表面上，所述导电凸块连接所述芯片单元的第二表面的一有源表面；
一底胶，涂布于所述芯片单元与所述基板之间；
一导电遮罩层，设置于所述芯片单元的第一表面及所述侧面，所述导电遮罩层用于覆盖所述芯片单元的侧面的一侧部具有一切割表面，所述切割表面比所述导电遮罩层的顶部的表面粗糙；以及
一接地导线，连接于所述遮罩层的侧部底缘与其中一所述导电凸块之间。
10.如权利要求9所述的半导体封装构造，其特征在于：所述导电遮罩层的侧部的厚度相对薄于所述导电遮罩层的一顶部的厚度。
CN201210463937.3A 2012-11-16 2012-11-16 半导体封装构造及其制造方法 Active CN103000539B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210463937.3A CN103000539B (zh) 2012-11-16 2012-11-16 半导体封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210463937.3A CN103000539B (zh) 2012-11-16 2012-11-16 半导体封装构造及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610246678.7A Division CN105702664A (zh) 2012-11-16 2012-11-16 半导体封装构造及其制造方法

Publications (2)

Publication Number Publication Date
CN103000539A true CN103000539A (zh) 2013-03-27
CN103000539B CN103000539B (zh) 2016-05-18

Family

ID=47928964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210463937.3A Active CN103000539B (zh) 2012-11-16 2012-11-16 半导体封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN103000539B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091620A (zh) * 2017-12-20 2018-05-29 联想(北京)有限公司 一种芯片结构及电子设备
US11756896B2 (en) 2020-12-03 2023-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor package structure including shielding layer contacting conductive contact

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512503B (en) * 2000-07-21 2002-12-01 Agere Syst Guardian Corp Integrated circuit package having partially exposed conductive layer
US20070190688A1 (en) * 2006-02-16 2007-08-16 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device with protection layer
CN102208396A (zh) * 2010-03-30 2011-10-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102543961A (zh) * 2010-12-09 2012-07-04 矽品精密工业股份有限公司 防静电破坏及防电磁波干扰的封装件及其制法
CN102573279A (zh) * 2010-11-17 2012-07-11 三星电子株式会社 半导体封装及其形成方法
CN102623424A (zh) * 2011-01-27 2012-08-01 精材科技股份有限公司 晶片封装体及其形成方法
CN102760667A (zh) * 2011-04-29 2012-10-31 力成科技股份有限公司 形成双面电磁屏蔽层的半导体封装方法及构造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512503B (en) * 2000-07-21 2002-12-01 Agere Syst Guardian Corp Integrated circuit package having partially exposed conductive layer
US20070190688A1 (en) * 2006-02-16 2007-08-16 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device with protection layer
CN102208396A (zh) * 2010-03-30 2011-10-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102573279A (zh) * 2010-11-17 2012-07-11 三星电子株式会社 半导体封装及其形成方法
CN102543961A (zh) * 2010-12-09 2012-07-04 矽品精密工业股份有限公司 防静电破坏及防电磁波干扰的封装件及其制法
CN102623424A (zh) * 2011-01-27 2012-08-01 精材科技股份有限公司 晶片封装体及其形成方法
CN102760667A (zh) * 2011-04-29 2012-10-31 力成科技股份有限公司 形成双面电磁屏蔽层的半导体封装方法及构造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091620A (zh) * 2017-12-20 2018-05-29 联想(北京)有限公司 一种芯片结构及电子设备
US11756896B2 (en) 2020-12-03 2023-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor package structure including shielding layer contacting conductive contact

Also Published As

Publication number Publication date
CN103000539B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
US20180308789A1 (en) Packaging structure, electronic device, and packaging method
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
US9570429B2 (en) Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package
JP5179796B2 (ja) 半導体パッケージの製造方法
CN107887344B (zh) 电子封装结构及其制法
CN105702664A (zh) 半导体封装构造及其制造方法
CN102263084B (zh) 半导体芯片及具有堆叠芯片结构的半导体封装
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
KR101468680B1 (ko) 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
US10943842B2 (en) Semiconductor device with a protection mechanism and associated systems, devices, and methods
CN102530824A (zh) 具微机电元件的封装结构及其制法
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
CN104576564A (zh) 晶圆级芯片尺寸封装结构及其制作工艺
US20130021772A1 (en) Package structure with electronic component and method for manufacturing same
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
JP2021535606A (ja) ウェハレベルシステムパッケージング方法及びパッケージング構造
CN103000539A (zh) 半导体封装构造及其制造方法
TW201620100A (zh) 封裝基板、半導體封裝件及其製法
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
CN204508799U (zh) 表面传感芯片封装结构
CN102398886B (zh) 具微机电元件的封装结构及其制法
TW201532155A (zh) 半導體封裝結構及其製造方法
CN105321904B (zh) 半导体装置
US10115693B2 (en) Solder layer of a semiconductor chip arranged within recesses

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant