CN102999078A

CN102999078A - 基准电压电路

Info

Publication number: CN102999078A
Application number: CN2012103274131A
Authority: CN
Inventors: 杉浦正一
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2011-09-09
Filing date: 2012-09-06
Publication date: 2013-03-27
Also published as: TW201324073A; JP2013058155A; US20130063201A1; KR20130028682A

Abstract

本发明提供基准电压电路，其产生温度依赖性小、低压（1.25V以下）的恒压。该基准电压电路具备：带隙电压产生电路，其具有两个PN结，并输出基于任意一个PN结的电压（Vk）和基于两个PN结的电压差的电流（Ik）；以及对电压（Vk）进行分压的分压电路，分压电路利用输入的电流（Ik）对分压电压进行校正并作为基准电压进行输出。

Description

基准电压电路

技术领域

本发明涉及产生温度依赖性小的恒压的基准电压电路。

背景技术

以往，作为产生温度依赖性小的恒压的基准电压电路，公知有产生与硅的带隙值大致相等的电压的带隙基准电压电路（例如，参考专利文献1）。

图4是示出以往的带隙基准电压电路的结构图。以往的带隙基准电压电路具备PN结401、PN结402、电阻值为R1的电阻器403、晶体管404、晶体管405、晶体管406、与电阻器403同种类型（相同的温度特性）且电阻值为R2的电阻器407、PN结408以及放大器409。PN结401和PN结402的有效面积比（例如阳极/阴极接合面积比）为1：K1的关系。

晶体管404和晶体管405由于栅源间电压相等，所以流过基于尺寸比的电流。例如，如果尺寸比为1:1，则晶体管404和晶体管405流过大致相等的电流。此处，以晶体管404和晶体管405的电流大致相等为前提。放大器409控制流过晶体管404和晶体管405的电流，使得电压VA和电压VB相等。此时，流过晶体管405的电流Ib如（1）式所示。

Ib＝VT×{1n(K1)}/R1…(1)

此处，VT是热电压，表示为kT/q。其中，q是单位电子电荷，k是玻尔兹曼常数，T是绝对温度。

晶体管406流过基于电流Ib的电流。如果假定晶体管405和晶体管406的尺寸比是1:1、PN结408中产生的电压是Vpn3，则基准电压Vref如（2）式所示。

Vref＝Vpn3+(R2/R1)×VT×{1n(K1)}…(2)

由于电压Vpn3具有大约-2.0mV/℃的负的温度特性，所以第一项示出负的温度特性。由于热电压VT具有正的温度特性，所以第二项示出正的温度特性。对（2）式关于T进行微分，求出使其为0的条件，则如（3）式所示。

(R2/R1)×(k/q)×{1n(K1)}＝0.002…(3)

因此，如果将（R2/R1）设定为满足（3）式，则能够实现温度依赖性小的基准电压Vref。

这样，得到了产生温度依赖性小的电压的基准电压电路。

专利文献1：日本特开2008-305150号公报

但是，在以往的带隙基准电压电路中，根据式（2）和（3），基准电压Vref大约为1.25V。因此，存在这样的问题：无法使工作电压成为受其限制的电压以下。

发明内容

本发明是为了解决上述的各种问题而完成的，实现产生温度依赖性小、且更低的电压的基准电压电路。

本发明的基准电压电路构成为，具备：带隙电压产生电路，其具有两个PN结，并输出基于PN结的电压Vk和基于两个PN结的电压差的电流Ik；以及对电压Vk进行分压的分压电路，分压电路利用输入的电流Ik对分压电压进行校正并作为基准电压进行输出。

根据本发明的基准电压电路，能够提供产生温度依赖性小、且低压的基准电压的基准电压电路。

附图说明

图1是示出第一实施方式的基准电压电路的结构图。

图2是示出第二实施方式的基准电压电路的结构图。

图3是示出第三实施方式的基准电压电路的结构图。

图4是示出以往的带隙基准电压电路的结构图。

标号说明

100带隙电压产生电路；101分压电路；12、31a、32b、409放大器。

具体实施方式

图1至图3是示出本实施方式的基准电压电路的结构图。

本实施方式的基准电压电路具备带隙电压产生电路100和分压电路101。带隙电压产生电路100根据两个PN结（有效面积比例如阳极/阴极接合面积比为1：K1的关系）的电压，生成并输出电压Vk和电流Ik。分压电路101根据从带隙电压产生电路100输入的电压Vk和电流Ik，输出基准电压Vref。

<第一实施方式>

图1示出第一实施方式的基准电压电路的结构图。

带隙电压产生电路100具备PN结401和402、电阻器403、晶体管404和405、放大器409和晶体管11。分压电路101具备放大器12、电阻器13和14。

晶体管404和PN结401串联地连接在电源和地之间。晶体管405、电阻器403和PN结402串联地连接在电源和地之间。放大器409的反相输入端子与晶体管404和PN结401的连接点连接。放大器409的同相输入端子与晶体管405和电阻器403的连接点连接。放大器409的输出端子与晶体管404、晶体管405、晶体管11的栅极端子连接。

此处，作为基于PN结的电压Vk，使用PN结401产生的电压VA。此外，作为基于PN结的电流Ik，使用晶体管11流过的电流，该晶体管11的栅极端子与晶体管404以及晶体管405的栅极端子共同连接。

放大器12的同相输入端子被输入电压Vk，输出端子与反相输入端子连接。电阻器13和14串联地连接在放大器12的输出端子和地之间。电阻器13和14的连接点与晶体管11的漏极端子连接，并与基准电压电路的输出端子连接。

以下，对本实施方式的基准电压电路的工作进行说明。

放大器409控制流过晶体管404和晶体管405的电流，使得电压VA和电压VB相等。

流过晶体管405的电流Ib是PN结401中产生的电压Vpn1和PN结402中产生的电压Vpn2之间的电压差除以电阻器403的电阻值R1而得到的值。即，基于两个PN结的电压差的电流Ib流过晶体管405。

此处，晶体管11和晶体管405由于栅源间电压相等，所以流过基于尺寸比的电流。例如，如果尺寸比为1:1，则晶体管11和晶体管405流过大致相等的电流Ib。即，在晶体管11中，流过与基于两个PN结的电压差的电流Ib相等的电流Ik。

流过晶体管11的电流Ik如（4）式所示。

Ik＝VT×{1n(K1)}/R1…(4)

此处，VT是热电压，表示为kT/q。其中，q是单位电子电荷，k是玻尔兹曼常数常数，T是绝对温度。

如果电阻器13的电阻值为R3、电阻器14的电阻值为R4，则电压Vref如（5）式所示。

Vref＝1k×(R3×R4)/(R3+R4)+Vk×R3/(R3+R4)＝{R3/(R3+R4)}×{(R4/R1)×VT×{1n(K1)}+Vk}…(5)

在（5）式中，由于热电压VT具有正的温度特性，所以（R4/R1）×VT×{ln（K1）}示出正的温度特性。此外，由于Vpn1具有大约-2.0mV/℃的负的温度特性，所以Vk示出负的温度特性。因此，如果适当地设定（R4/R1），则（5）式的{（R4/R1）×VT×{ln（K1）}+Vk}获得较小的温度依赖性。因此，只要适当地设定{R3/（R3+R4）}，则基准电压Vref作为对（5）式的{（R4/R1）×VT×{ln（K1）}+Vk}分压后的结果，可自由地获得绝对值。

如上所述，第一实施方式的基准电压电路的基准电压Vref能够作为低压（1.25V以下）且温度依赖性小的电压而获得。因此，也能降低基准电压电路的工作电压。

此外，在第一实施方式的基准电压电路中，采用了用放大器12对电压Vk进行阻抗变换的结构，但在电压Vk的阻抗较低的情况下，也可以采用将电压Vk直接与电阻器14连接的结构。

此外，在第一实施方式的基准电压电路中，作为基于PN结的电压Vk，使用了PN结401中产生的电压VA，但是也可以是电压VB，或其他的电压。

此外，在第一实施方式的基准电压电路中，作为产生电压VB的电路，采用了从“地”起按照PN结402和电阻器403的顺序而串联连接的电路结构，但是，以相反的顺序连接也可获得同样的效果。

<第二实施方式>

图2示出第二实施方式的基准电压电路的结构图。

带隙电压产生电路100具备：PN结401和402；电阻器403；晶体管21、22、23、24、25、27；PN结26；以及晶体管11。

PN结401、402以及电阻器403构成为与第一实施方式的基准电压电路相同。晶体管21和22、晶体管23、24和25构成电流镜电路。晶体管27、晶体管25与PN结26串联地连接在电源和地之间。晶体管27和晶体管11构成电流镜电路。

电流镜电路由于PN结401、402以及电阻器403流过相等的电流，所以电压VA与电压VB相等。

此处，作为基于PN结的电压Vk，使用PN结401中产生的电压VA。此外，作为基于PN结的电流Ik，使用PN结元件26和晶体管25流过的电流，该晶体管25的栅极端子与晶体管23、晶体管24的栅极端子共同连接。

通过具有上述图2所示的结构的第二实施方式的基准电压电路，也能够获得与第一实施方式的基准电压电路相同的效果。

另外，在第二实施方式的基准电压电路中，采用了用放大器12对电压Vk进行阻抗变换的结构，但是在电压Vk的阻抗较低的情况下，也可以采用将电压Vk直接与电阻器14连接的结构。

此外，在第二实施方式的基准电压电路中，作为基于PN结的电压Vk，使用了PN结401中产生的电压VA，但也可以是电压VB、或其他的电压。

此外，在第二实施方式的基准电压电路中，作为产生电压VB的电路，采用了从“地”起按照PN结402和电阻器403的顺序而串联连接的电路结构，但是，以相反的顺序连接也可获得同样的效果。

<第三实施方式>

图3示出第三实施方式的基准电压电路的结构图。

带隙电压产生电路100具备电流源31a和31b、PN结401和402、晶体管33a和33b、电阻器34a和34b、放大器39a和39b以及晶体管35和11。

电流源31a和PN结401串联地连接在电源和地之间，其连接点与放大器39a的同相输入端子连接。放大器39a的输出端子与晶体管33a的栅极端子连接，反相输入端子与晶体管33a的源极端子连接。晶体管35、33a和电阻器34a串联地连接在电源和地之间。晶体管35和11进行电流镜连接。

电流源31b和PN结402串联地连接在电源和地之间，其连接点与放大器39b的同相输入端子连接。放大器39b的输出端子与晶体管33b的栅极端子连接，反相输入端子与晶体管33b的源极端子连接。晶体管11、33b和电阻器34b串联地连接在电源和地之间。

晶体管33a和电阻器34a流过基于PN结401中产生的电压Vpn1的电流Ia。晶体管33b和电阻器34b流过基于PN结402中产生的电压Vpn2的电流Ib。

此处，作为基于作为PN结的电压Vk，使用PN结401中产生的电压VA。此外，作为基于两个PN结的电压差的电流Ik，使用了电流Ia减去Ib而得的电流。如上所述，电流Ia减去电流Ib而得的电流成为基于两个PN结的电压差的电流。

通过具有上述图3所示的结构的第三实施方式的基准电压电路，也能够获得与第一实施方式的基准电压电路相同的效果。

另外，在第三实施方式的基准电压电路中，采用了用放大器12对电压Vk进行阻抗变换的结构，但是在电压Vk的阻抗较低的情况下，也可以采用将电压Vk直接与电阻器14连接的结构。

此外，在第三实施方式的基准电压电路中，作为基于PN结的电压Vk，使用了PN结401中产生的电压VA，但也可以是电压VB、或其他的电压。

Claims

1.一种基准电压电路，其输出基于两个PN结的电压差的恒压，其特征在于，所述基准电压电路具备：

带隙电压产生电路，其输出基于所述PN结中的任意一个的电压Vk、和基于所述两个PN结的电压差的电流Ik；以及

对所述电压Vk进行分压的分压电路，

所述分压电路利用输入的所述电流Ik对分压电压进行校正，作为基准电压进行输出。

2.根据权利要求1所述的基准电压电路，其特征在于，

所述分压电路具备连接在电压Vk和地之间的多个电阻器，

所述电流Ik被输入到所述多个电阻器的连接点。

3.根据权利要求1所述的基准电压电路，其特征在于，

所述分压电路具备：

放大器，其一个输入端子被输入电压Vk，另一个输入端子与输出端子连接；以及

连接在所述放大器的输出端子和地之间的多个电阻器，

所述电流Ik被输入到所述多个电阻器的连接点。