CN102970490A - 基于pc的多路混合视频处理装置 - Google Patents
基于pc的多路混合视频处理装置 Download PDFInfo
- Publication number
- CN102970490A CN102970490A CN2012105065889A CN201210506588A CN102970490A CN 102970490 A CN102970490 A CN 102970490A CN 2012105065889 A CN2012105065889 A CN 2012105065889A CN 201210506588 A CN201210506588 A CN 201210506588A CN 102970490 A CN102970490 A CN 102970490A
- Authority
- CN
- China
- Prior art keywords
- module
- data flow
- fpga
- dvi
- video processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Processing (AREA)
Abstract
本发明公开了一种基于PC的多路混合视频处理装置，包括FPGA模块、ASIC模块和DVI输出模块，FPGA模块将桌面视频数据流发送至ASIC模块进行缩放处理，ASIC模块将经过缩放处理后的桌面视频数据流回传至FPGA模块，FPGA模块将视频信号源数据流进行缩放处理后将其与回传的桌面视频数据流进行叠加，并将叠加后的数据流发送至所述DVI输出模块进行DVI编码。本发明基于FPGA逻辑实现技术，集成多个需要通过专用芯片才能实现其功能的逻辑电路，实现了多路混合视频的缩放叠加。可在对多路混合视频进行处理时替代传统显卡的功能，并且采用FPGA逻辑实现技术易于硬件实现，成本低廉。
Description
技术领域
本发明涉及视频处理技术领域，尤其涉及一种基于PC的多路混合视频处理装置。
背景技术
多路混合视频处理技术，特别是视频缩放和视频叠加技术，在视频显示和处理领域中取得了广泛的应用。例如，调整视频图像的分辨率需要对视频进行缩放，而对不同数据源的视频信号进行显示则需要用到视频叠加。目前，对多路混合视频的处理大多数依赖于显卡。在对多路混合视频信号进行处理时，如果采用的是低成本显卡，则由于显卡性能较低而无法保证视频处理质量。如果采用高性能显卡，虽然处理质量可以得到提升，但成本却很高。这成为多路混合视频处理技术领域内一个普遍存在的问题，因此，如何在控制成本的情况下确保视频处理质量成为一个迫切需要解决的问题。
发明内容
基于此，本发明提供了一种基于PC的多路混合视频处理装置。
一种基于PC的多路混合视频处理装置，包括FPGA模块、ASIC模块和DVI输出模块，所述FPGA模块分别与所述ASIC模块和所述DVI输出模块连接，所述FPGA模块接收来自PC机的若干路桌面视频数据流和视频信号源数据流后，将所述桌面视频数据流发送至所述ASIC模块进行缩放处理，所述ASIC模块将经过缩放处理后的桌面视频数据流回传至所述FPGA模块，所述FPGA模块将所述视频信号源数据流进行缩放处理后将其与回传的桌面视频数据流进行叠加，并将叠加后的数据流发送至所述DVI输出模块进行DVI编码。
与一般技术相比，本发明基于PC的多路混合视频处理装置，基于FPGA逻辑实现技术，集成多个需要通过专用芯片才能实现其功能的逻辑电路，实现了多路混合视频的缩放叠加。可在对多路混合视频进行处理时替代传统显卡的功能，并且采用FPGA逻辑实现技术易于硬件实现，成本低廉。解决了目前多路混合视频处理技术领域内存在的视频处理质量与控制成本不能兼顾的问题。
附图说明
图1是本发明基于PC的多路混合视频处理装置的结构示意图；
图2是本发明基于PC的多路混合视频处理装置一个优选实施例的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及取得的效果，下面结合附图及较佳实施例，对本发明的技术方案，进行清楚和完整的描述。
请参阅图1，为本发明基于PC（Personal Computer，个人计算机）的多路混合视频处理装置的结构示意图。本发明基于PC的多路混合视频处理装置，包括FPGA（Field-Programmable Gate Array，现场可编程门阵列）模块101、ASIC（Application Specific Integrated Circuit，专用集成电路）模块102和DVI（DigitalVisual Interface，数字视频接口）输出模块103，所述FPGA模块101分别与所述ASIC模块102和所述DVI输出模块103连接，所述FPGA模块101接收来自PC机的若干路桌面视频数据流和视频信号源数据流后，将所述桌面视频数据流发送至所述ASIC模块102进行缩放处理，所述ASIC模块102将经过缩放处理后的桌面视频数据流回传至所述FPGA模块101，所述FPGA模块101将所述视频信号源数据流进行缩放处理后将其与回传的桌面视频数据流进行叠加，并将叠加后的数据流发送至所述DVI输出模块103进行DVI编码。
作为其中一个实施例，所述FPGA模块101包括帧缓存模块、缩放模块、叠加模块和交叉模块，所述帧缓存模块连接所述缩放模块，所述缩放模块连接所述叠加模块，所述叠加模块连接所述交叉模块，所述帧缓存模块连接所述ASIC模块，所述交叉模块连接所述DVI输出模块；
所述帧缓存模块将接收到的所述若干路桌面视频数据流和视频信号源数据流进行视频帧缓存后，将所述桌面视频数据流发送至所述ASIC模块进行缩放处理，将所述视频信号源数据流发送至所述缩放模块进行缩放处理，所述ASIC模块和所述缩放模块分别将缩放处理后的所述桌面视频数据流和所述视频信号源数据流发送至所述叠加模块，所述叠加模块将叠加后的各路数据流发送至所述交叉模块，所述交叉模块对各路数据流进行交叉后将其发送至所述DVI输出模块进行DVI编码。
作为其中一个实施例，所述交叉模块将4路经过交叉后的数据流发送至所述DVI输出模块的4个DVI编码器进行编码。
作为其中一个实施例，所述FPGA模块101接收的来自PC机的桌面视频数据流为4路数据流，最大像素为162M，为YUV格式或者RGB格式。
所述FPGA模块101接收的来自PC机的视频信号源数据流为8路D1视频数据流。
作为其中一个实施例，本发明基于PC的多路混合视频处理装置还包括控制模块，所述控制模块连接所述帧缓存模块和所述叠加模块，所述帧缓存模块将接收的来自PC机的控制信息发送至所述控制模块，所述控制模块根据所述控制信息对所述叠加模块的叠加方式进行控制。
所述DVI输出模块103将经过DVI编码后的数据流发送至显示设备进行显示。
请参阅图2，为本发明基于PC的多路混合视频处理装置一个优选实施例的结构示意图，包括FPGA模块、ASIC模块、DVI输出模块和电源模块。
FPGA模块通过PCIe 2.0总线接收来至PC机的数据流，该数据流包含4路最大162M像素时钟的桌面视频流，和最多8路D1视频信号源流以及一些控制信息流。
FPGA把收到的所有数据放到帧缓存模块进行视频帧缓存，筛选出桌面视频流，信号源流以及控制信息。
控制信息发送给控制模块，由控制模块对全局进行控制。
然后把4路桌面视频流（YUV或RGB信号）经过色域空间转换后（根据实际前端数据流情况可不转换），直接送给外部的ASIC模块。
同时把8路信号源视频流送到FPGA内部的缩放模块，进行8路D1视频的缩放。
缩放后的最多8路视频数据送到图像叠加模块，与来至ASIC的处理后的4路桌面视频流（YUV或RGB信号）进行叠加，叠加方式由控制模块接收PC传递的数据指令来决定。
叠加后的4路高清信号流由图像叠加模块发送给交叉模块，交叉模块可对4路视频流实现任意交叉（类似于交叉矩阵功能），这样可以通过配置由该装置卡实现使用现场的任意的信号流切换功能。
交叉模块输出4路高清桌面RGB视频流给DVI输出模块的4个独立DVI编码驱动，最后由DVI连接器实现物理信号输出给使用者。
ASIC模块主要用来实现FPGA模块发送过来的4路高清桌面信号的缩放及信号处理，再把处理后的4路YUV或者RGB数据回传给FPGA模块，实现4路信号与后面的8路D1视频源的叠加。
与一般技术相比，本发明基于PC的多路混合视频处理装置，基于FPGA逻辑实现技术，集成多个需要通过专用芯片才能实现其功能的逻辑电路，实现了多路混合视频的缩放叠加。可在对多路混合视频进行处理时替代传统显卡的功能，并且采用FPGA逻辑实现技术易于硬件实现，成本低廉。解决了目前多路混合视频处理技术领域内存在的视频处理质量与控制成本不能兼顾的问题。
本装置得以在一张卡上，实现驱动4个屏幕的显示，4个显示屏幕的内容可交叉切换，同时能处理8路D1信号任意叠加在4个屏幕的任意位置。本装置处理灵活，功能强大，实时性较好。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种基于PC的多路混合视频处理装置，其特征在于，包括FPGA模块、ASIC模块和DVI输出模块，所述FPGA模块分别与所述ASIC模块和所述DVI输出模块连接，所述FPGA模块接收来自PC机的若干路桌面视频数据流和视频信号源数据流后，将所述桌面视频数据流发送至所述ASIC模块进行缩放处理，所述ASIC模块将经过缩放处理后的桌面视频数据流回传至所述FPGA模块，所述FPGA模块将所述视频信号源数据流进行缩放处理后将其与回传的桌面视频数据流进行叠加，并将叠加后的数据流发送至所述DVI输出模块进行DVI编码。
2.根据权利要求1所述的基于PC的多路混合视频处理装置，其特征在于，所述FPGA模块包括帧缓存模块、缩放模块、叠加模块和交叉模块，所述帧缓存模块连接所述缩放模块，所述缩放模块连接所述叠加模块，所述叠加模块连接所述交叉模块，所述帧缓存模块连接所述ASIC模块，所述交叉模块连接所述DVI输出模块；
所述帧缓存模块将接收到的所述若干路桌面视频数据流和视频信号源数据流进行视频帧缓存后，将所述桌面视频数据流发送至所述ASIC模块进行缩放处理，将所述视频信号源数据流发送至所述缩放模块进行缩放处理，所述ASIC模块和所述缩放模块分别将缩放处理后的所述桌面视频数据流和所述视频信号源数据流发送至所述叠加模块，所述叠加模块将叠加后的各路数据流发送至所述交叉模块，所述交叉模块对各路数据流进行交叉后将其发送至所述DVI输出模块进行DVI编码。
3.根据权利要求1所述的基于PC的多路混合视频处理装置，其特征在于，所述FPGA模块接收的来自PC机的桌面视频数据流为4路数据流。
4.根据权利要求1所述的基于PC的多路混合视频处理装置，其特征在于，所述FPGA模块接收的来自PC机的桌面视频数据流的最大像素为162M。
5.根据权利要求1所述的基于PC的多路混合视频处理装置，其特征在于，所述FPGA模块接收的来自PC机的桌面视频数据流为YUV格式或者RGB格式。
6.根据权利要求1所述的基于PC的多路混合视频处理装置，其特征在于，所述FPGA模块接收的来自PC机的视频信号源数据流为8路D1视频数据流。
7.根据权利要求2所述的基于PC的多路混合视频处理装置，其特征在于，还包括控制模块，所述控制模块连接所述帧缓存模块和所述叠加模块，所述帧缓存模块将接收的来自PC机的控制信息发送至所述控制模块，所述控制模块根据所述控制信息对所述叠加模块的叠加方式进行控制。
8.根据权利要求1所述的基于PC的多路混合视频处理装置，其特征在于，所述DVI输出模块将经过DVI编码后的数据流发送至显示设备进行显示。
9.根据权利要求2所述的基于PC的多路混合视频处理装置，其特征在于，所述交叉模块将4路经过交叉后的数据流发送至所述DVI输出模块的4个DVI编码器进行编码。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105065889A CN102970490A (zh) | 2012-11-30 | 2012-11-30 | 基于pc的多路混合视频处理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105065889A CN102970490A (zh) | 2012-11-30 | 2012-11-30 | 基于pc的多路混合视频处理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102970490A true CN102970490A (zh) | 2013-03-13 |
Family
ID=47800346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012105065889A Pending CN102970490A (zh) | 2012-11-30 | 2012-11-30 | 基于pc的多路混合视频处理装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102970490A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104780329A (zh) * | 2014-01-14 | 2015-07-15 | 南京视威电子科技股份有限公司 | 基于fpga的高标清可混播的多画面分割器及分割方法 |
| CN106941617A (zh) * | 2017-04-26 | 2017-07-11 | 西安诺瓦电子科技有限公司 | 视频处理装置和多窗口画面显示方法 |
| CN110769257A (zh) * | 2018-07-25 | 2020-02-07 | 北京深鉴智能科技有限公司 | 智能视频结构化分析装置、方法和系统 |
| CN111797039A (zh) * | 2020-03-25 | 2020-10-20 | 深圳市泓运开泰科技有限公司 | 一种嵌入式刀片弹性扩展ai边缘服务器的装置和方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101354782A (zh) * | 2008-08-21 | 2009-01-28 | 中国科学院长春光学精密机械与物理研究所 | 一种节省硬件资源的数字图像定标器 |
-
2012
- 2012-11-30 CN CN2012105065889A patent/CN102970490A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101354782A (zh) * | 2008-08-21 | 2009-01-28 | 中国科学院长春光学精密机械与物理研究所 | 一种节省硬件资源的数字图像定标器 |
Non-Patent Citations (2)
| Title |
|---|
| 张多利等: "一种通用的视频/图像混合器设计研究", 《电子测量与仪器学报》 * |
| 李翠娟等: "基于FPGA的视频转换模块设计与实现", 《航空计算技术》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104780329A (zh) * | 2014-01-14 | 2015-07-15 | 南京视威电子科技股份有限公司 | 基于fpga的高标清可混播的多画面分割器及分割方法 |
| CN104780329B (zh) * | 2014-01-14 | 2017-11-28 | 南京视威电子科技股份有限公司 | 基于fpga的高标清可混播的多画面分割器及分割方法 |
| CN106941617A (zh) * | 2017-04-26 | 2017-07-11 | 西安诺瓦电子科技有限公司 | 视频处理装置和多窗口画面显示方法 |
| CN106941617B (zh) * | 2017-04-26 | 2020-04-21 | 西安诺瓦星云科技股份有限公司 | 视频处理装置和多窗口画面显示方法 |
| CN110769257A (zh) * | 2018-07-25 | 2020-02-07 | 北京深鉴智能科技有限公司 | 智能视频结构化分析装置、方法和系统 |
| CN111797039A (zh) * | 2020-03-25 | 2020-10-20 | 深圳市泓运开泰科技有限公司 | 一种嵌入式刀片弹性扩展ai边缘服务器的装置和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI529656B (zh) | Image display system and image processing method | |
| CN107509033B (zh) | 一种遥感相机图像实时采集处理系统 | |
| CN101819755B (zh) | 具备显示多路视频信号功能的监视器拼接墙及其实现方法 | |
| US10283089B2 (en) | Display controller | |
| CA2936373C (en) | Data processing method and device for led television, and led television | |
| CN102857738A (zh) | 多屏控制的图像显示系统、方法及多屏控制装置 | |
| CN111064906A (zh) | 国产处理器和国产fpga多路4k高清视频综合显示方法 | |
| CN107249107B (zh) | 视频控制器和图像处理方法及装置 | |
| CN102611869A (zh) | 一种面向输出的多屏拼接系统网络传输技术 | |
| CN202475590U (zh) | 视频预处理装置 | |
| CN102970490A (zh) | 基于pc的多路混合视频处理装置 | |
| CN112367509B (zh) | 一种国产四路超清图像综合显示装置的实现方法 | |
| CN104243964A (zh) | 立体led显示控制系统及方法、显示控制卡 | |
| CN104914580A (zh) | 一种头戴式显示器 | |
| CN106791649A (zh) | 一种可实现双屏显示的显示系统及显示方法 | |
| CN105847927A (zh) | 多信源多模式下高速视频无线同步显示装置 | |
| CN204598150U (zh) | 一种基于fpga的3×3高清视频矩阵切换装置 | |
| CN105404487A (zh) | 一种支持回显功能的拼接控制器及其控制方法 | |
| CN205657809U (zh) | 多信源多模式下高速视频无线同步显示装置 | |
| CN105516633A (zh) | 一种图像处理系统 | |
| CN202261526U (zh) | 一种视频增强装置 | |
| CN104156188A (zh) | 一种高帧频红外场景生成与输出系统及方法 | |
| CN203311817U (zh) | 一种led拼接器 | |
| CN102339592A (zh) | 一种基于lcd控制器的显存压缩方法 | |
| US20060170708A1 (en) | Circuits for processing encoded image data using reduced external memory access and methods of operating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130313 |