CN102969363A - 薄膜晶体管阵列衬底及其制造方法 - Google Patents

薄膜晶体管阵列衬底及其制造方法 Download PDF

Info

Publication number
CN102969363A
CN102969363A CN2012101572348A CN201210157234A CN102969363A CN 102969363 A CN102969363 A CN 102969363A CN 2012101572348 A CN2012101572348 A CN 2012101572348A CN 201210157234 A CN201210157234 A CN 201210157234A CN 102969363 A CN102969363 A CN 102969363A
Authority
CN
China
Prior art keywords
line
repair
film transistor
pixel
many
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101572348A
Other languages
English (en)
Other versions
CN102969363B (zh
Inventor
朴锺贤
崔埈厚
许成权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102969363A publication Critical patent/CN102969363A/zh
Application granted granted Critical
Publication of CN102969363B publication Critical patent/CN102969363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种薄膜晶体管阵列衬底及其制造方法。一种衬底，包括：有源层、栅电极、源电极和漏电极、第一绝缘层和第二绝缘层、与栅电极位于相同的层上的第一线和第二线、第三线、修复线以及像素电极，第一线和第二线包括与栅电极相同的材料且以第一方向排列，第三线与第一线交叉，第三线与源电极和漏电极位于相同的层上并包括与源电极和漏电极相同的材料，且以第二方向排列，修复线与有源层位于相同的层上，修复线包括与有源层相同的材料，像素电极位于像素区域中，像素电极与栅电极的下电极位于相同的层上并包括与下电极相同的材料。

Description

薄膜晶体管阵列衬底及其制造方法
相关专利申请的交叉引用
本申请要求于2011年8月29日向韩国知识产权局提交的第10-2011-0086563号韩国专利申请的权益，其全部公开内容通过引用并入本文。
背景技术
平板显示装置（例如有机发光显示装置和液晶显示装置）可包括薄膜晶体管（TFT）、电容器以及连接薄膜晶体管与电容器的线缆。
发明内容
实施方式可通过提供薄膜晶体管阵列衬底来实现，薄膜晶体管阵列衬底包括：薄膜晶体管，位于衬底上的像素区域中，所述薄膜晶体管包括有源层、具有下电极和上电极的栅电极、源电极和漏电极、插在所述有源层与所述栅电极之间的第一绝缘层、以及插在所述栅电极与所述源电极和漏电极之间的第二绝缘层；第一线和第二线，与所述栅电极位于相同的层上，所述第一线和所述第二线包括与所述栅电极相同的材料且以第一方向排列；第三线，与所述第一线交叉，以限定像素区域，所述第三线与所述源电极和漏电极位于相同的层上，并包括与所述源电极和漏电极相同的材料，并且所述第三线以第二方向排列；修复线，与所述有源层位于相同的层上，所述修复线包括与所述有源层相同的材料；以及像素电极，位于所述像素区域中，所述像素电极与所述下电极位于相同的层上，并包括与所述下电极相同的材料。
所述修复线可以所述第一方向排列，并可与所述第三线具有至少一个交叉点。
所述修复线可以是多条修复线之一，所述多条修复线中的至少一条位于所述像素区域中的所述第一线的第一侧，所述多条修复线中至少另一条位于所述像素区域中的所述第二线的与所述第一侧相对的第二侧。
所述修复线可以所述第二方向排列，并可与所述第一线和所述第二线具有至少一个交叉点。
所述第三线可以是多条第三线之一，所述多条第三线中的每一条均与第一像素、第二像素或第三像素电耦合，以及所述修复线是多条修复线之一，所述多条修复线中的每一条分别排列在每一条第三线的一侧且与所述多条第三线基本平行，从而跨越相邻的两个像素区域。
所述修复线可包括：第一修复线，以所述第一方向排列并与所述第三线具有至少一个交叉点；以及第二修复线，以所述第二方向排列并与所述第一线和所述第二线具有至少一个交叉点，所述第一修复线和所述第二修复线彼此交叉。
所述第一修复线可以是多条第一修复线之一，所述多条第一修复线中的至少一条位于所述像素区域中的所述第一线的第一侧，所述多条第一修复线中的至少另一条位于所述像素区域中的所述第二线的与所述第一侧相对的第二侧。
所述第三线可以是多条第三线之一，所述多条第三线中的每一条均与第一像素、第二像素或第三像素电耦合，以及所述修复线可以是多条修复线之一，所述多条修复线中的每一条分别排列在每一条第三线的一侧且与所述多条第三线基本平行，从而跨越相邻的两个像素区域。
所述有源层和所述修复线可包括半导体材料。
所述下电极和所述像素电极可包括透明传导氧化物（TCO）。
所述透明传导氧化物包括氧化铟锡（ITO）、氧化铟锌（IZO）、氧化锌（ZnO）、氧化铟（In2O3）、氧化铟镓（IGO）以及氧化铝锌（AZO）中的至少一种。
实施方式可通过提供制造薄膜晶体管阵列衬底的方法来实现，该方法包括：第一掩模过程，包括在衬底上形成半导体层并对所述半导体层进行构图，以形成薄膜晶体管的有源层以及修复线；第二掩模过程，包括形成第一绝缘层，在所述第一绝缘层上顺序地堆叠第一传导层和第二传导层，并且同时对所述第一传导层和所述第二传导层进行构图，以形成所述薄膜晶体管的栅电极、扫描线、电源线以及像素电极图案；第三掩模过程，包括形成第二绝缘层和形成开口，使得所述第二绝缘层暴露所述有源层的源区域和漏区域以及所述像素电极图案，以形成所述第三掩模过程所产生的结构；以及第四掩模过程，包括在所述第三掩模过程所产生的结构上形成第三传导层，对所述第三传导层进行构图，以形成所述薄膜晶体管的源电极和漏电极、数据线和像素电极。
在执行所述第二掩模过程之后，可在所述源区域和漏区域上掺杂离子杂质。
所述修复线可以第一方向排列并可与所述数据线具有至少一个交叉点。
所述修复线可以是多条修复线之一，所述多条修复线中的至少一条位于像素区域中的所述扫描线的第一侧，所述多条修复线中的至少另一条位于所述像素区域中的所述电源线的与所述第一侧相对的第二侧。
所述修复线可以第二方向排列并可与所述扫描线和所述电源线具有至少一个交叉点。
所述数据线可包括与第一像素电耦合的第一数据线、与第二像素电耦合的第二数据线以及与第三像素电耦合的第三数据线，以及所述修复线可以为多条修复线之一，所述多条修复线中每一条分别排列在每一条数据线的一侧并与所述数据线基本平行，从而跨越相邻的两个像素区域。
所述修复线可包括：第一修复线，以第一方向排列并与所述数据线具有至少一个交叉点；以及第二修复线，以第二方向排列并与所述扫描线和所述电源线具有至少一个交叉点，所述第一修复线和所述第二修复线彼此交叉。
所述第一修复线可以是多条第一修复线之一，所述多条第一修复线中至少一条位于像素区域中的所述扫描线的第一侧，所述多条第一修复线中的至少另一条位于所述像素区域中的所述电源线的与所述第一侧相对的第二侧。
所述数据线可包括与第一像素电耦合的第一数据线、与第二像素电耦合的第二数据线以及与第三像素电耦合的第三数据线，以及所述第二修复线可以为多条第二修复线之一，所述多条第二修复线中的每一条分别排列在每一条数据线的一侧并与所述数据线基本平行，从而跨越相邻的两个像素区域。
附图说明
通过参照附图对示例性实施方式进行详细描述，本发明的特征将变得显而易见，在附图中：
图1示出根据示例性实施方式的薄膜晶体管阵列衬底的示意性底视图；
图2示出沿图1中的线I-I’和II-II’所取的剖视图；
图3A示出具有缺陷的图1中的薄膜晶体管阵列衬底的示意性底视图；
图3B示出图3A的薄膜晶体管阵列衬底的示意性底视图，描绘了示例性的缺陷修复过程；
图4至图7B示出描述制造图1和图2所示的薄膜晶体管的方法的示意性剖视图；
图8示出根据示例性实施方式的薄膜晶体管阵列衬底的示意性底视图；
图9A示出具有缺陷的图8中的薄膜晶体管阵列衬底的示意性底视图；
图9B示出图9A的薄膜晶体管阵列衬底的示意性底视图，描绘了示例性的缺陷修复过程；
图10示出根据示例性实施方式的薄膜晶体管阵列衬底的示意性底视图；
图11A示出具有缺陷的图10中的薄膜晶体管阵列衬底的示意性底视图；
图11B示出图11A的薄膜晶体管阵列衬底的示意性底视图，描绘了示例性的缺陷修复过程。
具体实施方式
现在，将在下文中参照附图对示例性实施方式进行更充分地描述；然而，实施方式可以不同的形式实施，并且不应被解释为对本文所列出的实施方式的限制。相反，提供了这些实施方式以使得本公开为全面且完整的，并将本发明的范围充分传输给本领域技术人员。这并不意味着将实施方式限制为实际的具体模式，可以理解，不背离本发明的精神和技术范围的所有改变、等同物和替代物都包含在实施方式中。在说明书中，当被认为可能不必要地模糊了实施方式的实质时，则省略了相关技术的某些详细解释。
尽管用语诸如“第一”、“第二”等可被用于描述多个部件，但这些部件不应被上述用语所限制。上述用语仅用于将一个部件与另一个部件进行区别。本说明书中使用的用语仅用于描述具体的实施方式，而不对这些实施方式进行限制。本文使用的单数形式的表达包括复数形式的表达，除非在文中清楚地具有不同意义。在本说明书中，还可以理解用语诸如“包括（including）”或“具有（having）”等旨在指示说明书中公开的特征、数量、步骤、操作、部件、部分或其组合的存在，而不是旨在排除一个或多个其它特征、数量、步骤、操作、部件、部分或其组合的可能存在或添加。
如本文所使用的用语“和/或”包括一个或多个相关列出项的任何及所有组合。当词组诸如“至少一个”位于一列元件前时，修饰整列元件而不是修饰该列中的单个元件。
在附图中，出于清楚说明的目的可对层和区域的尺寸进行夸张。可以理解，当层或元件被称为位于另一层或衬底“上”时，该层或元件可直接位于另一层或衬底上，或者也可存在中间层。此外，可以理解，当层被称为位于两层“之间”时，该层可以是两层之间仅有的层，或者也可存在一个或多个中间层。贯穿全文，相似的参考数字表示相似的元件。
图1示出根据示例性实施方式的薄膜晶体管阵列衬底1的示意性底视图。图2示出沿图1中的线I-I’和II-II’所取的剖视图。也就是说，图1示出衬底的底面，示出通过底面形成在衬底正面上的装置。
图1和图2示出安装在有机发光显示装置中的薄膜晶体管阵列衬底1。然而，实施方式并不限于此。例如，如果薄膜晶体管阵列衬底1包括液晶显示装置而不是有机发光装置OLED，则图1和图2的薄膜晶体管阵列衬底1可以是安装在液晶显示装置中的薄膜晶体管阵列衬底。
参照图1和图2，薄膜晶体管阵列衬底1可包括扫描线S、数据线D、电源线E、薄膜晶体管dTFT和sTFT中的至少一个、至少一个电容器Cap以及有机发光装置OLED。扫描线S和电源线E可排列为以第一方向（图1的横向方向）延伸，数据线D可排列为以第二方向（图1的纵向方向）延伸。彼此交叉的扫描线S和数据线D限定像素区域P。图1示出多条扫描线S、电源线E和数据线D，这些线分别与多个像素区域P中的每一个电连接。在像素区域P中可布置薄膜晶体管dTFT或sTFT、电容器Cap以及有机发光装置OLED。
薄膜晶体管dTFT和/或sTFT可包括有源层212、栅电极210、以及源电极和漏电极217b、217a。有源层212可形成在衬底10上并可包括半导体材料。栅电极210可包括下电极214和上电极215。下电极214可使用与有机发光装置OLED的像素电极114（将在下文中进行描述）相同的材料形成在与像素电极114相同的层上。上电极215可由低阻传导材料形成。
第一绝缘层13（即栅绝缘层）可插在有源层212与栅电极210之间。第二绝缘层16（即层间绝缘层）可插在栅电极210与源电极217b和漏电极217a之间。掺有高浓度杂质的源区域212b和漏区域212a可分别形成在有源层212的侧部，并可分别通过穿过第一绝缘层13和第二绝缘层16的接触孔C1和C2与源电极217b和漏电极217a电连接。第三绝缘层18可形成在源电极217b和漏电极217a上。出于方便描述的目的，在图2中仅示出驱动薄膜晶体管dTFT。然而，开关薄膜晶体管sTFT可具有与驱动薄膜晶体管dTFT相同的截面结构。
扫描线S和电源线E可使用与薄膜晶体管TFT的栅电极210相同的材料形成在与栅电极210相同的层上。扫描线S和电源线E可在形成薄膜晶体管TFT的栅电极210的过程中被同时构图，这将在下文中进行描述。例如，扫描线S可与开关薄膜晶体管sTFT的栅电极210电连接并可传输用于开启开关薄膜晶体管sTFT的扫描信号。此外，电源线E可与驱动薄膜晶体管dTFT的源电极217b或漏电极217a电连接，并可提供运行有机发光装置OLED的第一电源电压ELVDD。
数据线D可使用与薄膜晶体管TFT的源电极217b和漏电极217a相同的材料形成在与源电极217b和漏电极217a相同的层上。数据线D可在形成薄膜晶体管TFT的源电极217b和漏电极217a的过程中被构图，这将在下文中进行描述。例如，数据线D可与开关薄膜晶体管sTFT的源电极或漏电极电连接，并可将数据信号传输至电容器Cap。
电容器Cap可与开关薄膜晶体管sTFT电连接，并且即使在开关薄膜晶体管sTFT关闭之后也可存储施加至驱动薄膜晶体管dTFT的信号。
有机发光装置OLED可与驱动薄膜晶体管dTFT电连接，从而发光，并且有机发光装置OLED包括像素电极114、面对像素电极114的相对电极119以及插在像素电极114与相对电极119之间的中间层118。像素电极114可与栅电极210的下电极214形成在相同的层上。如果有机发光装置OLED为朝向衬底10发光的底部发光型装置，则像素电极114可以是透光性电极，相对电极119可以是反光性电极。由此，像素电极114和下电极214可包括透明传导氧化物（TCO）。如果有机发光装置OLED为以远离衬底10的方向发光的顶部发光型装置，则像素电极114可以是包括半透射金属层的反光性电极，相对电极119可以是透光性电极。可替换地，有机发光装置OLED可以是双面发光型装置，其通过将顶部发光型装置与底部发光型装置结合来以两个方向发光。
根据示例性实施方式，修复线R可与薄膜晶体管TFT的有源层212布置在相同的层上。修复线R可由与有源层212相同材料的半导体材料形成。如图2所示，修复线R可形成在衬底10上，第一绝缘层13可插在修复线R、扫描线S与电源线E之间，从而例如使它们之间绝缘。修复线R可在形成薄膜晶体管TFT的有源层212的过程中被构图，这将在下文中进行描述。因此，可不需要形成修复线R的单独的掩模过程。
图1所示的修复线R可按照与扫描线S和电源线E（图1的横向方向）相同的方向（例如第一方向）排列。修复线R可排列为与数据线D交叉。也就是说，修复线R与数据线D具有至少一个交叉点。至少一条修复线R可布置在像素区域P中。修复线R之一可布置在扫描线S的第一侧，另一条修复线R可布置在电源线E的与第一侧相对的第二侧。
当例如在扫描线S与数据线D之间或在电源线E与数据线D之间发生短路时，图1的修复线R可被用于修复数据线D。
图3A示出具有缺陷的图1的薄膜晶体管阵列衬底的示意性底视图，图3B示出图3A的薄膜晶体管阵列衬底的示意性底视图，该底视图示出缺陷的修复过程。也就是说，图3A和图3B示出衬底的底面，通过底面示出了形成在衬底的正面上的装置。
参照图3A，在制造薄膜晶体管阵列衬底1的过程中，在数据线D与扫描线S的交叉点可发生短路。然而，实施方式并不限于此，例如，短路还可发生在数据线D与电源线E的交叉点。
参照图3B，可通过包括以下步骤的过程修复短路，例如i）确认发生短路的交叉点，ii）通过使用激光束切断交叉点附近的数据线D来断开交叉点，iii）布置传导交叉条C，以使交叉点附近的一对修复线R1和R2彼此电连接，并且焊接修复线R1和R2与交叉条C的交叠部分，iv）切掉修复线R1和R2的不必要的部分，以及v）将从交叉点断开的数据线D的两端电连接至修复线R1和R2。就此而言，不必要的部分指的是修复线R可与没有发生短路的另一数据线D交叠的部分。可通过切掉修复线R的不必要的部分降低和/或防止可发生在另一数据线D与修复线R的交叠部分的信号干扰的可能性。因此，来自数据线D一端的数据信号可依次经过布置在扫描线S的第一侧的修复线R1、交叉条C以及布置在电源线E的与第一侧相对的第二侧的修复线R2，以到达数据线D的另一端。
根据示例性的实施方式，当扫描线S与数据线D之间或电源线E与数据线D之间发生的短路被修复时，可使用这样的修复线R，该修复线R布置在与短路的线路处于其上的层不同的层上。就此而言，不同的层指的是通过使用不同的过程或在不同的绝缘层上形成的层。如果修复线R与短路的线路布置在相同的层上，则可不需要和/或不要求用于修复线R的空间，由此减少孔径比。在包括底部发光型有机发光装置OLED的薄膜晶体管阵列衬底1中，有机发光装置OLED不能与包括线路的另一装置交叠，因此可减小孔径比。因此，需要对准修复线R的设计来防止孔径比的下降。因此，当修复线R排列在与薄膜晶体管TFT的有源层212相同的层上时，根据示例性实施方式，导线之间的短路可以被有效地修复，而无需执行单独的掩模过程并且可以防止孔径比的下降。
图4至图7B示出示意性的剖视图，用于描述制造图1和图2的薄膜晶体管阵列衬底1的方法。掩模过程（将在下文中进行描述）包括一系列阶段，其可包括涂覆光刻胶、掩模、曝光、蚀刻以及分层。
首先，如图4所示，辅助层11可形成在衬底10上。衬底10可以是透明衬底，例如包括聚对苯二甲酸乙二醇酯（PET）、聚萘二甲酸乙二醇酯（PEN）、聚酰亚胺和/或类似物的玻璃衬底或塑料衬底。
辅助层11可形成在衬底10上。辅助层11（例如障碍层、阻挡层和/或缓冲层）可降低杂质离子扩散至衬底10的可能性和/或防止杂质离子扩散至衬底10；并可降低水分或外部空气进入衬底10的可能性和/或防止水分或外部空气进入衬底10；以及可使衬底10的表面平坦。辅助层11可具有由例如SiO2和/或SiNx形成的单层或多层结构，并可通过使用各种沉积方法来形成，例如等离子体增强化学气相沉积（PECVD）、常压化学气相沉积（APCVD）以及低压化学气相沉积（LPCVD）。
有源层212和修复线R可形成在辅助层11上。具体地，非晶硅层（未示出）可沉积在辅助层11上，然后可将非晶硅层结晶，以形成多晶硅层（未示出）。非晶硅层可通过使用各种方法来结晶，例如快速热退火（RTA）、固相晶化法（SPC）、准分子激光退火（ELA）、金属诱导晶化法（MIC）、金属诱发侧向晶化法（MILC）以及连续侧向结晶法（SLS）。然后，可通过执行使用第一掩模（未示出）的掩模过程将多晶硅层构图成薄膜晶体管TFT的有源层212和修复线R。
然后，如图5A所示，第一绝缘层13、第一传导层14以及第二传导层15可依次形成在其上形成有有源层212的衬底10的整个表面上。
第一绝缘层13可例如通过使用PECVD、APCVD、LPCVD或类似方法通过沉积无机绝缘材料例如SiOx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZrO2、钛酸钡锶（BST）以及锆钛酸铅（PZT）中的至少一种来形成。第一绝缘层13可运行为薄膜晶体管TFT的有源层212与栅电极210之间的薄膜晶体管TFT的栅绝缘层。
例如，第一传导层14可包括氧化铟锡（ITO）、氧化铟锌（IZO）、氧化锌（ZnO）、氧化铟（In2O3）、氧化铟镓（IGO）以及氧化铝锌（AZO）中的至少一种材料。第一传导层14可被构图成像素电极114、下电极214以及扫描线S和电源线E的下层。当布置在薄膜晶体管阵列衬底1上的有机发光装置OLED为朝向衬底10发光的底部发光型有机发光装置OLED时，像素电极114需要为透明电极。因此，用于形成像素电极114的第一传导层14可由透明传导氧化物TCO形成。
第二传导层15可具有单层或多层结构，包括铝（Al）、铂（Pt）、钯（Pd）、银（Ag）、镁（Mg）、金（Au）、镍（Ni）、钕（Nd）、铱（Ir）、铬（Cr）、锂（Li）、钙（Ca）、钼（Mo）、钛（Ti）、钨（W）以及铜（Cu）中的至少一种。第二传导层15可具有钼-铝-钼结构。然后，第二传导层15可被构图成上电极215、扫描线S以及电源线E的上层。
然后，如图5B所示，可形成像素电极图案110、栅电极210、扫描线S以及电源线E。具体地，形成在衬底10的整个表面上的第一传导层14和第二传导层15可通过执行使用第二掩模（未示出）的掩模过程来构图。
像素电极图案110可形成在将形成有机发光装置OLED的区域上，扫描线S和电源线E可形成在将形成导线的区域上。
栅电极210可被形成为与有源层212的中央相对应。可通过使用栅电极210作为自对准掩模而掺杂n型或p型杂质，将源区域212b和漏区域212a形成在有源层212的侧部。与栅电极210对应的有源层212的中央将成为未掺杂的沟道区212c。例如，n型或p型杂质可以是硼（B）或磷（P）离子。
可通过在修复线R上掺杂n型或p型杂质提高修复线R的传导性，例如，从而可在修复线R由于导线之间的短路传输信号时提高信号传输质量。
然后，如图6A所示，第二绝缘层16可形成在图5B所产生的结构上。
可由包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZrO2、BST以及PZT中至少一种的无机绝缘材料形成第二绝缘层16。第二绝缘层16的厚度可足够厚，例如可厚于第一绝缘层13的厚度，从而执行作为栅电极210与源电极217b和漏电极217a之间的层间绝缘层的功能。第二绝缘层16不仅可由上述无机绝缘材料形成，还可由有机绝缘材料形成，或通过交替堆叠有机绝缘材料和无机绝缘材料来形成。
然后，如图6B所示，第一绝缘层13和/或第二绝缘层16可被构图为形成接触孔C1和C2以及开口H。具体地，可通过执行使用第三掩模（未示出）的掩模过程，对第一绝缘层13和/或第二绝缘层16构图。
在本文中，接触孔C1和C2可被形成为暴露有源层212的源区域212b和漏区域212a的一部分。开口H可被形成为部分暴露像素电极图案110。与形成有导线的区域相对应的第二绝缘层16可使上部的数据线D与下部的修复线R、电源线E以及扫描线S之间绝缘。如果与形成有导线的区域相对应的第二绝缘层16没有足够的厚度或没有被均匀地形成，则如图3A所示的导线之间会发生短路。
然后，如图7A所示，第三传导层17可形成在衬底10的整个表面上，以覆盖第二绝缘层16。第三传导层17可由与上述第二传导层15相同的材料形成。然而，实施方式并不限于此，例如，第三传导层17也可由各种传导材料形成。传导材料可被沉积为所具有的厚度足以填满接触孔C1和C2以及开口H。
然后，如图7B所示，可形成源电极217b和漏电极217a以及数据线D，形成在像素电极图案110上的第二传导层115可被移除，以形成像素电极114。具体地，可通过执行使用第四掩模（未示出）的掩模过程对第三传导层17进行构图。就此而言，源电极217b可通过接触孔C2与源区域212b电连接，漏电极217a可通过接触孔C1与漏区域212a电连接。
如果形成源电极217b和漏电极217a的第三传导层17与形成像素电极图案110的第二传导层115的材料相同，则源电极217b和漏电极217a可与像素电极114同时形成。然而，如果第三传导层17和第二传导层15由不同的材料形成，则可在形成源电极217b和漏电极217a之后，通过进行进一步的蚀刻形成像素电极114。具体地，可通过将由开口H暴露的、形成在像素电极图案110上的第二传导层115移除而形成像素电极114。
如果与形成有导线的区域相对应的第二绝缘层16没有足够的厚度或没有均匀地形成，则在数据线D与扫描线S或电源线E之间会产生短路。
然后，虽然在本文中没有示出，但具有暴露像素电极114的开口的像素限定层18（图2）可形成在衬底10上，并且包括有机发光层的中间层118（图2）可形成在像素电极114上。最终，相对电极119（图2）可沉积在衬底10的表面上（例如整个表面）作为公共电极，由此制造出包括有机发光装置OLED的薄膜晶体管阵列衬底1。
图8示出根据另一示例性实施方式的薄膜晶体管阵列衬底2的示意性底视图。图9A示出具有缺陷的图8的薄膜晶体管阵列衬底2的示意性底视图，图9B示出图9A的薄膜晶体管阵列衬底2的示意性底视图，其中示出缺陷的示例性修复过程。也就是说，图8至图9B示出衬底的底面，通过衬底的底面示出了形成在衬底的正面上的装置。
图8所示的根据示例性实施方式的薄膜晶体管阵列衬底2具有与图1所示的薄膜晶体管阵列1不同的排列。与根据前述示例性实施方式的其他元件相对应的当前示例性实施方式的其它元件在其构造和操作方面是相同的，因此这里省略了其具体描述。
参照图8，修复线R可布置在与薄膜晶体管TFT的有源层212相同的层上，并可由与有源层212相同的材料（例如半导体材料）形成。因此，可不需要用于形成修复线R的单独的掩模过程。
图8示出的修复线R可以与数据线D（图8中的纵向方向）相同的方向（如第二方向）排列。此外，修复线R可被排列成与扫描线S和电源线E交叉。也就是说，修复线R与扫描线S和电源线E可具有至少一个交叉点。至少一条修复线R可被布置在相邻的像素区域P的上方，从而与数据线D基本平行。如果存在多条数据线D1、D2和D3，其分别向像素区域P1、P2和P3提供不同的数据信号，则多条修复线R1、R2、R3和R4可布置在数据线D1、D2和D3中每一条的一侧。
例如，在图8中，第一数据线D 1可与第一像素区域P1电耦合，第二数据线D2可与第二像素区域P2电耦合，以及第三数据线D3可与第三像素区域P3电耦合。就此而言，第一修复线R1可布置在第一数据线D1的第一侧，第二修复线R2可布置在第一数据线D1与第二数据线D2之间，第三修复线R3可布置在第二数据线D2与第三数据线D3之间，以及第四修复线R4可布置在第三数据线D3的与第一侧相对的第二侧。
当扫描线S与数据线D之间或电源线E与数据线D之间发生短路时，图8的修复线R可用于修复扫描线S或电源线E。
参照图9A，在例如制造薄膜晶体管阵列衬底2的过程中，短路可发生在数据线D与扫描线S的交叉点处。然而，实施方式并不限于此，例如短路也可发生在数据线D与电源线E的交叉点处。
参照图9B，可通过包括以下步骤的过程来修复短路，例如（i）确认发生短路的交叉点，（ii）通过使用激光束切断交叉点附近的扫描线S来断开交叉点的连接，（iii）布置传导交叉条C，以使交叉点附近的一对修复线R1和R2彼此电连接，并且焊接修复线R1和R2与交叉条C的交叠部分，（iv）切掉修复线R1和R2的不必要的部分，以及（v）将从交叉点断开的扫描线S的两端电连接至修复线R1和R2。就此而言，不必要的部分指的是修复线R1和R2可与电源线E交叠的部分。可通过切掉修复线R1和R2的不必要的部分降低和/或防止可发生在电源线E与修复线R1和R2的交叠部分的信号干扰的可能性。因此，来自扫描线S一端的扫描信号可依次经过布置在数据线D1的第一侧的修复线R1、交叉条C以及布置在数据线D的与第一侧相对的第二侧的修复线R2，以到达扫描线S的另一端。
根据当前的实施方式，当扫描线S与数据线D之间或电源线E与数据线D之间的短路被修复时，可使用这样的修复线R，该修复线R布置在与短路的线路处于其上的层不同的层上。因此，当修复线R排列在与薄膜晶体管TFT的有源层212相同的层上时，根据当前的示例性实施方式，导线之间的短路可被有效地修复而无需执行单独的掩模过程，并且可防止孔径比减小。
图10示出根据另一示例性实施方式的薄膜晶体管阵列衬底3的示意性底视图。图11A示出具有缺陷的图10的薄膜晶体管阵列衬底3的示意性底视图，图11B示出图11A的薄膜晶体管阵列衬底3的示意性底视图，其中示出示例性的缺陷修复过程。也就是说，图10至图11B示出衬底的底面，通过底面示出了形成在衬底的正面上装置。
图10所示的根据示例性实施方式的薄膜晶体管阵列衬底3可具有与图1所示的薄膜晶体管阵列1不同的排列。与根据前述示例性实施方式的其他元件相对应的当前示例性实施方式的其它元件在其构造和操作方面是相同的，因此这里省略了其具体描述。
参照图10，修复线R可布置在与薄膜晶体管TFT的有源层212相同的层上，并可由与有源层212相同的材料（例如半导体材料）形成。因此，可不需要用于形成修复线R的单独的掩模过程。
图10示出的修复线R包括第一修复线R1和第二修复线R2。第一修复线R1可与第二修复线R2具有至少一个交叉点。
第一修复线R1可以与扫描线S和电源线E（图10中的横向方向）相同的方向（如第一方向）排列。此外，第一修复线R1可被排列成与数据线D交叉。至少一条第一修复线R1可被布置在像素区域P中。第一修复线R1之一可布置在扫描线S的第一侧，另一条第一修复线R1可布置在电源线E的与第一侧相对的第二侧。
第二修复线R2可以与数据线D（图10中的纵向方向）相同的方向（如第二方向）排列。此外，第二修复线R2可被排列成与扫描线S和电源线E交叉。至少一条第二修复线R2可被布置在相邻的像素区域P1、P2和P3上方，从而与数据线D基本平行。如果存在多条数据线D1、D2和D3，其分别向像素区域P1、P2和P3提供不同的数据信号，则多条第二修复线R2可布置在数据线D1、D2和D3中每一条的一侧。
当扫描线S与数据线D之间或电源线E与数据线D之间发生短路时，图10的第一修复线R1和第二修复线R2可被用于修复数据线D、扫描线S或电源线E。
参照图11A，在例如制造薄膜晶体管阵列衬底3的过程中，短路可发生在数据线D与扫描线S的交叉点处。然而，实施方式并不限于此，例如短路也可发生在数据线D与电源线E的交叉点处。
参照图11B，可通过包括以下步骤的过程来修复短路，例如（i）确认发生短路的交叉点，（ii）通过使用激光束切断交叉点附近的扫描线S来断开交叉点的连接，（iii）焊接一对第二修复线R21和R22与扫描线S在交叉点附近的交叠部分，使得一对第二修复线R21和R22与扫描线S彼此电连接，以及（iv）切掉一对第二修复线R21和R22的不必要的部分。
根据图11B所示的示例性实施方式，可不需要和/或要求单独的交叉条。就此而言，不必要的部分指的是第二修复线R21和R22可与电源线E交叠的部分。此外，第一修复线R11和R12的不必要的部分指的是第一修复线R11和R12可与另一区域（不用于修复交叉点）的第二修复线R23和R24交叠的部分。因此，来自扫描线S的一端的扫描信号可顺序地经过布置在数据线D1的第一侧的第二修复线R21、第一修复线R11以及布置在数据线D的与第一侧相对的第二侧的第二修复线R22，从而到达扫描线S的另一端。
根据示例性实施方式，当扫描线S与数据线D之间或电源线E与数据线D之间的短路被修复时，可使用这样的修复线R，该修复线R布置在与短路线路处于其上的层不同的层上。因此，当修复线R排列在与薄膜晶体管TFT的有源层212相同的层上时，导线之间的短路可被有效地修复而无需执行单独的掩模过程，并且可防止孔径比减小。
虽然附图中示出了预定数量的薄膜晶体管和电容器，但附图仅为了方便说明，只要根据实施方式的掩模过程的数量不增加，实施方式就可包括例如多个薄膜晶体管和多个电容器。
通过总结和回顾，平板显示装置可包括连接其中的薄膜晶体管和电容器的导线。根据薄膜晶体管与电容器之间的连接关系，导线可布置在不同的层上。导线可在预定的区域中彼此交叠。在导线呈彼此交叠关系的区域中，在上导线与下导线之间可发生短路。在40英寸的平板显示装置或更大的装置中，将导线之间发生的短路视为整个平板显示装置的缺陷可能是不经济的。因此，对修复导线之间发生的短路进行了研究。
实施方式（例如上述示例性实施方式）涉及薄膜晶体管阵列衬底以及其制造方法，薄膜晶体管阵列衬底包括修复线，修复线布置在与常引起短路的导线所处的层不同的层上。实施方式提供了布置在与常引起短路的导线所处的层不同的层上的修复线，从而例如不减小孔径比。此外，可以通过在与薄膜晶体管的有源层所处的层相同的层上布置修复线来制造修复线，而不执行额外的掩模过程。
本文公开了示例性实施方式，虽然采用了术语，但术语仅用于且被解释为一般的、说明性的意义，而并不用于限制。在一些示例中，在提交本申请时，对于本领域技术人员而言显而易见的是，参照特定实施方式描述的特征、特点和/或元件可单独使用或与参照其它实施方式描述的特征、特点和/或元件结合使用，除非另有具体说明。因此，本领域技术人员可以理解，可进行形式和内容上的各种改变而不背离随后的权利要求中所列出的本发明的精神和范围。

Claims (20)

1.薄膜晶体管阵列衬底，包括：
薄膜晶体管，位于衬底上的像素区域中，所述薄膜晶体管包括有源层、具有下电极和上电极的栅电极、源电极和漏电极、插在所述有源层与所述栅电极之间的第一绝缘层、以及插在所述栅电极与所述源电极和漏电极之间的第二绝缘层；
第一线和第二线，与所述栅电极位于相同的层上，所述第一线和所述第二线包括与所述栅电极相同的材料且以第一方向排列；
第三线，与所述第一线交叉，以限定像素区域，所述第三线与所述源电极和漏电极位于相同的层上，并包括与所述源电极和漏电极相同的材料，并且所述第三线以第二方向排列；
修复线，与所述有源层位于相同的层上，所述修复线包括与所述有源层相同的材料；以及
像素电极，位于所述像素区域中，所述像素电极与所述下电极位于相同的层上，并包括与所述下电极相同的材料。
2.如权利要求1所述的薄膜晶体管阵列衬底，其中，所述修复线以所述第一方向排列，并与所述第三线具有至少一个交叉点。
3.如权利要求2所述的薄膜晶体管阵列衬底，其中，所述修复线是多条修复线之一，所述多条修复线中的至少一条位于所述像素区域中的所述第一线的第一侧，所述多条修复线中至少另一条位于所述像素区域中的所述第二线的与所述第一侧相对的第二侧。
4.如权利要求1所述的薄膜晶体管阵列衬底，其中，所述修复线以所述第二方向排列，并与所述第一线和所述第二线具有至少一个交叉点。
5.如权利要求4所述的薄膜晶体管阵列衬底，其中，
所述第三线是多条第三线之一，所述多条第三线中的每一条均与第一像素、第二像素或第三像素电耦合，以及
所述修复线是多条修复线之一，所述多条修复线中的每一条分别排列在每一条第三线的一侧且与所述多条第三线平行，从而跨越相邻的两个像素区域。
6.如权利要求1所述的薄膜晶体管阵列衬底，其中，所述修复线包括：
第一修复线，以所述第一方向排列并与所述第三线具有至少一个交叉点；以及
第二修复线，以所述第二方向排列并与所述第一线和所述第二线具有至少一个交叉点，所述第一修复线和所述第二修复线彼此交叉。
7.如权利要求6所述的薄膜晶体管阵列衬底，其中，所述第一修复线是多条第一修复线之一，所述多条第一修复线中的至少一条位于所述像素区域中的所述第一线的第一侧，所述多条第一修复线中的至少另一条位于所述像素区域中的所述第二线的与所述第一侧相对的第二侧。
8.如权利要求6所述的薄膜晶体管阵列衬底，其中，
所述第三线是多条第三线之一，所述多条第三线中的每一条均与第一像素、第二像素或第三像素电耦合，以及
所述修复线是多条修复线之一，所述多条修复线中的每一条分别排列在每一条第三线的一侧且与所述多条第三线平行，从而跨越相邻的两个像素区域。
9.如权利要求1所述的薄膜晶体管阵列衬底，其中，所述有源层和所述修复线包括半导体材料。
10.如权利要求1所述的薄膜晶体管阵列衬底，其中，所述下电极和所述像素电极包括透明传导氧化物。
11.如权利要求10所述的薄膜晶体管阵列衬底，其中，所述透明传导氧化物包括氧化铟锡、氧化铟锌、氧化锌、氧化铟、氧化铟镓以及氧化铝锌中的至少一种。
12.制造薄膜晶体管阵列衬底的方法，包括：
第一掩模过程，包括在衬底上形成半导体层并对所述半导体层进行构图，以形成薄膜晶体管的有源层以及修复线；
第二掩模过程，包括形成第一绝缘层，在所述第一绝缘层上顺序地堆叠第一传导层和第二传导层，并且同时对所述第一传导层和所述第二传导层进行构图，以形成所述薄膜晶体管的栅电极、扫描线、电源线以及像素电极图案；
第三掩模过程，包括形成第二绝缘层和形成开口，使得所述第二绝缘层暴露所述有源层的源区域和漏区域以及所述像素电极图案，以形成所述第三掩模过程所产生的结构；以及
第四掩模过程，包括在所述第三掩模过程所产生的结构上形成第三传导层，对所述第三传导层进行构图，以形成所述薄膜晶体管的源电极和漏电极、数据线和像素电极。
13.如权利要求12所述的方法，其中，在执行所述第二掩模过程之后，在所述源区域和漏区域上掺杂离子杂质。
14.如权利要求12所述的方法，其中，所述修复线以第一方向排列并与所述数据线具有至少一个交叉点。
15.如权利要求14所述的方法，其中，所述修复线是多条修复线之一，所述多条修复线中的至少一条位于像素区域中的所述扫描线的第一侧，所述多条修复线中的至少另一条位于所述像素区域中的所述电源线的与所述第一侧相对的第二侧。
16.如权利要求12所述的方法，其中，所述修复线以第二方向排列并与所述扫描线和所述电源线具有至少一个交叉点。
17.如权利要求16所述的方法，其中，
所述数据线包括与第一像素电耦合的第一数据线、与第二像素电耦合的第二数据线以及与第三像素电耦合的第三数据线，以及
所述修复线为多条修复线之一，所述多条修复线中每一条分别排列在每一条数据线的一侧并与所述数据线平行，从而跨越相邻的两个像素区域。
18.如权利要求12所述的方法，其中，所述修复线包括：第一修复线，以第一方向排列并与所述数据线具有至少一个交叉点；以及第二修复线，以第二方向排列并与所述扫描线和所述电源线具有至少一个交叉点，所述第一修复线和所述第二修复线彼此交叉。
19.如权利要求18所述的方法，其中，所述第一修复线是多条第一修复线之一，所述多条第一修复线中至少一条位于像素区域中的所述扫描线的第一侧，所述多条第一修复线中的至少另一条位于所述像素区域中的所述电源线的与所述第一侧相对的第二侧。
20.如权利要求18所述的方法，其中，
所述数据线包括与第一像素电耦合的第一数据线、与第二像素电耦合的第二数据线以及与第三像素电耦合的第三数据线，以及
所述第二修复线为多条第二修复线之一，所述多条第二修复线中的每一条分别排列在每一条数据线的一侧并与所述数据线平行，从而跨越相邻的两个像素区域。
CN201210157234.8A 2011-08-29 2012-05-18 薄膜晶体管阵列衬底及其制造方法 Active CN102969363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0086563 2011-08-29
KR1020110086563A KR101916100B1 (ko) 2011-08-29 2011-08-29 박막트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN102969363A true CN102969363A (zh) 2013-03-13
CN102969363B CN102969363B (zh) 2016-12-14

Family

ID=47742337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210157234.8A Active CN102969363B (zh) 2011-08-29 2012-05-18 薄膜晶体管阵列衬底及其制造方法

Country Status (4)

Country Link
US (1) US8872181B2 (zh)
KR (1) KR101916100B1 (zh)
CN (1) CN102969363B (zh)
TW (1) TWI569452B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105629608A (zh) * 2016-01-15 2016-06-01 武汉华星光电技术有限公司 阵列基板结构及阵列基板断线修补方法
CN109002235A (zh) * 2014-06-10 2018-12-14 株式会社日本显示器 传感器装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117614B1 (ko) * 2013-10-18 2020-06-02 삼성디스플레이 주식회사 박막트랜지스터 기판 및 기판의 신호선 리페어 방법
KR102141204B1 (ko) * 2013-11-20 2020-08-05 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 리페어 방법
KR102262430B1 (ko) 2015-02-09 2021-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104597640B (zh) * 2015-02-12 2017-06-27 深圳市华星光电技术有限公司 阵列基板及其断线修补方法
KR102381288B1 (ko) 2015-03-04 2022-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102401983B1 (ko) 2015-09-30 2022-05-25 엘지디스플레이 주식회사 투명표시장치 및 투명표시패널
KR102523968B1 (ko) * 2016-02-17 2023-04-21 삼성디스플레이 주식회사 표시 장치
CN105759522B (zh) * 2016-05-11 2019-01-22 深圳市华星光电技术有限公司 Tft基板的断线修复方法
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN109659350B (zh) * 2019-02-01 2021-02-26 武汉华星光电半导体显示技术有限公司 一种像素结构
KR20230095366A (ko) * 2021-12-22 2023-06-29 엘지디스플레이 주식회사 투명 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664680A (zh) * 2003-12-03 2005-09-07 三星电子株式会社 用于显示器的薄膜晶体管阵列面板
US20060126004A1 (en) * 2004-12-14 2006-06-15 Samsung Electronics Co., Ltd. Thin film transistor array panel and repairing method therefor
CN101216644A (zh) * 2007-12-28 2008-07-09 昆山龙腾光电有限公司 液晶显示装置阵列基板及其缺陷修补方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675315B1 (ko) 1999-12-17 2007-01-26 엘지.필립스 엘시디 주식회사 액정표시장치
TWI236838B (en) * 2004-04-22 2005-07-21 Avision Inc Image acquisition device and method capable of rotating document images
KR20070117738A (ko) * 2006-06-09 2007-12-13 삼성전자주식회사 표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판
KR101246719B1 (ko) * 2006-06-21 2013-03-25 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20080026277A (ko) 2006-09-20 2008-03-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 리페어 방법
KR101269002B1 (ko) * 2006-10-25 2013-05-29 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US7884364B2 (en) * 2006-12-12 2011-02-08 Lg Display Co., Ltd. Array substrate, method of manufacturing the same, and method of repairing line in the same
TWI331247B (en) * 2007-12-13 2010-10-01 Au Optronics Corp Pixel sturctur and repairing method thereof
CN101614916B (zh) 2008-06-25 2012-05-30 北京京东方光电科技有限公司 Tft-lcd像素结构和液晶显示器修复断线的方法
KR101415788B1 (ko) 2008-07-21 2014-07-04 삼성디스플레이 주식회사 유기전계발광 표시장치의 배선수리방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664680A (zh) * 2003-12-03 2005-09-07 三星电子株式会社 用于显示器的薄膜晶体管阵列面板
US20060126004A1 (en) * 2004-12-14 2006-06-15 Samsung Electronics Co., Ltd. Thin film transistor array panel and repairing method therefor
CN101216644A (zh) * 2007-12-28 2008-07-09 昆山龙腾光电有限公司 液晶显示装置阵列基板及其缺陷修补方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109002235A (zh) * 2014-06-10 2018-12-14 株式会社日本显示器 传感器装置
CN109002235B (zh) * 2014-06-10 2021-07-27 株式会社日本显示器 传感器装置
CN105629608A (zh) * 2016-01-15 2016-06-01 武汉华星光电技术有限公司 阵列基板结构及阵列基板断线修补方法

Also Published As

Publication number Publication date
TWI569452B (zh) 2017-02-01
US20130048990A1 (en) 2013-02-28
US8872181B2 (en) 2014-10-28
TW201310657A (zh) 2013-03-01
KR20130023642A (ko) 2013-03-08
KR101916100B1 (ko) 2018-11-08
CN102969363B (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
CN102969363A (zh) 薄膜晶体管阵列衬底及其制造方法
US11843060B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
CN104600090B (zh) 有机发光二极管显示器
TWI559522B (zh) 有機發光顯示裝置及其製造方法
KR101875774B1 (ko) 유기발광표시장치 및 그 제조 방법
CN100487920C (zh) 薄膜晶体管和平板显示器以及它们的制造方法
KR101938760B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN1971902B (zh) 平板显示设备
US9064755B2 (en) Organic light-emitting display device and method of manufacturing the same
CN102903857B (zh) 有机发光显示装置及其制造方法
KR101880720B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102490881B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102131963B1 (ko) 유기 발광 표시 장치
CN1914737B (zh) 半导体元件及其制造方法和液晶显示器及其制造方法
CN104218061A (zh) 有机发光显示设备及其制造方法
US11355568B2 (en) Organic light emitting diode display device
US8993994B2 (en) Light-emitting device and organic light emitting display apparatus including the same
US20120050235A1 (en) Organic electroluminescence emitting display and method of manufacturing the same
US9406729B2 (en) Organic light emitting diode display device and method for repairing organic light emitting diode display
CN104183602A (zh) 薄膜晶体管阵列衬底、其制造方法以及包括薄膜晶体管阵列衬底的有机发光显示装置
US9070904B2 (en) Method of manufacturing organic light emitting diode display
CN100405610C (zh) 在接触孔中形成的配线分层结构，配线分层结构的制作方法，以及具有该配线分层结构的显示装置
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
KR102100373B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant