CN102955973A - 存储卡封装结构及存储卡的制备方法 - Google Patents
存储卡封装结构及存储卡的制备方法 Download PDFInfo
- Publication number
- CN102955973A CN102955973A CN 201110248234 CN201110248234A CN102955973A CN 102955973 A CN102955973 A CN 102955973A CN 201110248234 CN201110248234 CN 201110248234 CN 201110248234 A CN201110248234 A CN 201110248234A CN 102955973 A CN102955973 A CN 102955973A
- Authority
- CN
- China
- Prior art keywords
- chip
- base plate
- conductive metal
- metal frames
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
本发明提供了一种存储卡封装结构，包括通过封胶体封装的金属导线架底板、控制器芯片以及快闪存储器芯片，其中所述金属导线架底板上包括通过冲压或蚀刻而形成的单层导体线路且该金属导线架底板背面包括对外部接触连接的多个金手指，所述快闪存储器芯片位于所述金属导线架底板正面，所述控制器芯片的多个管脚与所述快闪存储器芯片的管脚通过封胶体内的导电材料电气连接且该控制器芯片的多个管脚通过封胶体内的导电材料电气连接到所述金手指。本发明还提供了一种对应的存储卡制造方法。本发明可省去半导体基板并减少导线量，从而显着节省存储卡的生产成本。
Description
技术领域
本发明涉及存储卡领域，更具体地说，涉及存储卡封装结构及存储卡的制备方法。
背景技术
随着手机与各种便携式产品的发展，小型存储卡市场快速成长，例如SD(Secure Digital)、Micro SD、MMC(Multi Media Card)、USB 2.0与USB 3.0接口存储卡(U盘)等。存储卡是一种高容量闪存电路模块，该电路模块可连接至一电子信息平台，例如个人计算机、手机、数码相机、多媒体浏览器等，用以存储各种数字多媒体数据，例如数码相片、视频数据或音频数据等。
现有的存储卡(例如Micro SD卡)包括有基板、快闪存储器芯片、控制器芯片以及被动组件，其中快闪存储器芯片、控制器芯片以及被动组件分别电连接到基板，且基板上包括与外界平台电连接的金手指，上述基板、快闪存储器芯片、控制器芯片以及被动组件通过封胶体封装为一体。
上述存储卡中，封装工艺中所采用基板由塑酯材料构成，且其中包含有电路连接线(通常为铜箔线路)，通过基板内的电路连接线实现控制器芯片与快闪存储器芯片、被动组件及金手指之间的电连接。由于基板材料本身的价格较高且加工工艺相对复杂，使得存储卡芯片的成本相对提高。另外，基片中的金线因为所有芯片皆需要绑线连接到基板相对行程较长，也会增加整体封装工艺的成本。
发明内容
本发明要解决的技术问题在于，针对上述存储卡成本较高的问题，提供一种成本较低的存储卡封装结构及存储卡的制备方法。
本发明解决上述技术问题的技术方案是，提供一种存储卡封装结构，包括通过封胶体封装的金属导线架底板、控制器芯片以及快闪存储器芯片，其中所述金属导线架底板上包括通过冲压或蚀刻而形成的单层导体线路且该金属导线架底板背面包括对外部接触连接的多个金手指，所述快闪存储器芯片位于所述金属导线架底板正面，所述控制器芯片的多个管脚与所述快闪存储器芯片的管脚通过封胶体内的导电材料电气连接且该控制器芯片的多个管脚通过封胶体内的导电材料电气连接到所述金手指。
在本发明所述的存储卡封装结构中，所述存储卡为SD卡，micro-SD卡USB2.0接口闪存盘或USB 3.0接口闪存盘。
在本发明所述的存储卡封装结构中，所述快闪存储器芯片通过芯片绑定在所述金属导线架底板正面，所述控制器芯片堆叠在所述快闪存储器芯片上。
在本发明所述的存储卡封装结构中，所述快闪存储器芯片及控制器芯片分别通过芯片绑定在所述金属导线架底板正面。
在本发明所述的存储卡封装结构中，所述控制器芯片集成有被动组件。
在本发明所述的存储卡封装结构中，所述金属导线架底板上还设有被动组件安装位且所述被动组件安装位焊接有被动组件，所述被动组件通过底板金属点绑线到控制器芯片的多个管脚完成电气连接。
在本发明所述的存储卡封装结构中，还包括芯片型被动组件且所述被动组件被芯片绑定于金属导线架底板之上，并通过该被动组件芯片上的管脚与控制器芯片的管脚电气连接。
本发明还提供一种存储卡的制备方法，包括以下步骤：
(a)通过冲压或蚀刻方式在金属导线架底板上加工出单层线路且该金属导线架底板的正面预留有芯片置放位置并于金属导线架底板背面金属表面处理出多个金手指；
(b)将快闪存储器芯片和控制器芯片绑定置于金属导线架底板正面之上；
(c)使用导电材料采用打线绑定工艺电气连接所述控制器芯片的多个管脚与所述快闪存储器芯片的管脚，并使用导电材料采用打线绑定工艺电气连接所述控制器芯片的多个管脚与所述金属导线架底板上的金手指；
(d)将所述金属导线架底板、控制器芯片以及快闪存储器芯片通过封胶体进行封装；
(e)将凝固后的封胶体裁切为预定形状的存储卡。
在本发明所述的存储卡的制备方法中，所述步骤(b)包括：将所述快闪存储器芯片通过芯片绑定在所述金属导电底板上并将所述控制器芯片堆叠在所述快闪存储器芯片上。
在本发明所述的存储卡的制备方法中，所述步骤(b)包括：将所述存储器芯片及控制器芯片分别通过芯片绑定在所述金属导线架底板正面。
本发明的存储卡封装结构及存储卡的制备方法，通过金属导线架底板代替半导体基板实现芯片固定，并通过打线绑定实现电气连接，可显着节省存储卡的生产成本。
附图说明
图1是本发明的存储卡封装结构第一实施例中金属导线架底板的示意图。
图2是本发明的图1中的金属导线架底板固定芯片及打线后的示意图。
图3是本发明的存储卡封装结构第一实施例的截面示意图。
图4是本发明的存储卡封装结构第二实施例中金属导线架底板的示意图。
图5是本发明的图4中的金属导线架底板固定芯片及打线后的示意图。
图6是本发明的存储卡封装结构第二实施例的截面示意图。
图7是本发明的存储卡封装结构第三实施例的截面示意图。
图8是本发明的存储卡封装结构第三实施例的示意图。
图9是本发明的存储卡封装结构第四实施例的截面示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1-3所示，是本发明存储卡封装结构第一实施例的示意图。在本实施例中，存储卡包括金属导线架底板(lead frame)、控制器芯片(controller die)14以及快闪存储器芯片(flash memory die)13，上述金属导线架底板、控制器芯片14以及快闪存储器芯片13通过封胶体17封装为一体。在本实施例中，为减少所需组件，可通过设计手段将控制器芯片14集成所有被动组件(例如当存储卡为Micro SD卡时，被动组件包括容阻组件；当存储卡为USB接口闪存盘时，即USB Flash Disk，被动组件可包括晶振及容阻组件)，从而使所有芯片组件减少到只剩控制器芯片14芯片与快闪存储器芯片13。
金属导线架底板上包括通过冲压或蚀刻而形成单层导体线路，在本实施例中，单层导体线路包括主体12及多个触片11，如图1所示。上述多个触片11在其反面形成对外部接触连接的多个金手指(Golden finger)16(例如通过在多个独立触片的下表面电镀金表面)，如图2所示。在封装完成并沿切割线18切割后，各个触片11相互独立，并与金属导线架底板的主体12分离，从而各个金手指16相互绝缘。
快闪存储器芯片13位于金属导线架底板的主体12的正面(upper side)并通过芯片绑定(die bond)的方式固定，控制器芯片14堆叠在快闪存储器芯片13的上表面。控制器芯片14的多个管脚(die pads)与快闪存储器芯片13的管脚(flashmemory die pads)通过封胶体内的导电材料15通过打线绑定(wire bonding)工艺电气连接，并且该控制器芯片14的多个管脚通过封胶体17内的导电材料15打线绑定工艺电连接到金属导线架底板的触片11的上表面(upper side)，由于触片11本身为导体，因此导电材料只需打到触片11的上表面，控制器芯片14的多个管脚即可电气连接到金手指16。上述导电材料可以为金线、铜线、铝线或合金线。
由于控制器芯片14的尺寸通常小于快闪存储器芯片13的尺寸，因此可通过多种方式实现堆叠及打线。例如，在图2中，可将控制器芯片14的管脚置于控制器芯片14的两条边上，控制器芯片13的其中一条边上的管脚直接打线连接到金属导线架底板的触片11、另一边的管脚连接到快闪存储器13的管脚。此外，也可将控制器芯片13的管脚集中在一条边上，并将其管脚分别打线连接到快闪存储器芯片13的管脚以及金属导线架底板的触片11的上表面。
当然，在实际应用中，金属导线架底板的主体12上可镂空，只要其能够实现快闪存储器芯片固定即可。
如图4-6所示，是本发明存储卡封装结构第二实施例的示意图。在本实施例中，存储卡包括金属导线架底板(lead frame)、控制器芯片(controller die)24以及快闪存储器芯片(flash memory die)23，上述金属导线架底板、控制器芯片24以及快闪存储器芯片23通过封胶体27封装为一体。
金属导线架底板上包括通过冲压或蚀刻而形成单层导体线路，在本实施例中，单层导体线路包括主体22、多个触片21及被动组件安装位29。上述多个触片11在其反面形成对外部接触连接的多个金手指(Golden finger)26(例如通过在多个独立触片的下表面电镀金表面)，如图4所示。在封装完成并沿切割线28切割后，触片21及被动组件安装位29相互独立，并与金属导线架底板的主体22分离，从而各个金手指26相互绝缘。
在本实施例中，快闪存储器芯片23以及控制器芯片24分别位于金属导线架底板的主体22的正面，并且控制器芯片24位于快闪存储器芯片23与触片21之间(在实际应用中，控制器芯片24与快闪存储器芯片23在金属导线架底板的主体22上的任意位置，只要适于打线即可)。控制器芯片24的的多个管脚(die pads)与快闪存储器芯片23的管脚(flash memory die pads)通过封胶体内的导电材料25通过打线绑定(wire bonding)工艺电气连接，并且该控制器芯片24的多个管脚通过封胶体27内的导电材料25打线绑定工艺电连接到金属导线架底板的触片21的上表面(upper side)，从而电气连接到位于金属导线架底板下面的金手指26。上述导电材料可以为金线、铜线、铝线或合金线。
如图7、8所示，为另一较佳的打线排布情形，其将控制器芯片24设于触片21的上表面，即位于金手指26的反面。控制器芯片24的管脚设计为一字型排列，即控制器芯片24的连接金手指26的管脚与连接快闪存储芯片23的管脚安排到同一侧并交错排列，如此有利于将打线长度最小化，并避免绑线间出现交错。由于该方式打线距离短，出错率低，可有效降低打线成本。该方式为USB接口闪存盘应用的最佳例，其打线方式与金属导线架底板位置排布亦可适用于microSD卡的金属导线架底板设计。当然其控制器芯片管脚设计亦需要根据需求规划成一字型，或两排交错型。
被动组件28直接贴片焊接到金属导线架底板的被动组件安装位29(图4、5示意只为说明用，其被动组件安装位29数量与控制器芯片24的设计有关，可以包括多个单位，最佳设计则为控制器芯片24集成所有元件，减少绑线，而不设立安装位)，并通过打线绑定(wire bonding)工艺经由金属底板上的金属接触点连接到控制器芯片24的多个管脚(Pads)。
特别地，上述被动组件28可为芯片型，集成有多个诸如电阻、电容和/或晶振等组件，并留有管脚(die pads)，上述管脚可以直接打线绑定到控制器芯片的管脚。
如图9所示，是本发明存储卡封装结构第四实施例的示意图。本实施例中的存储卡为USB接口闪存盘。该USB接口闪存盘包括金属导线架底板(leadframe)、被动组件36(该被动组件可为芯片型，集成有多个诸如电阻、电容和/或晶振等组件，并留有管脚，此为范例说明，其被动组件的数量与控制器芯片的设计有关，可以包括多个单位，最佳设计则为控制器芯片集成所有被动元件与起振电路)、控制器芯片(controller die)34以及快闪存储器芯片(flashmemory die)33，上述金属导线架底板、被动组件36、控制器芯片34以及快闪存储器芯片33通过封胶体38封装为一体。
金属导线架底板上包括通过冲压或蚀刻而形成的主体32、触片31。触片31的反面形成对外部接触连接的多个金手指(Golden finger)。被动组件36、快闪存储器芯片33、控制器芯片34分别位于金属导线架底板的主体32的正面，并且控制器芯片34位于快闪存储器芯片33与触片31的之间。控制器芯片34的的多个管脚(die pads)与快闪存储器芯片33的管脚(flash memory die pads)通过封胶体38内的导电材料35通过打线绑定(wire bonding)工艺电气连接；并且该控制器芯片34的多个管脚还通过封胶体38内的导电材料35打线绑定工艺电连接到触片31的上表面(upper side)，从而电气连接到位于金属导线架底板下面的金手指；该控制器芯片34的多个管脚还通过封胶体38内的导电材料35打线绑定工艺电连接到被动组件36的管脚。上述导电材料可以为金线、铜线、铝线或合金线。
被动组件26(此为范例说明，其被动组件的数量与控制器芯片的设计有关，可以包括多个单位，最佳设计则为控制器芯片集成所有被动元件)直接贴片焊接到金属导线架底板的被动组件安装位29，并通过打线绑定(wire bonding)工艺经由金属底板上的金属接触点连接到控制器芯片24的多个管脚(Pads)。
本发明还提供一种存储卡的制备工艺，具体包括以下步骤：
(1)首先通过冲压或蚀刻方式在金属导线架底板(lead frame)上加工出单层线路，该加工后的金属导线架底板的正面(upper side)预留有芯片置放位置及多个触片，并于所述多个触片的背面(down side)的金属表面处理出多个金手指(Golden fingers)，用于物理性与外界设备接触。
(2)将快闪存储器芯片(flash memory die)和控制器芯片芯片(controller die)绑定(die bonding)置于金属导线架底板(lead frame)正面(upper side)的芯片置放位置。
(3)使用导电材料采用打线绑定(wire bonding)电气连接控制器芯片的多个管脚与快闪存储器芯片(flash memory die)的管脚，并使用导电材料采用打线绑定(wire bonding)电气连接控制器芯片(controller die)的多个管脚与金属导线架底板(Lead frame)背面的金手指(golden finger)，形成对外物理电气连接。
(4)将金属导线架底板、控制器芯片以及快闪存储器芯片通过封胶体(Epoxy)进行封装(molding)。
(5)对封装体进行裁切，获得存储卡。
在上述工艺中，步骤(2)包括：将快闪存储器芯片通过芯片绑定(die bonding)在金属导电底板上并将控制器芯片堆叠(stack)在快闪存储器芯片上。
或者，上述工艺中，步骤(2)包括：将存储器芯片及控制器芯片分别通过芯片绑定(die bonding)在金属导电底板主体上，控制器芯片与快闪存储器芯片皆位于金属导线架底板之上。
上述步骤(2)中的控制器芯片可集成被动组件。若控制器芯片未集成被动组件，则需在步骤(1)中通过冲压或蚀刻方式在金属导线架底板上加工出被动组件安装位，并在步骤(2)中在被动组件安装位焊接被动组件。
本发明的上述工艺，可用于生产SD卡、Micro SD卡(即TF卡)、USB2.0接口闪存盘、USB3.0接口闪存盘等。
本发明通过使用金属导线架底板及打线绑定，节省了传统存储卡中的封装工艺中所采用的封装基板(substrate)，并且通过直接打线(die to die wire bonding)方式实现电连接，可显着节省连接导线的长度，进一步节省存储卡的生产成本。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种存储卡封装结构，其特征在于，包括通过封胶体封装的金属导线架底板、控制器芯片以及快闪存储器芯片，其中所述金属导线架底板上包括通过冲压或蚀刻而形成的单层导体线路且该金属导线架底板背面包括对外部接触连接的多个金手指，所述快闪存储器芯片位于所述金属导线架底板正面，所述控制器芯片的多个管脚与所述快闪存储器芯片的管脚通过封胶体内的导电材料电气连接且该控制器芯片的多个管脚通过封胶体内的导电材料电气连接到所述金手指。
2.根据权利要求1所述的存储卡封装结构，其特征在于，所述存储卡为SD卡、micro-SD卡USB2.0接口闪存盘或USB 3.0接口闪存盘。
3.根据权利要求1所述的存储卡封装结构，其特征在于，所述快闪存储器芯片通过芯片绑定在所述金属导线架底板正面，所述控制器芯片堆叠在所述快闪存储器芯片上。
4.根据权利要求1所述的存储卡封装结构，其特征在于，所述快闪存储器芯片及控制器芯片分别通过芯片绑定在所述金属导线架底板正面。
5.根据权利要求1-4中任一项所述的存储卡封装结构，其特征在于，所述控制器芯片集成有被动组件。
6.根据权利要求1-4中任一项所述的快闪存储卡封装结构，其特征在于，所述金属导线架底板上还设有被动组件安装位且所述被动组件安装位焊接有被动组件，所述被动组件通过底板金属点绑线到控制器芯片的多个管脚完成电气连接。
7.根据权利要求1-4中任一项所述的快闪存储卡封装结构，其特征在于，还包括芯片型被动组件且所述被动组件被芯片绑定于金属导线架底板之上，并通过该被动组件芯片上的管脚与控制器芯片的管脚电气连接。
8.一种存储卡的制备方法，其特征在于，包括以下步骤：
(a)通过冲压或蚀刻方式在金属导线架底板上加工出单层线路且该金属导线架底板的正面预留有芯片置放位置并于金属导线架底板背面金属表面处理出多个金手指；
(b)将快闪存储器芯片和控制器芯片绑定置于金属导线架底板正面之上；
(c)使用导电材料采用打线绑定工艺电气连接所述控制器芯片的多个管脚与所述快闪存储器芯片的管脚，并使用导电材料采用打线绑定工艺电气连接所述控制器芯片的多个管脚与所述金属导线架底板上的金手指；
(d)将所述金属导线架底板、控制器芯片以及快闪存储器芯片通过封胶体进行封装；
(e)将凝固后的封胶体裁切为预定形状的存储卡。
9.根据权利要求8所述的存储卡的制备方法，其特征在于，所述步骤(b)包括：将所述快闪存储器芯片通过芯片绑定在所述金属导电底板上并将所述控制器芯片堆叠在所述快闪存储器芯片上。
10.根据权利要求8所述的存储卡的制备方法，其特征在于，所述步骤(b)包括：将所述存储器芯片及控制器芯片分别通过芯片绑定在所述金属导线架底板正面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110248234 CN102955973A (zh) | 2011-08-24 | 2011-08-24 | 存储卡封装结构及存储卡的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110248234 CN102955973A (zh) | 2011-08-24 | 2011-08-24 | 存储卡封装结构及存储卡的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102955973A true CN102955973A (zh) | 2013-03-06 |
Family
ID=47764757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110248234 Pending CN102955973A (zh) | 2011-08-24 | 2011-08-24 | 存储卡封装结构及存储卡的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102955973A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110147206A (zh) * | 2019-05-23 | 2019-08-20 | 胡志强 | 一种存储卡及其数据传输方法 |
| CN112232469A (zh) * | 2020-09-29 | 2021-01-15 | 深圳宏芯宇电子股份有限公司 | 存储卡及电子设备 |
-
2011
- 2011-08-24 CN CN 201110248234 patent/CN102955973A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110147206A (zh) * | 2019-05-23 | 2019-08-20 | 胡志强 | 一种存储卡及其数据传输方法 |
| CN110147206B (zh) * | 2019-05-23 | 2022-02-15 | 胡志强 | 一种存储卡的数据传输方法 |
| CN112232469A (zh) * | 2020-09-29 | 2021-01-15 | 深圳宏芯宇电子股份有限公司 | 存储卡及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9412720B2 (en) | Semiconductor package having supporting plate and method of forming the same | |
| US9240393B2 (en) | High yield semiconductor device | |
| US9230942B2 (en) | Semiconductor device including alternating stepped semiconductor die stacks | |
| JP5032623B2 (ja) | 半導体記憶装置 | |
| JP5337110B2 (ja) | 半導体記憶装置 | |
| US10651146B2 (en) | Chip packaging structure and manufacturing method for the same | |
| CN103545280B (zh) | 多芯片封装体 | |
| US20090321952A1 (en) | Wire on wire stitch bonding in a semiconductor device | |
| EP2460181A1 (en) | Flexible circuit module | |
| US20100044861A1 (en) | Semiconductor die support in an offset die stack | |
| TWI599009B (zh) | 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法 | |
| KR20120130904A (ko) | 반도체 패키지 | |
| US7847380B2 (en) | Tape substrate and semiconductor module for smart card, method of fabricating the same, and smart card | |
| US20130015589A1 (en) | Chip-on-package structure for multiple die stacks | |
| US20100029046A1 (en) | Integrated circuit package system with concave terminal | |
| JPH03112688A (ja) | Ｉｃカード | |
| US8603865B2 (en) | Semiconductor storage device and manufacturing method thereof | |
| KR101005266B1 (ko) | 스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법,및 스마트 카드 | |
| CN103250246A (zh) | 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统 | |
| US11139277B2 (en) | Semiconductor device including contact fingers on opposed surfaces | |
| CN101017785A (zh) | 半导体堆栈结构及其制法 | |
| CN111564419B (zh) | 芯片叠层封装结构、其制作方法和电子设备 | |
| CN102955973A (zh) | 存储卡封装结构及存储卡的制备方法 | |
| CN202221585U (zh) | 存储卡封装结构 | |
| KR20140148273A (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130306 |