CN102955865A - 芯片物理版图的黑盒逻辑验证方法 - Google Patents

芯片物理版图的黑盒逻辑验证方法 Download PDF

Info

Publication number
CN102955865A
CN102955865A CN2011102390376A CN201110239037A CN102955865A CN 102955865 A CN102955865 A CN 102955865A CN 2011102390376 A CN2011102390376 A CN 2011102390376A CN 201110239037 A CN201110239037 A CN 201110239037A CN 102955865 A CN102955865 A CN 102955865A
Authority
CN
China
Prior art keywords
chip
black box
data set
opposing party
lvs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102390376A
Other languages
English (en)
Other versions
CN102955865B (zh
Inventor
潘炯
倪凌云
孙长江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110239037.6A priority Critical patent/CN102955865B/zh
Publication of CN102955865A publication Critical patent/CN102955865A/zh
Application granted granted Critical
Publication of CN102955865B publication Critical patent/CN102955865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种芯片物理版图的黑盒逻辑验证方法，包括以下步骤：第一步，对芯片进行BLACK BOX LVS检查；第二步，找出该工艺金属层信息和禁止布线层信息；第三步，识别出芯片中每个另一方IP的位置和名称；第四步，将这些另一方IP中的禁止布线层抽出，得到第一数据集；第五步，抽取出芯片中的金属层信息，利用第三步中获取的另一方IP的名称，将芯片中另一方IP内部的金属层信息进行剔除，得到第二数据集；第六步，对第一数据集和第二数据集进行“逻辑与”的操作；第七步，对比“逻辑与”的结果，找出短路点。本发明在用户对芯片做完BLACK BOX LVS之后，追加一步BLACK BOX上方金属连接性验证检查，能够避免客户电路与另一方IP短路的风险。

Description

芯片物理版图的黑盒逻辑验证方法
技术领域
本发明涉及一种芯片物理版图的验证方法，具体涉及一种芯片物理版图的黑盒逻辑验证方法。
背景技术
芯片版图设计结束后必须进行电路与版图的逻辑对比(LVS)，以确保版图与电路的一致性。目前市场上有多家EDA(电子辅助设计软件)厂商提供LVS工具。如图1所示，LVS的基本思路是对物理版图进行抽取，将抽取出的电路网表与设计的电路网表进行对比。
但是，某些芯片单元(例如IP)无法进行完整的LVS对比。例如，当IP由另一方提供，而该另一方未提供完整的IP内核物理版图，仅提供IP的PIN(输入输出端口)信息。这时，客户只能通过BLACK BOX(黑盒)LVS(Layout VersusSchematic版图与电路图对照)方法，将IP默认为一个黑盒，此时其内部电路将不会被检查，仅检查其输入输出端与周围电路的连接关系。也就是说，在使用空IP进行BLACK BOX LVS时，仅检查IP输入输出端的连接性，但是对于客户芯片电路伸入IP内部的连线，不作任何检查，当BLACK BOX LVS验证通过即当作芯片版图无问题，不在FAB(芯片制造工厂)进行全芯片版图LVS验证就进行流片。
这种BLACK BOX LVS方法可以解决客户无法获得IP物理版图数据时的LVS需求，但是如果作为唯一的物理版图验证手段，对含有另一方IP的己方芯片只做BLACK BOX LVS验证即进行流片，不再要求在Foundry(代工厂)端作完整芯片的LVS，这种行为存在一个潜在的风险，即芯片中客户的布线可能与另一方IP中的金属短路，但BLACK BOX LVS却无法检查出这类错误。而DRC(Design RuleCheck)也仅能检查出其中部分类型的错误。
如图2所示，客户做的Black Box LVS方法的输出结果会认为这种连接方法没有问题，因为两个端口都连接到了。但是在实际IP内核合成之后，会发现电源与地已经出现短接，如图3所示，并且DRC金属层次检查也不会报错。
发明内容
本发明所要解决的技术问题是提供一种芯片物理版图的黑盒逻辑验证方法，它可以防止芯片中的客户电路与另一方IP短路。
为解决上述技术问题，本发明芯片物理版图的黑盒逻辑验证方法的技术解决方案为，包括以下步骤：
第一步，对芯片进行BLACK BOX LVS检查；
第二步，建立各工艺层次库；通过建立的工艺层次库，找出该工艺金属层信息和禁止布线层信息，并将各工艺金属层的信息以及禁止布线层的信息进行储存；
第三步，读取芯片GDSII数据，以禁止布线层为识别特征，识别出芯片中每个另一方IP的位置和名称；
第四步，将这些另一方IP中的禁止布线层抽出，得到第一数据集；
第五步，抽取出芯片中的金属层信息，利用第三步中获取的另一方IP的名称，将芯片中另一方IP内部的金属层信息进行剔除，得到第二数据集；
第六步，对第一数据集和第二数据集依照工艺层次库的MAP关系进行“逻辑与”的操作；
第七步，对比第一数据集与第二数据集通过“逻辑与”的结果，检查芯片数据是否与另一方IP存在短路现象，并找出短路点。
所述另一方IP是任何没有实际版图，只能进行BLACK BOX LVS验证的IP。
本发明可以达到的技术效果是：
本发明通过对芯片物理版图的BLACK BOX LVS验证方法的缺陷进行补充，在用户对芯片做完BLACK BOX LVS之后，追加一步BLACK BOX上方金属连接性验证检查，能够避免客户电路与另一方IP短路的风险。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有技术将电路与版图进行逻辑对比(LVS)的原理示意图；
图2是现有技术采用Black Box LVS方法进行验证的示意图；
图3是电源与地出现短接的示意图；
图4是本发明芯片物理版图的黑盒逻辑验证方法的流程图。
具体实施方式
如图4所示，本发明芯片物理版图的黑盒逻辑验证方法，是对现有技术BLACKBOX LVS(黑盒子法版图逻辑比较)方法的改进，包括以下步骤：
第一步，利用现有技术，对芯片进行BLACK BOX LVS检查；
第二步，建立各工艺层次库；通过建立的工艺层次库，找出该工艺金属层信息和禁止布线层信息，并将各工艺金属层的信息以及禁止布线层的信息进行储存，以便程序利用进行接下来的步骤；
第三步，读取芯片GDSII数据，以禁止布线层为识别特征，识别出芯片中每个另一方IP的位置和名称；
另一方IP可以是任何没有实际版图，只能进行BLACK BOX LVS验证的IP；
禁止布线层为另一方IP中标明禁止客户(使用方)在上方进行金属布线的层次，通过这个层次，程序识别出IP模块，仅有IP模块才包含该层次；
第四步，将这些另一方IP中的禁止布线层抽出，得到第一数据集A；
默认禁止布线层为IP内金属区域，所有进入该区域的非IP内金属都为问题金属；
第五步，抽取出芯片中的金属层信息，利用第三步中获取的另一方IP的名称，将芯片中另一方IP内部的金属层信息进行剔除，得到第二数据集B；
由于IP内包含的金属信息会干扰验证，所以进行删除；
第六步，对第一数据集A和第二数据集B依照工艺层次库的MAP(图形)关系进行“逻辑与”的操作；
不同的禁止布线层禁止与之相对应的金属进行布线；
第七步，对比第一数据集A与第二数据集B通过“逻辑与”的结果，检查芯片数据是否与另一方IP存在短路现象，并找出短路点。
用户在Black BOX LVS后追加BLACK BOX上方金属连接性验证检查，可在通用物理版图工具中调用检查结果，马上就可以获知己方是否有布线侵犯另一方IP金属区域，能够有效地避免这方面的电路短路问题。

Claims (2)

1.一种芯片物理版图的黑盒逻辑验证方法，其特征在于，包括以下步骤：
第一步，对芯片进行BLACK BOX LVS检查；
第二步，建立各工艺层次库；通过建立的工艺层次库，找出该工艺金属层信息和禁止布线层信息，并将各工艺金属层的信息以及禁止布线层的信息进行储存；
第三步，读取芯片GDSII数据，以禁止布线层为识别特征，识别出芯片中每个另一方IP的位置和名称；
第四步，将这些另一方IP中的禁止布线层抽出，得到第一数据集；
第五步，抽取出芯片中的金属层信息，利用第三步中获取的另一方IP的名称，将芯片中另一方IP内部的金属层信息进行剔除，得到第二数据集；
第六步，对第一数据集和第二数据集依照工艺层次库的MAP关系进行“逻辑与”的操作；
第七步，对比第一数据集与第二数据集通过“逻辑与”的结果，检查芯片数据是否与另一方IP存在短路现象，并找出短路点。
2.根据权利要求1所述的芯片物理版图的黑盒逻辑验证方法，其特征在于，所述另一方IP是任何没有实际版图，只能进行BLACK BOX LVS验证的IP。
CN201110239037.6A 2011-08-19 2011-08-19 芯片物理版图的黑盒逻辑验证方法 Active CN102955865B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110239037.6A CN102955865B (zh) 2011-08-19 2011-08-19 芯片物理版图的黑盒逻辑验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110239037.6A CN102955865B (zh) 2011-08-19 2011-08-19 芯片物理版图的黑盒逻辑验证方法

Publications (2)

Publication Number Publication Date
CN102955865A true CN102955865A (zh) 2013-03-06
CN102955865B CN102955865B (zh) 2015-02-04

Family

ID=47764671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110239037.6A Active CN102955865B (zh) 2011-08-19 2011-08-19 芯片物理版图的黑盒逻辑验证方法

Country Status (1)

Country Link
CN (1) CN102955865B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424056A (zh) * 2013-08-19 2015-03-18 上海华虹宏力半导体制造有限公司 版图数据的层次检查方法
CN106815384A (zh) * 2015-12-02 2017-06-09 北京华大九天软件有限公司 一种lef库与gds库障碍图层对比检查的方法
CN112257382A (zh) * 2020-10-29 2021-01-22 海光信息技术股份有限公司 用于芯片设计的物理验证方法、系统、设备以及存储介质
CN117391038A (zh) * 2023-10-23 2024-01-12 北京市合芯数字科技有限公司 芯片版图的金属栈空间信息划分方法及芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060225017A1 (en) * 2005-03-16 2006-10-05 Nec Corporation Integrated circuit layout design system, and method thereof, and program
US20060259883A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Inc. Distributed element generator, method of generating distributed elements and an electronic design automation tool employing the same
CN101162476A (zh) * 2006-10-13 2008-04-16 上海华虹Nec电子有限公司 实现黑盒子lvs的方法
JP2009146054A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 半導体集積回路のレイアウト作成装置及びレイアウト作成方法
KR20110034512A (ko) * 2009-09-28 2011-04-05 매그나칩 반도체 유한회사 리버스 마스크 툴링 스펙을 이용한 마스크 데이터 검증 시스템
US20110119645A1 (en) * 2009-11-17 2011-05-19 Fujitsu Semiconductor Limited Design verification device
CN102117350A (zh) * 2009-12-31 2011-07-06 中国科学院微电子研究所 多线网之间物理短路位置的自动定位方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060225017A1 (en) * 2005-03-16 2006-10-05 Nec Corporation Integrated circuit layout design system, and method thereof, and program
US20060259883A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Inc. Distributed element generator, method of generating distributed elements and an electronic design automation tool employing the same
CN101162476A (zh) * 2006-10-13 2008-04-16 上海华虹Nec电子有限公司 实现黑盒子lvs的方法
JP2009146054A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 半導体集積回路のレイアウト作成装置及びレイアウト作成方法
KR20110034512A (ko) * 2009-09-28 2011-04-05 매그나칩 반도체 유한회사 리버스 마스크 툴링 스펙을 이용한 마스크 데이터 검증 시스템
US20110119645A1 (en) * 2009-11-17 2011-05-19 Fujitsu Semiconductor Limited Design verification device
CN102117350A (zh) * 2009-12-31 2011-07-06 中国科学院微电子研究所 多线网之间物理短路位置的自动定位方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
于涛等: "基于Calibre工具的SoC芯片的物理验证", 《科学技术与工程》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424056A (zh) * 2013-08-19 2015-03-18 上海华虹宏力半导体制造有限公司 版图数据的层次检查方法
CN104424056B (zh) * 2013-08-19 2017-12-05 上海华虹宏力半导体制造有限公司 版图数据的层次检查方法
CN106815384A (zh) * 2015-12-02 2017-06-09 北京华大九天软件有限公司 一种lef库与gds库障碍图层对比检查的方法
CN112257382A (zh) * 2020-10-29 2021-01-22 海光信息技术股份有限公司 用于芯片设计的物理验证方法、系统、设备以及存储介质
CN112257382B (zh) * 2020-10-29 2023-07-21 海光信息技术股份有限公司 用于芯片设计的物理验证方法、系统、设备以及存储介质
CN117391038A (zh) * 2023-10-23 2024-01-12 北京市合芯数字科技有限公司 芯片版图的金属栈空间信息划分方法及芯片
CN117391038B (zh) * 2023-10-23 2024-05-14 北京市合芯数字科技有限公司 芯片版图的金属栈空间信息划分方法及芯片

Also Published As

Publication number Publication date
CN102955865B (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
CN104573242B (zh) 一种pcb设计版图审核系统
CN109145579A (zh) 智能网联汽车信息安全认证测试方法和系统
CN103944757B (zh) 网络异常检测的方法和装置
CN104573243B (zh) 一种pcb设计版图审核装置
CN102955865B (zh) 芯片物理版图的黑盒逻辑验证方法
CN107025362A (zh) 一种校验原理图和pcb生产数据一致性的方法
CN105976744A (zh) 一种屏模组、电子设备及屏模组的微裂纹检测方法
CN106201288A (zh) 一种指纹信息的存储方法、装置及移动终端
TW200421134A (en) A method of IC design and integration
CN105787145A (zh) 一种提升模拟版图后端验证可靠性的方法
CN105046153A (zh) 基于少态点分析的硬件木马检测方法
CN105278966B (zh) 基于失效模式分析的卫星星载制导与导航软件的设计与测试方法
US9378325B2 (en) Method and apparatus for performing integrated circuit layout verification
CN102306210A (zh) 用于版图原理图一致性验证的mos晶体管建模方法
US8904330B2 (en) Phase determination for extraction from scattering parameters
CN107783953A (zh) 信息录入方法及终端设备
CN105512896A (zh) 举报信息处理方法和系统
US9684748B1 (en) System and method for identifying an electrical short in an electronic design
CN107291922B (zh) 一种数据分配方法及装置
CN104424056A (zh) 版图数据的层次检查方法
CN205920740U (zh) 一种屏模组及电子设备
CN103294837B (zh) 一种集成电路的验证调试方法及系统
CN107895064A (zh) 元器件极性检测方法、系统、计算机可读存储介质及设备
CN113128168A (zh) 一种焊盘参数校验校正方法、装置、计算机设备及存储介质
CN106295354A (zh) 一种Android系统堆溢出漏洞验证方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant