CN102946294A - 一种高速串行通信通道之间去偏差的方法 - Google Patents
一种高速串行通信通道之间去偏差的方法 Download PDFInfo
- Publication number
- CN102946294A CN102946294A CN2012103989702A CN201210398970A CN102946294A CN 102946294 A CN102946294 A CN 102946294A CN 2012103989702 A CN2012103989702 A CN 2012103989702A CN 201210398970 A CN201210398970 A CN 201210398970A CN 102946294 A CN102946294 A CN 102946294A
- Authority
- CN
- China
- Prior art keywords
- passage
- data
- characteristic character
- character
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
本发明是基于点对点的高速串行通信协议,提出一种高速串行通信通道之间去偏差的方法,数据报文通常由多个通道并行传输至对端接收模块,由PCB或芯片封装引入的通道之间延时偏差不可避免,需要在串并转换成并行数据之后物理层训练初始化阶段实现通道之间对齐功能,分为两个步骤,第一步是特征字符的检测和数据缓存,第二步是在所有通道都检测到之后同一时刻将特征字符送出,自然实现各个通道之间对齐。本发明的有益效果是:1)延时较短,5个时钟周期即可完成对齐操作;2)实现简单,逻辑资源使用较少;3)最大偏差可允许(特征字符长度/2-1)UI。
Description
技术领域
本发明涉及高速数据通信领域, 具体地说是一种高速串行通信通道之间去偏差的实现方法,特别是点对点的高速串行互连通信领域,应用于多个通道并行传输的通信协议。
背景技术
基于点对点的高速串行通信技术已广泛应用于系统内部芯片间或者处理器间的互连,互连通信协议如:QPI、HT、PCIe、InfiniBand都是基于此技术的实例,由多个通道绑定成为一个逻辑接口实现数据报文的传输,每个通道都是由收、发两个独立通道组成,可实现双向数据同时传输,每个方向都是有低压差分信号对实现高速串行传输,传输媒介包括铜线、板与板之间连接器或者光纤。
目前各种数据通信协议都是基于层次化的传输协议,从上至下分别是协议层、路由层、链路层和物理层,各个层次实现相对独立,易于重用或升级,协议层事务处理包括cache一致性和非一致性内存访问、IO访问、配置和中断处理等,路由层主要实现报文从源地址到目的地址正确路由功能,链路层实现报文的可靠性传输和流控功能,可靠传输通过CRC检错和重传机制实现,物理层实现数据流在实际物理链路的高速传输。
物理层向上服务于链路层,向下连接各种传输媒介,物理层根据实现情况又细分为物理子层和逻辑子层,物理子层通过模拟电路实现高速信号的串并转换和时钟频率或相位的锁定,逻辑子层通过数字逻辑电路实现训练初始化功能,包括链路检测、通道之间去偏差、链路带宽和速率的配置和扰码等功能。
对于数据报文分拆在多个通道并行传输协议,由于物理信道延时不能保证一致,而且模拟前端的串并转换不能保证转换后的并行数据有效性,所以需要一个同步和去偏差过程来将数据报文在接收端正确恢复出来并提供给链路层。
发明内容
本发明的目的是提供一种高速串行通信通道之间去偏差的方法。
本发明的目的是按以下方式实现的,包括如下步骤:
第一步,是在每个通道上进行特征字符的检测和数据缓存,从模拟前端接收到的并行乱序数据,将这些并行乱序数据进行多级寄存,只有检测到特征字符之后才开始传输数据,特征字符的检测方法是采用并行比较方法实现,在一个时钟周期确定特征字符的位置,在随后的两拍即可将有效特征字符和数据输出;
第二步,是在所有通道都检测到特征字符之后的同一时刻将特征字符送出,自然实现各个通道之间对齐,在第一步检测到特征字符的过程中,可能存在两个通道检测到字符会相差一个时钟周期,所以必须是提前检测到特征字符的通道要延迟一个时钟周期将有效数据输出,以保证两个通将有效特征字符和数据同步输出;
对于是哪些通道首先检测到特征字符很重要,直接关系多个通道组合后的数据是否正确,所以每个通道在使能对齐之前,先将检测结果告知链路状态机,然后链路状态机给所有通道发起通道对齐使能信号,这样就给每个通道提供一个基准,知道谁先到谁后到,最后向谁看齐,先到延迟一个周期输出,后到的直接输出即可,自然实现多个通道之间去偏差。
本发明的有益效果是:1)延时较短,5个时钟周期即可完成对齐操作;2)实现简单,逻辑资源使用较少;3)最大偏差可允许(特征字符长度/2-1)UI。
具体实施方式
本发明的目的是解决点对点高速串行通信接收端多个通道的偏差的问题,通常由多个通道并行传输至对端接收模块,由PCB或芯片封装等物理实现原因,无法保证多个通道的延时一模一样,导致串行数据不能到达每个通道的接收端;
本发明适于物理传输编码方式采用扰码的情况,在链路初始化去偏差阶段只是接收特定通道对齐pattern,后续数据传输背靠背传输,在实现这种特征字符对齐之后就能保证后续数据的对齐,所以在训练初始化过程中解决通道去偏差的问题。
基于点对点的高速串行通信协议,本发明提出的一种通道之间去偏差的实现方法,应用本发明可以显著降低传输延时,而且实现简单,节省逻辑资源。
本发明的目的是按以下方式实现的,包括如下步骤:
第一步是在每个通道上进行特征字符的检测和数据缓存,从模拟前端接收到的并行乱序数据,将这些数据进行多级寄存,因为这些数据无法直接使用,只有检测到特征字符之后才能识别特征字符之后真正传输的数据,特征字符的检测方法是采用并行比较方法实现,在一个时钟周期确定特征字符的位置,在随后的两拍即可将有效特征字符和数据输出;
第二步是在所有通道都检测到之后同一时刻将特征字符送出,自然实现各个通道之间对齐,在第一步检测到特征字符的过程中,可能存在问题是两个通道检测到字符会相差一个时钟周期,这样有效数据输出也会提前一个周期输出,所以必须在提前检测到的通道延迟一个时钟周期将有效数据输出。
注意事项,对于是哪些通道首先检测到特征字符很重要,直接关系多个通道组合后的数据是否正确,所以每个通道在使能对齐之前,先将检测结果告知链路状态机,然后链路状态机给所有通道发起通道对齐使能信号,这样就给每个通道提供一个基准,知道谁先到谁后到,最后向谁看齐,先到延迟一个周期输出,后到的直接输出即可,自然实现多个通道之间去偏差。
实施例:
多个通道之间去偏差实现方法,由两个步骤完成,首先是特征字符的检测和数据多级寄存,然后是在所有通道都检测到之后同一时刻将特征字符送出,自然实现各个通道之间对齐。
特征字符的检测通过N个M位宽比较器并行比较确定特征字符所在位置,N即串并转换后数据宽度,M是特征字符的头标识的长度。
应用此方法实现通道之间最大偏差是(特征字符长度/2-1)UI。
除说明书所述的技术特征外,均为本专业技术人员的已知技术。
Claims (1)
1. 一种高速串行通信通道之间去偏差的方法, 其特征在于包括如下步骤:
第一步,是在每个通道上进行特征字符的检测和数据缓存,从模拟前端接收到的并行乱序数据,将这些并行乱序数据进行多级寄存,只有检测到特征字符之后才开始传输数据,特征字符的检测方法是采用并行比较方法实现,在一个时钟周期确定特征字符的位置,在随后的两拍即可将有效特征字符和数据输出;
第二步,是在所有通道都检测到特征字符之后的同一时刻将特征字符送出,自然实现各个通道之间对齐,在第一步检测到特征字符的过程中,可能存在两个通道检测到字符会相差一个时钟周期,所以必须是提前检测到特征字符的通道要延迟一个时钟周期将有效数据输出,以保证两个通将有效特征字符和数据同步输出;
对于是哪些通道首先检测到特征字符很重要,直接关系多个通道组合后的数据是否正确,所以每个通道在使能对齐之前,先将检测结果告知链路状态机,然后链路状态机给所有通道发起通道对齐使能信号,这样就给每个通道提供一个基准,知道谁先到谁后到,最后向谁看齐,先到延迟一个周期输出,后到的直接输出即可,自然实现多个通道之间去偏差。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012103989702A CN102946294A (zh) | 2012-10-19 | 2012-10-19 | 一种高速串行通信通道之间去偏差的方法 |
PCT/CN2013/070806 WO2014059750A1 (zh) | 2012-10-19 | 2013-01-22 | 一种高速串行通信通道之间去偏差的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012103989702A CN102946294A (zh) | 2012-10-19 | 2012-10-19 | 一种高速串行通信通道之间去偏差的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102946294A true CN102946294A (zh) | 2013-02-27 |
Family
ID=47729206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012103989702A Pending CN102946294A (zh) | 2012-10-19 | 2012-10-19 | 一种高速串行通信通道之间去偏差的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102946294A (zh) |
WO (1) | WO2014059750A1 (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104333388A (zh) * | 2014-12-01 | 2015-02-04 | 山东华芯半导体有限公司 | 串行通信协议控制器及字符重对齐电路、8b10b解码器 |
WO2015024499A1 (zh) * | 2013-08-21 | 2015-02-26 | 浪潮(北京)电子信息产业有限公司 | 一种序列传输、接收装置及方法 |
CN104536929A (zh) * | 2015-01-14 | 2015-04-22 | 浪潮(北京)电子信息产业有限公司 | 一种物理层初始化方法及客户端 |
CN107395270A (zh) * | 2016-05-16 | 2017-11-24 | 华为技术有限公司 | 数据通信方法、装置以及系统 |
CN111835497A (zh) * | 2020-06-12 | 2020-10-27 | 中国船舶重工集团公司第七二四研究所 | 一种基于fpga的光纤数据传输精确时间同步方法 |
CN112100101A (zh) * | 2020-08-13 | 2020-12-18 | 四川虹美智能科技有限公司 | 数据输出方法、装置及计算机可读介质 |
CN113364468A (zh) * | 2021-06-24 | 2021-09-07 | 成都纳能微电子有限公司 | 串并转换对齐电路及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6578092B1 (en) * | 1999-04-21 | 2003-06-10 | Cisco Technology, Inc. | FIFO buffers receiving data from different serial links and removing unit of data from each buffer based on previous calcuations accounting for trace length differences |
US6594275B1 (en) * | 1998-04-03 | 2003-07-15 | Texas Instruments Incorporated | Fibre channel host bus adapter having multi-frequency clock buffer for reduced power consumption |
CN102708080A (zh) * | 2012-04-20 | 2012-10-03 | 浪潮(北京)电子信息产业有限公司 | 一种对齐高速串行通信通道的方法和系统 |
-
2012
- 2012-10-19 CN CN2012103989702A patent/CN102946294A/zh active Pending
-
2013
- 2013-01-22 WO PCT/CN2013/070806 patent/WO2014059750A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6594275B1 (en) * | 1998-04-03 | 2003-07-15 | Texas Instruments Incorporated | Fibre channel host bus adapter having multi-frequency clock buffer for reduced power consumption |
US6578092B1 (en) * | 1999-04-21 | 2003-06-10 | Cisco Technology, Inc. | FIFO buffers receiving data from different serial links and removing unit of data from each buffer based on previous calcuations accounting for trace length differences |
CN102708080A (zh) * | 2012-04-20 | 2012-10-03 | 浪潮(北京)电子信息产业有限公司 | 一种对齐高速串行通信通道的方法和系统 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015024499A1 (zh) * | 2013-08-21 | 2015-02-26 | 浪潮(北京)电子信息产业有限公司 | 一种序列传输、接收装置及方法 |
CN104333388A (zh) * | 2014-12-01 | 2015-02-04 | 山东华芯半导体有限公司 | 串行通信协议控制器及字符重对齐电路、8b10b解码器 |
CN104536929A (zh) * | 2015-01-14 | 2015-04-22 | 浪潮(北京)电子信息产业有限公司 | 一种物理层初始化方法及客户端 |
CN107395270A (zh) * | 2016-05-16 | 2017-11-24 | 华为技术有限公司 | 数据通信方法、装置以及系统 |
CN111835497A (zh) * | 2020-06-12 | 2020-10-27 | 中国船舶重工集团公司第七二四研究所 | 一种基于fpga的光纤数据传输精确时间同步方法 |
CN111835497B (zh) * | 2020-06-12 | 2023-06-20 | 中国船舶集团有限公司第七二四研究所 | 一种基于fpga的光纤数据传输精确时间同步方法 |
CN112100101A (zh) * | 2020-08-13 | 2020-12-18 | 四川虹美智能科技有限公司 | 数据输出方法、装置及计算机可读介质 |
CN113364468A (zh) * | 2021-06-24 | 2021-09-07 | 成都纳能微电子有限公司 | 串并转换对齐电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2014059750A1 (zh) | 2014-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102946294A (zh) | 一种高速串行通信通道之间去偏差的方法 | |
CN102708080B (zh) | 一种对齐高速串行通信通道的方法和系统 | |
US8307265B2 (en) | Interconnection techniques | |
US6839862B2 (en) | Parallel data communication having skew intolerant data groups | |
US10498561B2 (en) | Adaptive equalization channel extension retimer link-up methodology | |
US20160241379A1 (en) | Full Duplex Transmission Method for High Speed Backplane System | |
US8340123B2 (en) | Multi-channel transceiver module card | |
CN100583826C (zh) | 数据传输方法及发送装置及接收装置 | |
CN101626334B (zh) | 通讯总线控制方法和装置 | |
EP2928108B1 (en) | System, method and apparatus for multi-lane auto-negotiation over reduced lane media | |
US20030065987A1 (en) | Parallel data communication realignment of data sent in multiple groups | |
CN105635176A (zh) | 一种基于RapidIO的网络数据传输方法 | |
CN103051414A (zh) | 一种串行通信纠错方法和系统 | |
CN102523436A (zh) | 发送终端、接收终端、多路视频光纤传输系统及传输方法 | |
WO2017024226A1 (en) | Method and apparatus to enable discovery of identical or similar devices assembled in a serial chain and assign unique addresses to each | |
CN104009823B (zh) | 一种SerDes技术中的错位检测与纠错电路 | |
CN106411463A (zh) | 一种基于异步时钟的高速数据传输装置及方法 | |
CN106802876A (zh) | 一种在高速Serdes中实现对端自协商功能的方法 | |
CN203761399U (zh) | 单纤双向对称速率的光通信设备及系统 | |
CN103765799B (zh) | 电气空闲状态处理方法及快速外设组件互联pcie设备 | |
CN110601941B (zh) | 一种基于EtherCAT总线的车载信号传输系统及方法 | |
CN114442514B (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
CN107070595A (zh) | 一种serdes数据速率自适应系统及serdes | |
CN114442514A (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
CN113485957A (zh) | 适用于工业级应用场景的用于物理层的多协议系统控制装置和多协议系统控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130227 |