CN107070595A - 一种serdes数据速率自适应系统及serdes - Google Patents
一种serdes数据速率自适应系统及serdes Download PDFInfo
- Publication number
- CN107070595A CN107070595A CN201710089673.2A CN201710089673A CN107070595A CN 107070595 A CN107070595 A CN 107070595A CN 201710089673 A CN201710089673 A CN 201710089673A CN 107070595 A CN107070595 A CN 107070595A
- Authority
- CN
- China
- Prior art keywords
- data
- user data
- input user
- serdes
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 93
- 238000011084 recovery Methods 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000001914 filtration Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 9
- 230000006978 adaptation Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请公开了一种SERDES数据速率自适应系统及SERDES，其中，所述SERDES数据速率自适应系统通过所述数据采样模块对所述串行输入用户数据以所述第一采样频率进行过采样，以实现数据速率的提升，使向SERDES输出的高频数据能够满足SERDES的数据速率的要求；并且所述数据采样模块还可以对所述SERDES输出的数据利用所述第二采样频率进行过采样数据的恢复，以保证所述SERDES数据速率自适应系统的输出数据的正确性。
Description
技术领域
本申请涉及数据处理技术领域，更具体地说，涉及一种SERDES数据速率自适应系统及SERDES。
背景技术
SERDES，是SERializer(串行器)/DESerializer(并行器)的缩写，广泛应用于时分多路复用(Time Division Multiplexing，TDM)、点对点(P2P)的串行通信技术领域。SERDES在发送端将多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)传输后在接收端将高速串行信号重新转换成低速并行信号，以实现充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本的目的。
但是由于SERDES存在数据速率下限，即不能应用于数据速率较低的场合，不能适应某些低速应用，从而降低了SERDES的适用性。
发明内容
为解决上述技术问题，本发明提供了一种SERDES数据速率自适应系统及SERDES，以实现将SERDES适用于数据速率较低的场合，拓展SERDES的适用性的目的。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种SERDES数据速率自适应系统，包括：模式转换模块和数据采样模块；其中，
所述模式转换模块用于将输入用户数据转换为串行输入用户数据，并传输给所述数据采样模块，和用于将接收的输出数据转换为并行输出的用户数据进行输出；
所述数据采样模块用于根据所述串行输入用户数据确定第一采样频率，并根据所述第一采样频率对所述串行输入用户数据进行数据采样，获得高频数据向SERDES传输，和用于根据所述SERDES输出的数据确定第二采样频率，并根据所述第二采样频率对所述SERDES输出的数据进行数据恢复，获得输出数据向所述模式转换模块传输；
所述第一采样频率大于奈奎斯特采样频率。
可选的，所述数据采样模块包括：相位检测单元、低通滤波单元、采样单元、周期计算单元、时钟产生单元和过采样恢复电路；其中，
所述相位检测单元用于接收所述串行输入用户数据，并检测所述串行输入用户数据的数据相位，根据所述串行输入用户数据的数据相位计算输入用户数据频率；
所述低通滤波单元用于对所述输入用户数据进行低通滤波；
所述周期计算单元用于根据所述输入用户数据频率计算输入用户数据速率，并根据所述输入用户数据速率确定第一采样频率时钟周期；
所述时钟产生单元用于根据所述第一采样频率时钟周期产生第一采样频率时钟向所述采样单元传输，和用于根据第二采样频率时钟周期产生第二采样频率时钟，并向所述过采样恢复电路传输；
所述过采样恢复电路用于对所述SERDES输出的数据进行滤波整形和相位检测，确定所述第二采样频率时钟周期向所述时钟产生单元传输，并根据所述时钟产生单元传输的第二采样频率时钟对所述SERDES输出的数据进行数据恢复，获得输出数据。
可选的，所述周期计算单元包括：速率计算单元和转换率计算单元；其中，
所述速率计算单元用于根据所述输入用户数据频率计算数据速率；
所述转换率计算单元用于根据所述数据速率计算确定所述第一采样频率时钟周期。
可选的，所述时钟产生单元为数控晶振。
可选的，所述模式转换模块包括：串行转并行单元和并行转串行单元，其中，
所述串行转并行单元用于将输入用户数据转换为串行输入用户数据，并传输给所述数据采样模块；
所述并行转串行单元用于将接收的输出数据转换为并行输出的用户数据进行输出。
可选的，所述串行转并行单元具体用于判断所述输入用户数据是否为串行数据，如果是，则将其作为所述串行输入用户数据传输给所述数据采样模块，如果否，则将所述输入用户数据转换为串行输入用户数据，并将其传输给所述数据采集模块。
可选的，所述并行转串行单元具体用于判断接收的输出数据是否为并行数据，如果是，则将其作为所述并行输出的用户数据进行输出，如果否，则将接收的输出数据转换为并行输出的用户数据并进行输出。
一种SERDES，包括如上述任一项所述的SERDES数据速率自适应系统。
从上述技术方案可以看出，本发明实施例提供了一种SERDES数据速率自适应系统及SERDES，其中，所述SERDES数据速率自适应系统通过所述数据采样模块对所述串行输入用户数据以所述第一采样频率进行过采样，以实现数据速率的提升，使向SERDES输出的高频数据能够满足SERDES的数据速率的要求；并且所述数据采样模块还可以对所述SERDES输出的数据利用所述第二采样频率进行过采样数据的恢复，以保证所述SERDES数据速率自适应系统的输出数据的正确性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请的一个实施例提供的一种SERDES数据速率自适应系统的结构示意图；
图2为本申请的另一个实施例提供的一种SERDES数据速率自适应系统的结构示意图；
图3为本申请的又一个实施例提供的一种SERDES数据速率自适应系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供了一种SERDES数据速率自适应系统，如图1所示，包括：模式转换模块100和数据采样模块200；其中，
所述模式转换模块100用于将输入用户数据转换为串行输入用户数据，并传输给所述数据采样模块200，和用于将接收的输出数据转换为并行输出的用户数据进行输出；
所述数据采样模块200用于根据所述串行输入用户数据确定第一采样频率，并根据所述第一采样频率对所述串行输入用户数据进行数据采样，获得高频数据向SERDES传输，和用于根据所述SERDES输出的数据确定第二采样频率，并根据所述第二采样频率对所述SERDES输出的数据进行数据恢复，获得输出数据向所述模式转换模块100传输；
所述第一采样频率大于奈奎斯特采样频率。
需要说明的是，所述SERDES数据速率自适应系统通过所述数据采样模块200对所述串行输入用户数据以所述第一采样频率进行过采样，以实现数据速率的提升，使向SERDES输出的高频数据能够满足SERDES的数据速率的要求；并且所述数据采样模块200还可以对所述SERDES输出的数据利用所述第二采样频率进行过采样数据的恢复，以还原所述SERDES输出的数据，保证所述SERDES数据速率自适应系统的输出数据的正确性。
也可以说所述SERDES数据速率自适应系统是用在用户数据接口和SERDES之间作为一个速率过渡电路使用。所述SERDES数据自适应系统将输入用户数据升频后发送到SERDES，恢复电路从SERDES接收高频的过采样数据进行恢复后传到用户数据接口的接收端。
在上述实施例的基础上，在本申请的一个实施例中，如图2所示，所述数据采样模块200包括：相位检测单元210、低通滤波单元220、采样单元250、周期计算单元230、时钟产生单元240和过采样恢复电路260；其中，
所述相位检测单元210用于接收所述串行输入用户数据，并检测所述串行输入用户数据的数据相位，根据所述串行输入用户数据的数据相位计算输入用户数据频率；
所述低通滤波单元220用于对所述输入用户数据进行低通滤波；
所述周期计算单元230用于根据所述输入用户数据频率计算输入用户数据速率，并根据所述输入用户数据速率确定第一采样频率时钟周期；
所述时钟产生单元240用于根据所述第一采样频率时钟周期产生第一采样频率时钟向所述采样单元250传输，和用于根据第二采样频率时钟周期产生第二采样频率时钟，并向所述过采样恢复电路260传输；
所述过采样恢复电路260用于对所述SERDES输出的数据进行滤波整形和相位检测，确定所述第二采样频率时钟周期向所述时钟产生单元240传输，并根据所述时钟产生单元240传输的第二采样频率时钟对所述SERDES输出的数据进行数据恢复，获得输出数据。
具体地，所述周期计算单元230包括：速率计算单元231和转换率计算单元232；其中，
所述速率计算单元231用于根据所述输入用户数据频率计算数据速率；
所述转换率计算单元232用于根据所述数据速率计算确定所述第一采样频率时钟周期。
在本申请的一个具体实施例中，所述时钟产生单元240为数控晶振。但本申请对所述时钟产生单元240的具体种类并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本申请的又一个实施例中，如图3所示，所述模式转换模块100包括：串行转并行单元110和并行转串行单元120，其中，
所述串行转并行单元110用于将输入用户数据转换为串行输入用户数据，并传输给所述数据采样模块200；
所述并行转串行单元120用于将接收的输出数据转换为并行输出的用户数据进行输出。
在本申请的一个优选实施例中，所述串行转并行单元110具体用于判断所述输入用户数据是否为串行数据，如果是，则将其作为所述串行输入用户数据传输给所述数据采样模块200，如果否，则将所述输入用户数据转换为串行输入用户数据，并将其传输给所述数据采集模块。
在本实施例中，所述串行转并行单元110对于原本就是串行数据的输入用户数据不进行数据传输形式的转换，降低了所述SERDES数据速率自适应系统的数据处理量，提高了所述SERDES数据速率自适应系统的响应速度。
所述并行转串行单元120具体用于判断接收的输出数据是否为并行数据，如果是，则将其作为所述并行输出的用户数据进行输出，如果否，则将接收的输出数据转换为并行输出的用户数据并进行输出。
同样的，所述并行转串行单元120对于原本就是并行数据的输出数据不进行数据转换，降低了所述SERDES数据速率自适应系统的数据处理量，提高了所述SERDES数据速率自适应系统的响应速度。
相应的，本申请实施例还提供了一种SERDES，包括如上述任一实施例所述的SERDES数据速率自适应系统。
综上所述，本申请实施例提供了一种SERDES数据速率自适应系统及SERDES，其中，所述SERDES数据速率自适应系统通过所述数据采样模块200对所述串行输入用户数据以所述第一采样频率进行过采样，以实现数据速率的提升，使向SERDES输出的高频数据能够满足SERDES的数据速率的要求；并且所述数据采样模块200还可以对所述SERDES输出的数据利用所述第二采样频率进行过采样数据的恢复，以保证所述SERDES数据速率自适应系统的输出数据的正确性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种SERDES数据速率自适应系统，其特征在于，包括：模式转换模块和数据采样模块；其中，
所述模式转换模块用于将输入用户数据转换为串行输入用户数据，并传输给所述数据采样模块，和用于将接收的输出数据转换为并行输出的用户数据进行输出；
所述数据采样模块用于根据所述串行输入用户数据确定第一采样频率，并根据所述第一采样频率对所述串行输入用户数据进行数据采样，获得高频数据向SERDES传输，和用于根据所述SERDES输出的数据确定第二采样频率，并根据所述第二采样频率对所述SERDES输出的数据进行数据恢复，获得输出数据向所述模式转换模块传输；
所述第一采样频率大于奈奎斯特采样频率。
2.根据权利要求1所述的系统，其特征在于，所述数据采样模块包括：相位检测单元、低通滤波单元、采样单元、周期计算单元、时钟产生单元和过采样恢复电路；其中，
所述相位检测单元用于接收所述串行输入用户数据，并检测所述串行输入用户数据的数据相位，根据所述串行输入用户数据的数据相位计算输入用户数据频率；
所述低通滤波单元用于对所述输入用户数据进行低通滤波；
所述周期计算单元用于根据所述输入用户数据频率计算输入用户数据速率，并根据所述输入用户数据速率确定第一采样频率时钟周期；
所述时钟产生单元用于根据所述第一采样频率时钟周期产生第一采样频率时钟向所述采样单元传输，和用于根据第二采样频率时钟周期产生第二采样频率时钟，并向所述过采样恢复电路传输；
所述过采样恢复电路用于对所述SERDES输出的数据进行滤波整形和相位检测，确定所述第二采样频率时钟周期向所述时钟产生单元传输，并根据所述时钟产生单元传输的第二采样频率时钟对所述SERDES输出的数据进行数据恢复，获得输出数据。
3.根据权利要求2所述的系统，其特征在于，所述周期计算单元包括：速率计算单元和转换率计算单元；其中，
所述速率计算单元用于根据所述输入用户数据频率计算数据速率；
所述转换率计算单元用于根据所述数据速率计算确定所述第一采样频率时钟周期。
4.根据权利要求2所述的系统，其特征在于，所述时钟产生单元为数控晶振。
5.根据权利要求1所述的系统，其特征在于，所述模式转换模块包括：串行转并行单元和并行转串行单元，其中，
所述串行转并行单元用于将输入用户数据转换为串行输入用户数据，并传输给所述数据采样模块；
所述并行转串行单元用于将接收的输出数据转换为并行输出的用户数据进行输出。
6.根据权利要求5所述的系统，其特征在于，所述串行转并行单元具体用于判断所述输入用户数据是否为串行数据，如果是，则将其作为所述串行输入用户数据传输给所述数据采样模块，如果否，则将所述输入用户数据转换为串行输入用户数据，并将其传输给所述数据采集模块。
7.根据权利要求5所述的系统，其特征在于，所述并行转串行单元具体用于判断接收的输出数据是否为并行数据，如果是，则将其作为所述并行输出的用户数据进行输出，如果否，则将接收的输出数据转换为并行输出的用户数据并进行输出。
8.一种SERDES，其特征在于，包括如权利要求1-7任一项所述的SERDES数据速率自适应系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710089673.2A CN107070595A (zh) | 2017-02-20 | 2017-02-20 | 一种serdes数据速率自适应系统及serdes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710089673.2A CN107070595A (zh) | 2017-02-20 | 2017-02-20 | 一种serdes数据速率自适应系统及serdes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107070595A true CN107070595A (zh) | 2017-08-18 |
Family
ID=59621740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710089673.2A Pending CN107070595A (zh) | 2017-02-20 | 2017-02-20 | 一种serdes数据速率自适应系统及serdes |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107070595A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112929584A (zh) * | 2021-02-23 | 2021-06-08 | 深圳市视显光电技术有限公司 | P2p信号采集转换方法、系统及p2p信号采集转换板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054550A (ja) * | 2004-08-10 | 2006-02-23 | Victor Co Of Japan Ltd | 伝送システム |
| CN101316104A (zh) * | 2007-05-31 | 2008-12-03 | 阿尔特拉公司 | 用于全数字串化器-解串器的设备及相关方法 |
| CN101542959A (zh) * | 2006-11-29 | 2009-09-23 | Nxp股份有限公司 | 用于接收数据的方法和电路 |
| CN102710240A (zh) * | 2011-03-08 | 2012-10-03 | 浙江彩虹鱼通讯技术有限公司 | 信号处理装置、方法、serdes 和处理器 |
-
2017
- 2017-02-20 CN CN201710089673.2A patent/CN107070595A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054550A (ja) * | 2004-08-10 | 2006-02-23 | Victor Co Of Japan Ltd | 伝送システム |
| CN101542959A (zh) * | 2006-11-29 | 2009-09-23 | Nxp股份有限公司 | 用于接收数据的方法和电路 |
| CN101316104A (zh) * | 2007-05-31 | 2008-12-03 | 阿尔特拉公司 | 用于全数字串化器-解串器的设备及相关方法 |
| CN102710240A (zh) * | 2011-03-08 | 2012-10-03 | 浙江彩虹鱼通讯技术有限公司 | 信号处理装置、方法、serdes 和处理器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112929584A (zh) * | 2021-02-23 | 2021-06-08 | 深圳市视显光电技术有限公司 | P2p信号采集转换方法、系统及p2p信号采集转换板 |
| CN112929584B (zh) * | 2021-02-23 | 2024-02-02 | 深圳市视显光电技术有限公司 | P2p信号采集转换方法、系统及p2p信号采集转换板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108418582B (zh) | 传输信号的方法、驱动器及系统 | |
| KR101800157B1 (ko) | 데이터 심볼 트랜지션 기반 클록킹에 의한 멀티-와이어 싱글 엔드 푸시-풀 링크 | |
| US9338040B2 (en) | Use of multi-level modulation signaling for short reach data communications | |
| US8270526B2 (en) | Communication system | |
| US9852104B2 (en) | Coexistence of legacy and next generation devices over a shared multi-mode bus | |
| TW201217956A (en) | Methods and apparatus for low power out-of-band communications | |
| US10218492B2 (en) | Clock and data recovery for pulse based multi-wire link | |
| CN110113070B (zh) | 一种适用于usb的信号发送及接收方法 | |
| CN104022775A (zh) | 一种面向SerDes技术中基于FIFO协议的数字接口电路 | |
| CN101706763A (zh) | 一种串行和解串行的方法及装置 | |
| US9703735B2 (en) | Data communication system, slave, and master | |
| CN116795172B (zh) | 一种用于高速数字传输的跨时钟域处理方法、介质及装置 | |
| US9990330B2 (en) | Simultaneous edge toggling immunity circuit for multi-mode bus | |
| CN203616749U (zh) | 一种实现高速板级通讯的装置 | |
| CN107070595A (zh) | 一种serdes数据速率自适应系统及serdes | |
| US8675798B1 (en) | Systems, circuits, and methods for phase inversion | |
| CN219227609U (zh) | 基于光纤介质的jesd204b数据传输系统 | |
| JP2014524699A5 (zh) | ||
| CN112865886B (zh) | 一种基于fpga实现fc通讯速率检测的方法 | |
| WO2022193328A1 (zh) | 串行/解串行电路、串行数据接收方法和芯片 | |
| KR100918397B1 (ko) | 송신 데이터 스큐 자동 제어 장치 및 방법 | |
| JP4464605B2 (ja) | 光送信装置及びそれに用いられる符号変換回路 | |
| JP5439006B2 (ja) | 半２重−全２重変換装置 | |
| CN111124982A (zh) | 一种异步时钟数据同步电路 | |
| Gupta et al. | Analysis of Universal Asynchronous Receiver-Transmitter (UART) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170818 |
|
| RJ01 | Rejection of invention patent application after publication |