CN102708080B - 一种对齐高速串行通信通道的方法和系统 - Google Patents

一种对齐高速串行通信通道的方法和系统 Download PDF

Info

Publication number
CN102708080B
CN102708080B CN201210119650.9A CN201210119650A CN102708080B CN 102708080 B CN102708080 B CN 102708080B CN 201210119650 A CN201210119650 A CN 201210119650A CN 102708080 B CN102708080 B CN 102708080B
Authority
CN
China
Prior art keywords
characteristic character
data
passage
passages
clock period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210119650.9A
Other languages
English (en)
Other versions
CN102708080A (zh
Inventor
王恩东
胡雷钧
刘金广
陈继承
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201210119650.9A priority Critical patent/CN102708080B/zh
Publication of CN102708080A publication Critical patent/CN102708080A/zh
Priority to PCT/CN2013/071626 priority patent/WO2013155893A1/zh
Application granted granted Critical
Publication of CN102708080B publication Critical patent/CN102708080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Abstract

本发明提供一种对齐高速串行通信通道的方法和系统。所述方法，包括：每个通道均获取对串行数据进行串并转换后得到的并行乱序数据，并查找所述并行乱序数据的数据是否有特征字符；当某一通道检测到特征字符后，该通道通知链路状态机已查找到特征字符；链路状态机当检测到所有通道均查找到特征字符后，控制所有通道同时输出各自通道检测出的特征字符，并在输出特征字符的时钟周期后第三个时钟周期，控制所有通道同时输出各自通道中特征字符所对应的有效数据。

Description

一种对齐高速串行通信通道的方法和系统
技术领域
本发明涉及高速数据通信领域，尤其涉及一种对齐高速串行通信通道的方法和系统。
背景技术
基于点对点的高速串行通信技术已广泛应用于系统内部芯片间或者处理器间的互连，互连通信协议如：QPI、HT、PCIe、InfiniBand都是基于此技术的实例。由多个通道绑定成为一个逻辑接口实现数据报文的传输，每个通道都是由收、发两个独立通道组成，可实现双向数据同时传输，每个方向都是有低压差分信号实现高速串行传输，传输媒介包括铜线、板与板之间连接器或者光纤。
目前各种数据通信协议都是基于层次化的传输协议。图1为基于点对点的高速串行层次化的传输协议的示意图。由图1可知，该传输协议从上至下分别是协议层、路由层、链路层和物理层，各个层次实现相对独立，易于重用或升级，协议层事务处理包括cache一致性和非一致性内存访问、IO访问、配置和中断处理等，路由层主要实现报文从源地址到目的地址正确路由功能，链路层实现报文的可靠性传输和流控功能，可靠传输通过CRC检错和重传机制实现，物理层实现数据流在实际物理链路的高速传输。
物理层向上服务于链路层，向下连接各种传输媒介，物理层根据实现情况又细分为物理子层和逻辑子层，物理子层通过模拟电路实现高速信号的串并转换和时钟频率或相位的锁定，逻辑子层通过数字逻辑电路实现训练初始化功能，包括链路检测、通道之间去偏差、链路带宽和速率的配置和扰码等功能。
如果数据报文分拆在多个通道并行传输，由于物理信道延时不能保证一致，而且模拟前端的串并转换不能保证转换后的并行数据有效性，所以需要一个同步和去偏差过程来将数据报文在接收端正确恢复出来并提供给链路层。
图2为现有技术中高速串行传输多个通道之间存在偏差的示意图。由图2可知，对通道的接收侧而言，需要在初始化过程中实现通道对齐，才能正常对处理进行处理。
发明内容
本发明提供一种对齐高速串行通信通道的方法和系统，要解决的技术问题是如何实现高速串行通信通道的对齐。
为解决上述技术问题，本发明提供了如下技术方案：
一种对齐高速串行通信通道的方法，包括：
每个通道均获取对串行数据进行串并转换后得到的并行乱序数据，并查找所述并行乱序数据的数据是否有特征字符；当某一通道检测到特征字符后，该通道通知链路状态机已查找到特征字符；
链路状态机当检测到所有通道均查找到特征字符后，控制所有通道同时输出各自通道检测出的特征字符，并在输出特征字符的时钟周期后第三个时钟周期，控制所有通道同时输出各自通道中特征字符所对应的有效数据。
优选的，所述方法还具有如下特点：所述控制所有通道同时输出各自通道中特征字符所对应的有效数据，包括：
如果所有通道中一部分通道是在第T个时钟周期检测到特征字符的，剩余的通道是在第T+1个时钟周期检测到特征字符的，则通知所述一部分通道延迟一个时钟周期的时间发送各自通道中特征字符所对应的有效数据。
优选的，所述方法还具有如下特点：所述查找所述并行乱序数据的数据是否有特征字符，包括：
通过N个M位宽的比较器并行对对所述并行乱序数据的数据进行并行比较，查找是否有特征符号，其中N为并行乱序数据的数据宽度，M为特征字符的头标识的长度。
优选的，所述方法还具有如下特点：所述获取对串行数据进行串并转换后得到的并行乱序数据，包括：
采用位宽为并联乱序数据的数据宽度的寄存器存储所述并联乱序数据。
一种对齐高速串行通信通道的系统，每个通道均包括获取装置、检测装置、通知装置、特征字符输出装置和有效数据输出装置，链路状态机包括特征字符控制装置和有效数据控制装置，其中：
所述获取装置，用于获取对串行数据进行串并转换后得到的并行乱序数据；
所述检测装置，与所述获取装置相连，用于查找所述并行乱序数据的数据是否有特征字符；
所述通知装置，与所述检测装置相连，用于当检测到特征字符后，通知链路状态机已查找到特征字符；
所述特征字符控制装置，与所述通知装置相连，用于当所有通道均检测到特征字符后，通知所有通道同时输出各自通道检测出的特征字符；
所述特征字符输出装置，与所述特征字符控制装置相连，用于在接收到所述特征字符控制装置发送的通知后，输出所述检测装置检测到的特征字符；
所述有效数据控制装置，与所述特征字符控制装置相连，用于在输出特征字符的时钟周期后第三个时钟周期，控制所有通道同时输出各自通道中特征字符所对应的有效数据；
所述有效数据输出装置，与所述有效数据控制装置相连，用于在接收到所述特征字符控制装置发送的通知后，输出特征字符所对应的有效数据。
优选的，所述系统还具有如下特点：
所述有效数据控制装置，用于如果所有通道中一部分通道是在第T个时钟周期检测到特征字符的，剩余的通道是在第T+1个时钟周期检测到特征字符的，则通知所述一部分通道延迟一个时钟周期的时间发送各自通道中特征字符所对应的有效数据。
优选的，所述系统还具有如下特点：
所述检测装置包括N个M位宽的比较器，其中N为并行乱序数据的数据宽度，M为特征字符的头标识的长度。
优选的，所述系统还具有如下特点：
所述获取装置包括一位宽为并联乱序数据的数据宽度的存储器。
本发明提供的方法实施例，通过控制所有通道同一时刻输出特征字符以及同一时刻输出该特征字符所对应的有效数据，达到通道对齐，保证多通道的延迟一致，解决了串行数据经多通道传输后无法达到每个通道的接收端的问题；另外，通道对齐操作只需5个时钟周期即可完成，延时较短；且实现简单，逻辑资源使用较少；且允许最大偏差为(特征字符长度/2-1)UI。
附图说明
图1为基于点对点的高速串行层次化的传输协议的示意图；
图2为现有技术中高速串行传输多个通道之间存在偏差的示意图；
图3为现有技术中两个通道的物理层收发流程的示意图；
图4为本发明提供的对齐高速串行通信通道的方法实施例的流程示意图；
图5为采用本发明提供的方法去除四个通道之间的偏差的方法的示意图；
图6为图5所示特征字符检测流程的示意图；
图7为本发明中两个通道对齐的时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明作进一步的详细描述。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
本发明适于物理传输编码方式采用扰码的情况，在链路初始化去偏差阶段只是接收特定通道对齐pattern，后续数据传输背靠背传输，在实现这种特征字符对齐之后就能保证后续数据的对齐，所以在训练初始化过程中解决通道去偏差的问题。
图3为现有技术中两个通道的物理层收发流程的示意图。由图3可知，只有在接收方向才有通道对齐模块，通道对齐模块接收AFE模拟前端的并行数据，对齐完成之后通过数据解扰码恢复出原始数据；发送方向数据首先进行扰码，变成可以在信道传输的数据，然后通道模拟前端并串转换成串行数据在物理信道传输。
因此，基于点对点的高速串行通信协议，本发明提出的一种通道之间去偏差的实现方法，应用本发明可以显著降低传输延时，而且实现简单，节省逻辑资源
图4为本发明提供的对齐高速串行通信通道的方法实施例的流程示意图。图4所示方法实施例，包括：
步骤401、每个通道均获取对串行数据进行串并转换后得到的并行乱序数据。
具体来说，可以从模拟前端接收并行乱序数据。
步骤402、每个通道均查找获取的并行乱序数据中是否有特征字符。
因为这些数据无法直接使用，只有检测到特征字符之后才能识别特征字符之后真正传输的数据，即有效特征字符和数据，这些数据在得到特征字符的时钟周期之后的两个时间周期后到来。
当然，通过N个M位宽的比较器并行对对所述并行乱序数据的数据进行并行比较，得到特征符号所在的位置，其中N为并行乱序数据的数据宽度，M为特征字符的头标识的长度。由于是并行检测，可以打打缩短检测时间，提高检测效率。
步骤403、当某一通道检测到特征字符后，该通道通知链路状态机已查找到特征字符。
对于是哪些通道首先检测到特征字符很重要，直接关系多个通道组合后的数据是否正确，所以每个通道在使能对齐之前，先将检测结果告知链路状态机。
步骤404、当所有通道均检测到特征字符后，链路状态机控制所有通道同时输出各自通道检测出的特征字符；
步骤405、链路状态机在输出特征字符的时钟周期后第三个时钟周期，控制所有通道同时输出各自通道中特征字符所对应的有效数据。
由于在检测到特征字符的过程中，可能出现两个通道检测到字符会相差一个时钟周期，这样有效数据输出也会提前一个周期输出，所以必须将提前检测到的通道延迟一个时钟周期将有效数据输出，这样对于链路层也是同时收到有效数据了。由于步骤404记录了检测到特征字符时的时钟周期，使得状态机知道谁先到谁后到，最后向谁看齐，先到延迟一个周期输出，后到的直接输出即可，自然实现多个通道之间去偏差。
举例来说，如果通道0在第T个时钟周期的数据中检测到特征字符，那么在t+3个周期中的数据就是该特征字符的有效数据，如果通道1是在第T+1个时钟周期的数据中检测到特征字符，那么在t+4个周期中的数据就是该特征字符的有效数据；那么为了与通道1中t+4周期的数据一起发送，通道0中t+3周期的数据就必须延迟一个发送周期。
其中，链路状态机对所有通道的控制，可以通过向通道发送一对齐使能信号来控制通道输出数据的时间。
由于所有通道都检测到之后同一时刻将特征字符送出，自然实现各个通道之间对齐。
图5为采用本发明提供的方法去除四个通道之间的偏差的方法的示意图。在图5所示示意图中，在每个通道都有特征字符检测和通道去偏差的控制逻辑，产生检测到特征字符的信号告知链路状态机，然后状态机给每个通道发起通道对齐使能控制信号，去偏差逻辑输出对齐之后的数据，组合成链路层需要的传输单元。
图6为图5所示特征字符检测流程的示意图。在图6所示示意图中，B1、B2和B3是接收到模拟前端的乱序数据的多级寄存，模拟前端输出的并行数据是32比特位宽，所以后面每个寄存器位宽也是32比特，特征字符是64比特，特征字符的头标识是8比特，而且在次之前传输该字符是唯一的，特征字符的检测通过32个8比特位宽比较器实现，这样最多两拍就可以确定特征字符的位置，告知对齐控制逻辑将特征字符输出。
图7为本发明中两个通道对齐的时序图。在图7所示时序图中，通道0首先第四个时钟检测到特征字符，而通道1在第五个时钟周期检测特征字符，这种情况存在原因在于连续的两个时钟周期缓存64比特数据，这里面一定会有特征字符的头标识，对于首先检测到特征字符的通道0，将特征字符延迟一拍输出，这样和通道1正常数据输出对齐。
本发明提供的方法实施例，通过控制所有通道同一时刻输出特征字符以及同一时刻输出该特征字符所对应的有效数据，达到通道对齐，保证多通道的延迟一致，解决了串行数据经多通道传输后无法达到每个通道的接收端的问题，
本发明提供的对齐高速串行通信通道的系统实施例的结构示意图。结合图4～7所示的内容，在本系统实施例中，每个通道均包括获取装置、检测装置、通知装置、特征字符输出装置和有效数据输出装置，链路状态机包括记录装置、特征字符控制装置和有效数据控制装置，其中：
所述获取装置，用于获取对串行数据进行串并转换后得到的并行乱序数据；
所述检测装置，与所述获取装置相连，用于查找所述并行乱序数据的数据是否有特征字符；
所述通知装置，与所述检测装置相连，用于当检测到特征字符后，通知链路状态机已查找到特征字符；
所述特征字符控制装置，与所述通知装置相连，用于当所有通道均检测到特征字符后，通知所有通道同时输出各自通道检测出的特征字符；
所述特征字符输出装置，与所述特征字符控制装置相连，用于在接收到所述特征字符控制装置发送的通知后，输出所述检测装置检测到的特征字符；
所述有效数据控制装置，与所述特征字符控制装置相连，用于在输出特征字符的时钟周期后第三个时钟周期，通知所有通道同时输出各自通道中特征字符所对应的有效数据；
所述有效数据输出装置，与所述有效数据控制装置相连，用于在接收到所述特征字符控制装置发送的通知后，输出特征字符所对应的有效数据。
其中，所述有效数据控制装置，用于如果所有通道中一部分通道是在第T个时钟周期检测到特征字符的，剩余的通道是在第T+1个时钟周期检测到特征字符的，则通知所述一部分通道延迟一个时钟周期的时间发送各自通道中特征字符所对应的有效数据。
优选的，所述检测装置包括N个M位宽的比较器，其中N为并行乱序数据的数据宽度，M为特征字符的头标识的长度。
优选的，所述获取装置包括一位宽为并联乱序数据的数据宽度的存储器。
本发明提供的系统实施例，通过控制所有通道同一时刻输出特征字符以及同一时刻输出该特征字符所对应的有效数据，达到通道对齐，保证多通道的延迟一致，解决了串行数据经多通道传输后无法达到每个通道的接收端的问题，
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求所述的保护范围为准。

Claims (6)

1.一种对齐高速串行通信通道的方法，其特征在于，包括：
每个通道均获取对串行数据进行串并转换后得到的并行乱序数据，并查找所述并行乱序数据的数据是否有特征字符；当某一通道检测到特征字符后，该通道通知链路状态机已查找到特征字符；
链路状态机当检测到所有通道均查找到特征字符后，控制所有通道同时输出各自通道检测出的特征字符，并在输出特征字符的时钟周期后第三个时钟周期，控制所有通道同时输出各自通道中特征字符所对应的有效数据；
其中，
所述查找所述并行乱序数据的数据是否有特征字符，包括：
通过N个M位宽的比较器并行对所述并行乱序数据的数据进行并行比较，查找是否有所述特征字符，其中N为所述并行乱序数据的数据宽度，M为所述特征字符的头标识的长度。
2.根据权利要求1所述的方法，其特征在于，所述控制所有通道同时输出各自通道中特征字符所对应的有效数据，包括：
如果所有通道中一部分通道是在第T个时钟周期检测到特征字符的，剩余的通道是在第T+1个时钟周期检测到特征字符的，则通知所述一部分通道延迟一个时钟周期的时间发送各自通道中特征字符所对应的有效数据。
3.根据权利要求1所述的方法，其特征在于，所述获取对串行数据进行串并转换后得到的并行乱序数据，包括：
采用位宽为并行乱序数据的数据宽度的寄存器存储所述并行乱序数据。
4.一种对齐高速串行通信通道的系统，其特征在于，每个通道均包括获取装置、检测装置、通知装置、特征字符输出装置和有效数据输出装置，链路状态机包括特征字符控制装置和有效数据控制装置，其中：
所述获取装置，用于获取对串行数据进行串并转换后得到的并行乱序数据；
所述检测装置，与所述获取装置相连，用于查找所述并行乱序数据的数据是否有特征字符；
所述通知装置，与所述检测装置相连，用于当检测到特征字符后，通知链路状态机已查找到特征字符；
所述特征字符控制装置，与所述通知装置相连，用于当所有通道均检测到特征字符后，通知所有通道同时输出各自通道检测出的特征字符；
所述特征字符输出装置，与所述特征字符控制装置相连，用于在接收到所述特征字符控制装置发送的通知后，输出所述检测装置检测到的特征字符；
所述有效数据控制装置，与所述特征字符控制装置相连，用于在输出特征字符的时钟周期后第三个时钟周期，控制所有通道同时输出各自通道中特征字符所对应的有效数据；
所述有效数据输出装置，与所述有效数据控制装置相连，用于在接收到所述特征字符控制装置发送的通知后，输出特征字符所对应的有效数据；
其中，
所述检测装置包括N个M位宽的比较器，其中N为所述并行乱序数据的数据宽度，M为所述特征字符的头标识的长度。
5.根据权利要求4所述的系统，其特征在于：
所述有效数据控制装置，用于如果所有通道中一部分通道是在第T个时钟周期检测到特征字符的，剩余的通道是在第T+1个时钟周期检测到特征字符的，则通知所述一部分通道延迟一个时钟周期的时间发送各自通道中特征字符所对应的有效数据。
6.根据权利要求4所述的系统，其特征在于，所述获取装置包括一位宽为并行乱序数据的数据宽度的存储器。
CN201210119650.9A 2012-04-20 2012-04-20 一种对齐高速串行通信通道的方法和系统 Active CN102708080B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210119650.9A CN102708080B (zh) 2012-04-20 2012-04-20 一种对齐高速串行通信通道的方法和系统
PCT/CN2013/071626 WO2013155893A1 (zh) 2012-04-20 2013-02-18 一种高速串行通信通道对齐的方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210119650.9A CN102708080B (zh) 2012-04-20 2012-04-20 一种对齐高速串行通信通道的方法和系统

Publications (2)

Publication Number Publication Date
CN102708080A CN102708080A (zh) 2012-10-03
CN102708080B true CN102708080B (zh) 2015-11-18

Family

ID=46900876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210119650.9A Active CN102708080B (zh) 2012-04-20 2012-04-20 一种对齐高速串行通信通道的方法和系统

Country Status (2)

Country Link
CN (1) CN102708080B (zh)
WO (1) WO2013155893A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708080B (zh) * 2012-04-20 2015-11-18 浪潮(北京)电子信息产业有限公司 一种对齐高速串行通信通道的方法和系统
CN103729312B (zh) * 2012-10-11 2016-12-21 中国航空工业集团公司第六三一研究所 基于异步fifo的多路异步数据同步方法
CN102946294A (zh) * 2012-10-19 2013-02-27 浪潮电子信息产业股份有限公司 一种高速串行通信通道之间去偏差的方法
CN103744827A (zh) * 2014-01-10 2014-04-23 浪潮电子信息产业股份有限公司 一种提高芯片逻辑时序的串行数据帧匹配方法
CN104461963B (zh) * 2014-11-27 2018-05-01 深圳市国微电子有限公司 一种高速串行存储控制方法及装置
CN104333388A (zh) * 2014-12-01 2015-02-04 山东华芯半导体有限公司 串行通信协议控制器及字符重对齐电路、8b10b解码器
CN104536929A (zh) * 2015-01-14 2015-04-22 浪潮(北京)电子信息产业有限公司 一种物理层初始化方法及客户端
CN107222218B (zh) * 2017-05-26 2020-11-03 四川九洲电器集团有限责任公司 一种并行数据的产生电路、方法及电子设备
CN109728894B (zh) * 2018-11-13 2021-08-17 合肥奕斯伟集成电路有限公司 差分数据的处理方法、数据处理设备以及计算机存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1522522A (zh) * 2002-05-16 2004-08-18 ض� 使用10吉比特附件单元接口的与协议无关的传输
CN101610134A (zh) * 2009-07-10 2009-12-23 中兴通讯股份有限公司 64b/66b编解码装置及实现64b/66b编解码的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440585B1 (ko) * 2002-05-24 2004-07-19 한국전자통신연구원 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체
US7995695B2 (en) * 2008-01-04 2011-08-09 Agere Systems Inc. Data alignment method for arbitrary input with programmable content deskewing info
CN102103563B (zh) * 2010-12-24 2012-11-07 合肥昊特信息科技有限公司 高速收发器
CN102708080B (zh) * 2012-04-20 2015-11-18 浪潮(北京)电子信息产业有限公司 一种对齐高速串行通信通道的方法和系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1522522A (zh) * 2002-05-16 2004-08-18 ض� 使用10吉比特附件单元接口的与协议无关的传输
CN101610134A (zh) * 2009-07-10 2009-12-23 中兴通讯股份有限公司 64b/66b编解码装置及实现64b/66b编解码的方法

Also Published As

Publication number Publication date
WO2013155893A1 (zh) 2013-10-24
CN102708080A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102708080B (zh) 一种对齐高速串行通信通道的方法和系统
CN104954096B (zh) 一种一主多从的高速同步串行通信数据传输方法
CN103907297B (zh) 多协议串并转换物理层单元装置
US6839862B2 (en) Parallel data communication having skew intolerant data groups
CN103141066B (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
CN108259127B (zh) Pcie双冗余万兆网ip核
CN103825696A (zh) 一种基于fpga实现光纤高速实时通信的装置
US20110206381A1 (en) Optical serializing/deserializing apparatus and method and method of manufacturing same
CN104008078B (zh) 一种基于fpga的数据传输板之间进行高速传输的方法
CN105208034A (zh) 一种spi总线与can总线协议转换电路及方法
CN102946294A (zh) 一种高速串行通信通道之间去偏差的方法
US20060209735A1 (en) Auto realignment of multiple serial byte-lanes
EP1433293A1 (en) Parallel data communication having skew intolerant data groups and data validity indicator
CN104333388A (zh) 串行通信协议控制器及字符重对齐电路、8b10b解码器
CN102523436A (zh) 发送终端、接收终端、多路视频光纤传输系统及传输方法
EP1471434B1 (en) Information transfer protocol
CN105635176A (zh) 一种基于RapidIO的网络数据传输方法
CN101206631A (zh) 高速外设部件互连接口及信号处理方法
JP4856090B2 (ja) バス通信システム
CN101917322A (zh) 一种自适应多总线融合方法
CN101039323B (zh) 多速率多协议比特流处理器
CN104009823B (zh) 一种SerDes技术中的错位检测与纠错电路
CN102946293B (zh) 一种基于ds编码的并行接收方法及其装置
CN203761399U (zh) 单纤双向对称速率的光通信设备及系统
CN110601941B (zh) 一种基于EtherCAT总线的车载信号传输系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant