CN102945217A

CN102945217A - 一种基于三模冗余的星载综合电子系统

Info

Publication number: CN102945217A
Application number: CN2012103855271A
Authority: CN
Inventors: 陈江渝; 王慧泉; 金仲和; 汪宏浩
Original assignee: Zhejiang University ZJU
Current assignee: Zhejiang University ZJU
Priority date: 2012-10-11
Filing date: 2012-10-11
Publication date: 2013-02-27
Anticipated expiration: 2032-10-11
Also published as: CN102945217B

Abstract

本发明公开了一种基于三模冗余的用于皮卫星的数据处理和数据存储的星载综合电子系统，包括：数据处理模块、数据存储模块、接口扩展模块和供电模块，数据处理模块与接口扩展模块相连接；数据处理模块与所述数据存储模块相连接；供电模块输出分别与数据处理模块输入、数据存储模块输入相连接；数据处理模块融合了三模冗余思想，具有高可靠性，一定程度避免了随机错误所带来的影响；数据存储模块采用的缓存加主存的方式，能够在低成本的基础上实现存储模块大容量、长寿命的目标；数据处理模块与接口扩展模块之间融合了虚拟DMA思想，简单有效的解决了因数据处理模块外部接口速度比扩展接口速度快而引起的数据处理模块处理能力浪费的问题。

Description

一种基于三模冗余的星载综合电子系统

技术领域

本发明涉及皮卫星的综合电子系统，尤其涉及皮卫星的数据处理和数据存储的综合电子系统。

背景技术

皮卫星是指重量为公斤级的微小卫星。与大卫星相比，它有成本低廉、制造和发射周期短、应急反应快的优势。

综合电子系统是皮卫星的数据和指令枢纽，主要承担皮卫星的数据处理、数据存储、数据传输及指令收发和响应等重要任务，是皮卫星的重要组成部分，它的性能与可靠性很大程度上代表了整个皮卫星的性能与可靠性。

公开号为102624439A的发明专利申请公开了一种多功能的皮卫星的集成检测设备，包括：无线通信链路模块、有线综合测试模块、温度采集控制模块、太阳能电池模拟器接口模块、控制模块、数据发送接收模块和PC控制台，其中，所述无线通信链路模块、有线综合测试模块、温度采集控制模块、太阳能电池模拟器接口模块的输入端皆与控制模块的输出端连接，所述控制模块的输入端与所述数据发送接收模块的输出端连接，所述数据发送接收模块的输入端与PC控制台的输出端连接；所述无线通信链路模块包括下行链路单元和上行链路单元，所述下行链路单元用于接收皮卫星下行射频信号并将其解调为数字基频信号并输出到控制模块；所述上行链路单元将数字基频信号调制到上行射频信号并通过天线输出到皮卫星；所述有线综合测试模块包括第一UART虚拟主机、电平转换芯片和标准串口；所述有线综合测试模块用于将控制模块发送的指令和数据通过标准串口输出到皮卫星综合测试接口，并将皮卫星返回的数据通过标准串口接收；

所述温度采集控制模块包括温度采集单元和温度控制执行单元，所述温度采集单元采集温度数据，所述的控制模块通过IIC总线读取温度传感器中的温度数据；所述温度控制执行单元包括加热驱动器和加热片，加热驱动器根据控制模块的控制信号来决定加热片的开和关从而实现对卫星表面温度的控制；

所述太阳能电池模拟器接口模块包括第二UART虚拟主机、电平转换芯片、标准串口；所述太阳能电池模拟器接口模块用于将控制模块发送的指令和数据通过标准串口输出到太阳能电池模拟器，并将太阳能电池模拟器返回的电流、电压数据通过标准串口接收；所述控制模块包括数字信号处理器、SDRAM和FLASH；其中FLASH是数字信号处理器代码的存储空间，SDRAM是数字信号处理器运行过程中数据、代码的暂存空间；数字信号处理器负责接收从数据发送接收模块来的指令与数据并进行解析，进而向无线通信链路模块、有线综合测试模块、太阳能电池模拟器接口模块发送指令并接收这些模块返回的数据转发至数据发送接收模块；数字信号处理器同时负责分析从温度采集控制模块采集来的温度数据并不断发出控制信号；所述数据发送接收模块包括USB数据通路单元和以太网数据通路单元；所述USB数据通路单元负责将数据在PC控制台与控制模块之间进行转发；所述以太网数据通路单元负责将数据在PC控制台与控制模块之间以以太网协议进行转发；所述PC控制台用于接收所述数据发送接收模块发送的数据，进行皮卫星的下传数据解析，以及对来自所述温度采集控制模块、太阳能电池模拟器接口模块的数据进行处理；同时发送指令到所述数据发送接收模块，控制集成检测设备完成皮卫星数据上传，控制温度采集控制模块、太阳能电池模拟器接口模块进行工作。

该发明主要集成了皮卫星多种测试设备的功能，主要用于皮卫星发射前的地面测试，对数据处理的可靠性未进行相关设计，对数据存储系统的寿命问题未进行解决。

发明内容

本发明提供了一种可靠性较高的星上综合电子系统，综合电子系统是皮卫星的重要组成系统之一，主要用于皮卫星的数据处理和数据存储，其融合的三模冗余技术、虚拟DMA技术和其缓存设计能有效提高星载综合电子系统的可靠性，从而提高皮卫星的可靠性和寿命。

一种基于三模冗余的星载综合电子系统，包括数据处理模块、数据存储模块、接口扩展模块和供电模块；所述数据处理模块与接口扩展模块相连接；所述数据处理模块与所述数据存储模块相连接；所述数据处理模块采用了基于时钟同步的三模冗余设计；所述数据存储模块采用了缓存加主存的设计方案；所述数据处理模块和接口扩展模块之间采用了虚拟DMA设计；所述供电模块输出分别与数据处理模块输入、数据存储模块输入相连接。

所述的数据处理模块包括：3片同构主控DSP、FPGA以及3片相同的用于同构主控DSP加载的SPI Serial FLASH组成；所述3片同构主控DSP是数据处理的运算单元，3片同构主控DSP所运行的程序完全相同；所述FPGA实现了所述的数据处理模块的三模冗余单元、虚拟DMA单元和循环加载单元；所述SPI Serial FLASH用于存储3片同构主控DSP程序，3片SPI Serial FLASH各自存储一份同构主控DSP程序；

所述3片同构主控DSP通过EMIFA口与所述FPGA实现的三模冗余单元相连接，所述FPGA实现的三模冗余单元与所述FPGA实现的虚拟DMA单元相连接，所述FPGA实现的虚拟DMA单元与所述接口扩展模块相连接；所述3片同构主控DSP通过加载用SPI口与所述FPGA实现的循环加载单元相连接，所述FPGA实现的循环加载单元与所述SPI Serial FLASH相连接。

进一步，所述的数据处理模块的3片同构主控DSP运用了循环加载同步启动的设计方案，此方案是三模冗余系统时钟同步的基础。方案如下：所述FPGA实现的循环加载单元首先对所述3片SPI Serial FLASH存储的同构主控DSP程序进行三取二判决，然后控制3片同构主控DSP根据判决结果依次加载，最后在3片同构主控DSP加载完成后同步复位3片同构主控DSP，获得3片同构主控DSP同步运行的状态。

进一步，所述的数据处理模块中为了使3个同构主控DSP时钟同频率同相位，设计使用同一系统时钟源通过所述FPGA的PLL之后同时给3个同构主控DSP提供时钟，并且在PCB布局布线时，所述FPGA分别与3片同构主控DSP的时钟线等长等阻抗。

进一步，所述FPGA实现的三模冗余单元，把3个同构主控DSP的输出结果进行三取二判定，把判定结果作为数据处理模块的输出结果，能有效提高处理结果的可靠性。并通过判定结果，能获得3个同构主控DSP的工作状态，再根据3个同构主控DSP的工作状态去控制3个同构主控DSP的工作模式，使系统能在单模、双模、三模状态下正常工作。

进一步，所述数据处理模块与所述接口扩展模块之间是FPGA实现的虚拟DMA单元，虚拟DMA单元主要通过在数据处理模块和接口扩展模块之间加入系统缓存和响应的逻辑设计，能有效调和同构主控DSP的EMIFA接口数据传输速度远大于接口模块数据传输速度的矛盾，有效提高同构主控DSP的利用率。

所述数据存储模块包括：若干片存储容量为2M bit但有效读写次数达10¹⁴量级的铁电存储器、若干片存储容量为4G Byte读写次数只有10⁶量级的FLASH组成，所述铁电存储器作为缓存，所述FLASH作为主存储器，在相同读写操作过程中，此种设计可以减少主存储器的读写次数，延长主存储器的使用寿命。

优选地，所述数据存储模块包括：1片存储容量为2M bit但有效读写次数达10¹⁴量级的铁电存储器、1片存储容量为4G Byte读写次数只有10⁶量级的FLASH组成，所述铁电存储器作为缓存，所述FLASH作为主存储器。

所述接口扩展模块包括：12路SPI接口，6路UART接口，7路1²C接口组成；所述接口均由所述FPGA实现；6路UART接口中有1路UART接口提供了由LVTTL到RS232的电平转换功能。

本发明完成了一种高可靠性、长寿命、高效率的星载综合电子系统。本发明使用了3片同构主控DSP和FPGA组成的基于三模冗余功能的数据处理模块，在所述FPGA实现的所述的数据处理模块的三模冗余单元、虚拟DMA单元和循环加载单元的控制下，该数据处理模块不仅能实现3片同构主控DSP运算结果的三取二判定，提高数据处理单元处理结果的可靠性，而且能实时监测3片同构主控DSP的工作状态，在有1片或者两片主控DSP发生可逆转的故障时，可以启动其故障恢复功能，可以遥控其故障恢复；在有1片或者两片主控DSP发生不可逆转的故障时，可以通过工作模式管理模块切换成双模和单模状态，使整个数据处理单元能够继续正常工作。

本发明的数据存储模块采用了主存加缓存的存储系统模式，能有效解决由于大容量主存储器读写寿命有限带来的存储器寿命问题。本发明在数据处理模块和接口扩展模块之间设计了虚拟DMA单元，在没有操作系统的支持下，能够解决主控DSP输出接口EMIFA速度远大于扩展接口速度的矛盾，能提高主控DSP的利用率。

与现有技术相比，本发明具有以下有益的技术效果：

1)相对于普通星载综合电子系统，本发明提供了一个高可靠性的主控数据处理模块，从系统设计的角度有效的降低了由于空间粒子所带来的随机错误的影响，而且能在有1片或者两片主控DSP发生故障的极端情况下得以继续正常工作。

2)本发明采用了虚拟DMA技术，有效的解决了大部分有效载荷接口速率低与主控DSP运算速度高之间的矛盾，而且提供了跟所设计的虚拟DMA单元兼容的接口扩展模块。

3)本发明采用了缓存加主存的数据存储模式，解决了由于大容量存储器读写次数有限带来的寿命短的问题。

附图说明

图1是本发明的数据处理模块、接口扩展模块、供电模块、数据存储模块之间的关系的示意图。

图2是本发明的数据处理模块主控DSP的循环加载及相关控制的示意图。

图3是本发明的虚拟DMA单元与接口扩展模块和数据处理模块之间工作示意图。

图4是本发明的供电模块的示意图。

图5是本发明主控DSP时钟供给的示意图。

图6是本发明数据存储模块原理的示意图。

具体实施方式

下面结合实施例和附图来详细说明本发明。

所述基于三模冗余的星载综合电子系统，包括：数据处理模块、数据存储模块、接口扩展模块和供电模块。如图1所示，基于三模冗余的星载综合电子系统各模块或单元之间的连接情况：数据处理模块由三个同构主控DSP、三模冗余单元、虚拟DMA单元和循环加载模块组成，主要承担数据处理和数据流控制的功能；数据存储模块主要缓存和主存构成，主要承担数据存储功能；接口扩展模块主要与虚拟DMA兼容的接口主机构成，主要为系统与外部数据交换提供相应的接口。

数据处理模块融合了三模冗余功能，其主要优点是，可以有效提高数据处理的可靠性，有效提高主控DSP的效率。其相应的难点在于三模冗余系统的实现以及解决主控DSP的EMIFA口数据传输速率远大于扩展接口速度的矛盾的问题。

三模冗余系统的实现难点在于3片主控DSP的同步问题，同步问题分为两个方面来解决：第一，为3个同构主控DSP提供同频率同相位的时钟：如图5所示，时钟芯片通过FPGA的PLL变换成主控DSP需要的时钟频率，再通过FPGA统一提供给3个主控DSP，时钟在通过FPGA的PLL之后，在输出之前需要加DDR2模块，以便在FPGA内得到相同的延时，在PCB板设计时，图5中A、B、C三条时钟线需要等长等阻抗，以保证3条时钟供应的通道的传输函数相同，以保证3片主控DSP的时钟输入是同频率同相位。

第二，3片同构主控DSP需要同步启动：如图2所示，循环加载单元由FPGA实现，整个加载过程由FPGA控制，当接到加载命令时，FPGA把主控DSP程序进行三取二判定之后，依次完成对3片主控DSP加载，在3片主控DSP全部完成加载之后再对3片主控DSP进行同步启动，这样能保证3片主控DSP能够完成初始状态的同步。在主控DSP出现非硬件故障的前提下，可以通过重新启动加载命令来完成系统修复，在1片或者两片主控DSP出现不可逆故障时，系统可以切换成双模和单模模式继续工作。

本实施方式提供了解决主控DSP的EMIFA口数据传输速率远大于扩展接口速度矛盾问题的简单方法，所述的虚拟DMA单元没有传统意义上的DMA那么复杂，但能有效解决所述问题。

如图3所示，虚拟DMA由FPGA实现，主要由A、B两片缓存组成，每个接口主机对应一个虚拟DMA。当DSP需要向外发送数据时，主要以很快的速度把需要发送的数据存储在DMA的一片缓存里，同时把控制命令写入接口主机的控制寄存器，完成上述操作之后，主控DSP可进行其他运算，当接口主机完成相应的数据发送任务之后，把发送完成的信息反馈给主控DSP即可；当主控DSP需要读取数据时，只需把相应的读控制命令写入接口主机的控制寄存器中即可，之后，主控DSP可以进行其他运算操作，当接口主机把需要的数据读取之后并存储在虚拟DMA的缓存里，然后把读取完成的信息反馈给主控DSP，主控DSP可以快速从虚拟DMA缓存里读取需要的数据。之所以需要两片缓存，主要是在主控DSP和外部之间实现半双工的数据收发。

数据存储模块需要解决的问题是大容量存储器可擦写数有限(10⁶或者10⁷量级)与航天器存储器被频繁擦写操作之间的矛盾。本实施方式用主存加缓存的存储系统解决所述矛盾。

如图6所示，缓存是铁电存储器，此存储器的优点是可擦写次数可达10¹⁴量级，近似于可无限次擦写，缺点是容量小，成本高；主存是NAND FLASH，此存储器的优点是存储容量大，成本相对较低，缺点是可擦写次数只有10⁶量级，读写寿命短。当主控DSP需要少量数据存取时，可选择存储在缓存里，当缓存数据存满之后，一次性将缓存里的数据存入主存；当主控DSP需要一次性输入大量数据时，可选择直接存入主存。因此，所述数据存储模块中融合了铁电存储器和NAND FALSH的优点，同时很大程度上削弱了他们的缺点所带来的影响，有效的现实了数据存储模块大容量长存储寿命的优点。缓存大小和主存大小可根据实际需求进行选择。

供电模块如图4所示，主要器件单独供电，不仅避免了3片同构主控DSP工作状态的相互影响(当1个主控DSP因硬件故障工作不正常时，不影响其他两个主控DSP的正常工作)，而且提供了工作模式切换操作时的供电的可控性，可以实现对任意主控DSP的供电控制，在双模和单模模式下，切断不需要供电的主控DSP的供电链路，减少不工作主控DSP的静态功耗。

Claims

1.一种基于三模冗余的星载综合电子系统，包括：数据处理模块、数据存储模块、接口扩展模块和供电模块，其特征在于：所述数据处理模块与接口扩展模块相连接；所述数据处理模块与所述数据存储模块相连接；所述供电模块输出分别与数据处理模块输入、数据存储模块输入相连接；

所述数据处理模块采用基于时钟同步的三模冗余设计；所述的数据处理模块包括：3片同构主控DSP、FPGA以及3片相同的用于同构主控DSP加载的SPI Serial FLASH组成；

所述3片同构主控DSP为数据处理的运算单元，运行相同的程序；

所述FPGA用于实现所述的数据处理模块的三模冗余单元、虚拟DMA单元、循环加载单元和所述接口扩展模块；

所述SPI Serial FLASH用于存储3片同构主控DSP程序，3片SPI SerialFLASH各自存储一份同构主控DSP程序；

所述3片同构主控DSP通过EMIFA口与所述FPGA实现的三模冗余单元相连接，所述FPGA实现的三模冗余单元与所述FPGA实现的虚拟DMA单元相连接，所述FPGA实现的虚拟DMA单元与所述接口扩展模块相连接；

所述3片同构主控DSP通过加载用SPI口与所述FPGA实现的循环加载单元相连接，所述FPGA实现的循环加载单元与所述SPI Serial FLASH相连接；

所述的数据存储模块包括：若干片铁电存储器和若干片NAND FLASH组成，所述铁电存储器作为缓存，所述NAND FLASH作为主存储器。

2.根据权利要求1所述的基于三模冗余的星载综合电子系统，其特征在于：所述的数据处理模块的3个同构主控DSP采用循环加载同步启动。

3.根据权利要求1或2所述的基于三模冗余的星载综合电子系统，其特征在于：所述的数据处理模块中3个同构主控DSP时钟同频率同相位，同一系统时钟源通过所述FPGA的PLL之后同时给3个同构主控DSP提供时钟。

4.根据权利要求1所述的基于三模冗余的星载综合电子系统，其特征在于：所述的数据存储模块由1片铁电存储器和1片NAND FLASH组成。

5.根据权利要求1所述的基于三模冗余的星载综合电子系统，其特征在于：所述接口扩展模块包括12路SPI接口，6路UART接口，7路I2C接口，6路UART接口中有1路UART接口提供了由LVTTL到RS232的电平转换功能。

6.根据权利要求5所述的基于三模冗余的星载综合电子系统，其特征在于：所述接口扩展模块与所述FPGA实现的虚拟DMA兼容。