CN102938652B - 基于查找表的qc-ldpc码的并行编码器和编码方法 - Google Patents

基于查找表的qc-ldpc码的并行编码器和编码方法 Download PDF

Info

Publication number
CN102938652B
CN102938652B CN201210474355.5A CN201210474355A CN102938652B CN 102938652 B CN102938652 B CN 102938652B CN 201210474355 A CN201210474355 A CN 201210474355A CN 102938652 B CN102938652 B CN 102938652B
Authority
CN
China
Prior art keywords
vector
register
matrix
bit
look
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210474355.5A
Other languages
English (en)
Other versions
CN102938652A (zh
Inventor
刘志文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rongcheng Dingtong Electronic Information Technology Co., Ltd.
Original Assignee
RONGCHENG DINGTONG ELECTRONIC INFORMATION TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RONGCHENG DINGTONG ELECTRONIC INFORMATION TECHNOLOGY Co Ltd filed Critical RONGCHENG DINGTONG ELECTRONIC INFORMATION TECHNOLOGY Co Ltd
Priority to CN201210474355.5A priority Critical patent/CN102938652B/zh
Publication of CN102938652A publication Critical patent/CN102938652A/zh
Application granted granted Critical
Publication of CN102938652B publication Critical patent/CN102938652B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种解决QC-LDPC码并行编码的方案,其特征在于,所述QC-LDPC并行编码器主要由寄存器、查找表、bc位二输入异或门和b位二输入异或门四部分组成。本发明提供的QC-LDPC并行编码器,能充分利用FPGA逻辑资源中的查找表功能,在保持编码速度不变的条件下有效减少资源需求,具有控制简单、资源消耗少、功耗小、成本低等优点。

Description

基于查找表的QC-LDPC码的并行编码器和编码方法
技术领域
本发明涉及通信领域,特别涉及一种通信系统中QC-LDPC码编码器的并行实现方法。
背景技术
由于在传输信道中存在的各种失真和噪声会对发送信号产生干扰,接收端不可避免地会出现数字信号产生误码的情况。为了降低误码率,需要采用信道编码技术。
低密度奇偶校验(Low-Density Parity-Check,LDPC)码以其逼近Shannon限的优异性能成为信道编码领域的研究热点。准循环LDPC码(Quasic-LDPC,QC-LDPC)码是一种特殊的LDPC码,其编码可采用移位寄存器加累加器(Shift-Register-Adder-Accumulator,SRAA)加以实现。
SRAA法是利用生成矩阵G进行编码。QC-LDPC码的生成矩阵G是由a×t个b×b阶循环矩阵Gi,j(1≤i≤a,1≤j≤t)构成的阵列,t=a+c。与信息向量对应的一部分生成矩阵是单位矩阵,与校验向量对应的其余部分生成矩阵是高密度矩阵。a路并行SRAA法完成一次编码需要b+t个时钟周期,需要(a×c+t)×b个寄存器、a×c×b个二输入与门和a×c×b个二输入异或门。当采用FPGA实现高速编码时,如此多的资源需求意味着功耗大、成本高。
发明内容
针对QC-LDPC码高速编码的现有实现方案中存在的资源需求量大缺点,本发明提供了一种基于查找表的并行编码方法,充分利用FPGA逻辑资源中的查找表功能,能在保持编码速度不变的前提下,有效减少资源需求。
如图1所示,QC-LDPC码的并行编码器主要由4部分组成:寄存器、查找表、b×c位二输入异或门和b位二输入异或门。整个编码过程分4步完成:第1步,输入信息向量s,保存至寄存器R1~Ra,清零寄存器Ra+1~Rt;第2步,寄存器R1~Ra串行左移一比特,查找表L1~Lx分别输入向量h1~hx和输出向量v1~vx,b×c位二输入异或门B1~Bx-1对向量v1~vx求和,得到向量vx+1,b位二输入异或门Al(1≤l≤c)将向量vx+1的第l段b比特与寄存器Ra+l串行循环左移一比特的结果相加,和存回寄存器Ra+l;第3步,重复第2步b-1次;第4步,并行输出码字(s,p)。
本发明提供的QC-LDPC并行编码器,能在保持编码速度不变的前提下有效减少资源需求,从而达到降低硬件成本和功耗的目的。
关于本发明的优点与精神可通过接下来的发明详述及附图得到进一步的了解。
附图说明
图1是QC-LDPC码的并行编码器整体结构;
图2比较了传统的a路并行SRAA法与本发明的资源消耗。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,但不作为对本发明的限定。
QC-LDPC码是一类特殊的LDPC码,它的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列,具有分段循环特点,故被称为准循环LDPC码。从行的角度看,循环矩阵的每一行都是上一行(首行是末行)循环右移一位的结果;从列的角度看,循环矩阵的每一列都是前一列(首列是末列)循环下移一位的结果。循环矩阵的行向量构成的集合与列向量构成的集合完全相同,因此,循环矩阵完全可由它的首行或首列来表征。QC-LDPC码的生成矩阵G是由a×t个b×b阶循环矩阵Gi,j(1≤i≤a,1≤j≤t)构成的阵列:
G(或H)的连续b行和b列分别被称为块行和块列。假设gi,j(1≤i≤a,a+1≤j≤t)是循环矩阵Gi,j的首行,那么可按照如下方式定义a×(b×c)阶块首行矩阵F:
F是由生成矩阵G后c块列中所有循环矩阵的首行构成的,可视为由b×c个a维列向量组成的。假设a不是素数,可被分解为a=u×x,其中,u和x皆为非1的正整数。那么,块首行矩阵F的第u(m-1)+1~um(1≤m≤x)行构成了一个u×(b×c)阶矩阵,称之为子块首行矩阵,记作Fm。Fm可视为由b×c个u维列向量构成的。
生成矩阵G对应码字(s,p),G的前a块列对应的是信息向量s,后c块列对应的是校验向量p。以b比特为一段,信息向量s被等分为a段,即s=(s1,s2,…,sa);校验向量p被等分为c段,即p=(p1,p2,…,pc)。对于第i(1≤i≤a)段信息向量si,有si=(si,1,si,2,…,si,b)。
由式(1)、(2)和循环矩阵的特点,图1给出了QC-LDPC码的并行编码器,它主要由寄存器、查找表、b×c位二输入异或门和b位二输入异或门四种功能模块组成。
寄存器R1~Ra用于缓存信息向量s=(s1,s2,…,sa),寄存器Ra+1~Rt用于计算和存储校验向量p=(p1,p2,…,pc)。
查找表L1~Lx均有u位输入和b×c位输出,分别完成不同的u位信息比特与子块首行矩阵F1~Fx的乘积。并行输入的u位信息比特smu-u+1,k,smu-u+2,k,…,smu,k(1≤m≤x,1≤k≤b)构成向量hm={smu-u+1,k,smu-u+2,k,…,smu,k}。查找表Lm的输入是hm,每一路输出是hm与子块首行矩阵Fm对应列的乘积,总输出构成了向量vm。如果将查找表的基本查找单元视为一个二输入与门,那么共需x×c×b个二输入与门。
b×c位二输入异或门B1~Bx-1将向量v1~vx加在一起,得到向量vx+1。实际上,vx+1中的每个元素是向量{h1,h2,…,hx}与块首行矩阵F对应列的乘积,vx+1是向量{h1,h2,…,hx}与块首行矩阵F的乘积。
b位二输入异或门Al(1≤l≤c)将向量vx+1的连续b比特累加到寄存器Ra+l中。
所有的b×c位二输入异或门和b位二输入异或门的二输入异或门总数是x×c×b个。
本发明提供了一种基于查找表的QC-LDPC并行编码方法,结合QC-LDPC码的并行编码器(如图1所示),其编码步骤描述如下:
第1步,输入信息向量s,保存至寄存器R1~Ra,清零寄存器Ra+1~Rt
第2步,寄存器R1~Ra串行左移一比特,查找表L1~Lx分别输入向量h1~hx和输出向量v1~vx,b×c位二输入异或门B1~Bx-1对向量v1~vx求和,得到向量vx+1,b位二输入异或门Al(1≤l≤c)将向量vx+1的第l段b比特与寄存器Ra+l串行循环左移一比特的结果相加,和存回寄存器Ra+l
第3步,重复第2步b-1次,完成后,寄存器R1~Ra存储的是信息向量s=(s1,s2,…,sa),寄存器Ra+1~Rt存储的是校验向量p=(p1,p2,…,pc);
第4步,并行输出码字(s,p)。
从以上步骤不难看出,整个编码过程共需b+t个时钟周期,这与传统的a路并行SRAA法完全相同。
图2比较了传统的a路并行SRAA法与本发明的资源消耗。注意,这里将查找表的基本查找单元视为一个二输入与门。从图2可清楚看到,与a路并行SRAA法相比,本发明使用了较少的寄存器、异或门和与门,耗费量分别是a路并行SRAA法的t/(a×c+t)、1/u和1/u。
综上可见,与传统的a路并行SRAA法相比,本发明保持了编码速度,能充分利用FPGA逻辑资源中的查找表功能,具有控制简单、资源消耗少、功耗小、成本低等优点。
以上所述的实施例,只是本发明较优选的具体实施方式,本领域的技术人员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。

Claims (4)

1.一种QC-LDPC码的并行编码器,QC-LDPC码的生成矩阵G是由a×t个b×b阶循环矩阵Gi,j构成的阵列,其中,a、t和b皆为正整数,t=a+c,1≤i≤a,1≤j≤t,a被分解为a=u×x,u和x皆为非1的正整数,生成矩阵G对应码字(s,p),G的前a块列对应的是信息向量s,后c块列对应的是校验向量p,以b比特为一段,信息向量s被等分为a段,即s=(s1,s2,…,sa),第i段信息向量si=(si,1,si,2,…,si,b),校验向量p被等分为c段,即p=(p1,p2,…,pc),其特征在于,所述编码器包括以下部件:
寄存器R1~Rt,寄存器R1~Ra用于缓存信息向量s=(s1,s2,…,sa),寄存器Ra+1~Rt用于计算和存储校验向量p=(p1,p2,…,pc);
查找表L1~Lx,分别并行输入u位信息比特构成的向量hm={smu-u+1,k,smu-u+2,k,…,smu,k},并行输出b×c位向量vm,其中,1≤m≤x,1≤k≤b;
b×c位二输入异或门B1~Bx-1,将向量v1~vx加在一起,得到向量vx+1
b位二输入异或门A1~Ac,Al将向量vx+1的第l段连续b比特累加到寄存器Ra+l中,其中,1≤l≤c。
2.如权利要求1所述的并行编码器,其特征在于,所述查找表L1~Lx分别完成不同的u位信息比特与子块首行矩阵F1~Fx的乘积,查找表Lm的输入是hm,每一路输出是hm与子块首行矩阵Fm对应列的乘积,总输出构成了向量vm
3.如权利要求1所述的并行编码器,其特征在于,所述向量vx+1中的每个元素是向量{h1,h2,…,hx}与块首行矩阵F对应列的乘积,vx+1是向量{h1,h2,…,hx}与块首行矩阵F的乘积。
4.一种QC-LDPC码的并行编码方法,QC-LDPC码的生成矩阵G是由a×t个b×b阶循环矩阵Gi,j构成的阵列,其中,a、t和b皆为正整数,t=a+c,1≤i≤a,1≤j≤t,a被分解为a=u×x,u和x皆为非1的正整数,生成矩阵G对应码字(s,p),G的前a块列对应的是信息向量s,后c块列对应的是校验向量p,以b比特为一段,信息向量s被等分为a段,即s=(s1,s2,…,sa),第i段信息向量si=(si,1,si,2,…,si,b),校验向量p被等分为c段,即p=(p1,p2,…,pc),其特征在于,所述编码方法包括以下步骤:
第1步,输入信息向量s,保存至寄存器R1~Ra,清零寄存器Ra+1~Rt
第2步,寄存器R1~Ra串行左移一比特,查找表L1~Lx分别输入向量h1~hx和输出向量v1~vx,b×c位二输入异或门B1~Bx-1对向量v1~vx求和,得到向量vx+1,b位二输入异或门Al将向量vx+1的第l段b比特与寄存器Ra+l串行循环左移一比特的结果相加,和存回寄存器Ra+l,其中,1≤l≤c;
第3步,重复第2步b-1次,完成后,寄存器R1~Ra存储的是信息向量s=(s1,s2,…,sa),寄存器Ra+1~Rt存储的是校验向量p=(p1,p2,…,pc);
第4步,并行输出码字(s,p)。
CN201210474355.5A 2012-11-21 2012-11-21 基于查找表的qc-ldpc码的并行编码器和编码方法 Expired - Fee Related CN102938652B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210474355.5A CN102938652B (zh) 2012-11-21 2012-11-21 基于查找表的qc-ldpc码的并行编码器和编码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210474355.5A CN102938652B (zh) 2012-11-21 2012-11-21 基于查找表的qc-ldpc码的并行编码器和编码方法

Publications (2)

Publication Number Publication Date
CN102938652A CN102938652A (zh) 2013-02-20
CN102938652B true CN102938652B (zh) 2015-09-09

Family

ID=47697532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210474355.5A Expired - Fee Related CN102938652B (zh) 2012-11-21 2012-11-21 基于查找表的qc-ldpc码的并行编码器和编码方法

Country Status (1)

Country Link
CN (1) CN102938652B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105099467B (zh) * 2014-04-21 2019-02-01 华为技术有限公司 Qc-ldpc码的编码方法及编码装置
CN104993834A (zh) * 2015-06-20 2015-10-21 荣成市鼎通电子信息科技有限公司 基于查找表的wpan中qc-ldpc并行编码器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192833A (zh) * 2006-11-28 2008-06-04 华为技术有限公司 一种低密度校验码ldpc并行编码的装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2375463A (en) * 2001-05-08 2002-11-13 Ubinetics Ltd Configurable encoder

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192833A (zh) * 2006-11-28 2008-06-04 华为技术有限公司 一种低密度校验码ldpc并行编码的装置及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Efficient encoding of Quasi-Cyclic Low-Density Parity-Check Codes;Zongwang Li等;《IEEE TRANSCATIONS ON COMMUNICATIONS》;20060116;第54卷(第1期);71-81 *

Also Published As

Publication number Publication date
CN102938652A (zh) 2013-02-20

Similar Documents

Publication Publication Date Title
CN102932009B (zh) 基于查找表的dtmb中qc-ldpc并行编码方法
CN102932007B (zh) 高度并行的深空通信中qc-ldpc编码器和编码方法
CN102857236B (zh) 基于求和阵列的cmmb中ldpc编码器和编码方法
CN102857324B (zh) 基于查找表的深空通信中ldpc串行编码器和编码方法
CN102857238B (zh) 基于求和阵列的深空通信中ldpc编码器和编码方法
CN102843150B (zh) 一种低延时的qc-ldpc并行编码器和编码方法
CN102932011B (zh) 基于查找表的cmmb中qc-ldpc并行编码方法
CN102857239B (zh) 基于查找表的cmmb中ldpc串行编码器和编码方法
CN102932008B (zh) 基于查找表的深空通信中qc-ldpc并行编码方法
CN102916706B (zh) 高度并行的cmmb中qc-ldpc编码器和编码方法
CN102868412B (zh) 基于并行滤波的深空通信中ldpc编码器和编码方法
CN102868495B (zh) 基于查找表的近地通信中ldpc串行编码器和编码方法
CN102970046B (zh) 高度并行的近地通信中qc-ldpc编码器和编码方法
CN102891687B (zh) 基于求和阵列的qc-ldpc并行编码器和编码方法
CN102938652B (zh) 基于查找表的qc-ldpc码的并行编码器和编码方法
CN102932013B (zh) 基于查找表的近地通信中qc-ldpc并行编码方法
CN102882531B (zh) 基于求和阵列的dtmb中ldpc编码器和编码方法
CN102857237B (zh) 一种低延时的近地通信中ldpc并行编码器和编码方法
CN102932010B (zh) Qc-ldpc码的高度并行编码器和编码方法
CN102843148B (zh) 基于查找表的qc-ldpc串行编码器和编码方法
CN104980167A (zh) 基于求和阵列的cdr中qc-ldpc并行编码器
CN102843149B (zh) 基于求和阵列的近地通信中ldpc编码器和编码方法
CN104993834A (zh) 基于查找表的wpan中qc-ldpc并行编码器
CN104980170A (zh) 基于查找表的cdr中qc-ldpc并行编码器
CN104980165A (zh) 一种低延时的wpan中qc-ldpc并行编码器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: LIU ZHIWEN

Free format text: FORMER OWNER: SUZHOU VESTAX INFORMATION TECHNOLOGY CO., LTD.

Effective date: 20150716

C41 Transfer of patent application or patent right or utility model
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Liu Zhiwen

Inventor before: Zhang Peng

Inventor before: Cai Chaoshi

Inventor before: Yang Gang

Inventor before: Wang Fei

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: ZHANG PENG CAI CHAOSHI YANG GANG WANG FEI TO: LIU ZHIWEN

TA01 Transfer of patent application right

Effective date of registration: 20150716

Address after: The middle part of Rongcheng mountain road in Weihai city Shandong province 264300 No. 298

Applicant after: Liu Zhiwen

Address before: Kolding road high tech Zone of Suzhou City, Jiangsu province 215163 No. 78 Su Gaoxin Software Park Building No. 7 102

Applicant before: Suzhou Weishida Information Technology Co., Ltd.

ASS Succession or assignment of patent right

Owner name: RONGCHENG DINGTONG ELECTRONIC INFORMATION SCIENCE

Free format text: FORMER OWNER: LIU ZHIWEN

Effective date: 20150730

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150730

Address after: Rongcheng City, Weihai City, Shandong province 264300 Jianye Street No. 228

Applicant after: Rongcheng Dingtong Electronic Information Technology Co., Ltd.

Address before: The middle part of Rongcheng mountain road in Weihai city Shandong province 264300 No. 298

Applicant before: Liu Zhiwen

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150909

Termination date: 20151121

EXPY Termination of patent right or utility model