CN102931989B - 适用于流水线式模拟数字转换器的双组开关电容电路 - Google Patents

Abstract

一种适用于流水线式模拟数字转换器的双组开关电容电路，包含运算放大器，子数字模拟转换器，两组开关电容电路，两组动态元件匹配电路，以及两组寄存器。本发明使用两组开关电容电路，交替进行采样和运算，这样就可以避免使用采样保持运算放大器，既可提高性能又能减少电流消耗。

Description

适用于流水线式模拟数字转换器的双组开关电容电路

技术领域

本发明涉及一种适用于流水线式模拟数字转换器的双组开关电容电路。

背景技术

传统的多位流水线式模拟数字转换器需要一个运算放大器用来实现采样保持，会引入额外的信噪比损失和电流消耗。

发明内容

本发明提供的一种适用于流水线式模拟数字转换器的双组开关电容电路，避免使用采样保持运算放大器，既可提高性能又能减少电流消耗。

为了达到上述目的，本发明提供一种适用于流水线式模拟数字转换器的双组开关电容电路，该双组开关电容电路包含运算放大器，子数字模拟转换器，第一开关电容电路和第二开关电容电路，第一动态元件匹配电路和第二动态元件匹配电路，以及第一寄存器和第二寄存器；

所述子数字模拟转换器的输入端输入模拟输入信号Vin和总时钟信号ph，输出端输出数字输出信号Dout；

所述第一动态元件匹配电路的输入端连接子数字模拟转换器的输出端；

所述第二动态元件匹配电路的输入端连接子数字模拟转换器的输出端；

所述第一寄存器的输入端连接第一动态元件匹配电路的输出端，第一寄存器的输入端输入第一时钟信号ph1；

所述第二寄存器的输入端连接第二动态元件匹配电路的输出端，第二寄存器的输入端输入第二时钟信号ph2；

所述第一开关电容电路的输入端连接第一寄存器和运算放大器的输出端，第一开关电容电路的输入端输入模拟输入信号Vin和正基准电压信号vrefp、零基准电压信号vcm、负基准电压信号vrefn，以及模拟输出信号Vout；

所述第二开关电容电路的输入端连接第二寄存器和运算放大器的输出端，第二开关电容电路的输入端输入模拟输入信号Vin和正基准电压信号vrefp、零基准电压信号vcm、负基准电压信号vrefn，以及模拟输出信号Vout；

所述运算放大器的输入端连接第一开关电容电路和第二开关电容电路，运算放大器的输出端输出模拟输出信号Vout。

所述的第一开关电容电路包含n个等量电容C1,C2,…,Cn，n个输入开关Sa1，Sa2,…,San，n个多选开关Sb1，Sb2,…,Sbn，一个输出开关Sc，和一个接地开关Sd；

所述的每个输入开关Sa1，Sa2,…,San的一端对应连接一个等量电容C1,C2,…,Cn，另一端连接输入模拟输入信号Vin；所述的每个多选开关Sb1，Sb2,…,Sbn的一端可选择连接正基准电压信号vrefp，或者零基准电压信号vcm，或者负基准电压信号vrefn，或者模拟输出信号Vout，另一端对应连接一个等量电容C1,C2,…,Cn，所述的输出开关Sc的通断由第一时钟信号ph1控制，当第一时钟信号ph1为高时闭合，为低时打开；所述的接地开关Sd由第二时钟信号ph2控制，当第二时钟信号ph2为高时闭合，为低时打开。

所述的输入开关Sa1，Sa2,…,San的通断由第二时钟信号ph2控制，当第二时钟信号ph2为高时闭合，为低时打开。

第一寄存器输出的每一位信号都用来控制一个多选开关，当该位信号为1时，多选开关接正基准电压信号vrefp，当该位信号为0时，多选开关接零基准电压信号vcm，当该位信号为-1时，多选开关接负基准电压信号vrefn，当不是以上情况时，多选开关接模拟输出信号Vout。

所述的第二开关电容电路包含n个等量电容C1,C2,…,Cn，n个输入开关Sa1，Sa2,…,San，n个多选开关Sb1，Sb2,…,Sbn，一个输出开关Sc，和一个接地开关Sd；

所述的每个输入开关Sa1，Sa2,…,San的一端对应连接一个等量电容C1,C2,…,Cn，另一端连接输入模拟输入信号Vin；所述的每个多选开关Sb1，Sb2,…,Sbn的一端可选择连接正基准电压信号vrefp，或者零基准电压信号vcm，或者负基准电压信号vrefn，或者模拟输出信号Vout，另一端对应连接一个等量电容C1,C2,…,Cn，所述的输出开关Sc的通断由第二时钟信号ph2控制，当第二时钟信号ph2为高时闭合，为低时打开；所述的接地开关Sd由第一时钟信号ph1控制，当第一时钟信号ph1为高时闭合，为低时打开。

所述的输入开关Sa1，Sa2,…,San的通断由第一时钟信号ph1控制，当第一时钟信号ph1为高时闭合，为低时打开。

第二寄存器输出的每一位信号都用来控制一个多选开关，当该位信号为1时，多选开关接正基准电压信号vrefp，当该位信号为0时，多选开关接零基准电压信号vcm，当该位信号为-1时，多选开关接负基准电压信号vrefn，当不是以上情况时，多选开关接模拟输出信号Vout。

总时钟信号ph的频率是第一时钟信号ph1和第二时钟信号ph2频率的两倍，第一时钟信号ph1的上升沿与总时钟信号ph的奇数个上升沿时序一致，第二时钟信号ph2的上升沿与总时钟信号ph的偶数个上升沿时序一致，或者，第一时钟信号ph1的上升沿与总时钟信号ph的偶数个上升沿时序一致，第二时钟信号ph2的上升沿与总时钟信号ph的奇数个上升沿时序一致。

所述的n个等量电容的电容值相等，其值均为C0。

本发明使用两组开关电容电路，交替进行采样和运算，这样就可以避免使用采样保持运算放大器，既可提高性能又能减少电流消耗。

附图说明

图1是本发明的电路图；

图2是本发明的时钟信号时序图。

具体实施方式

以下根据图1和图2，具体说明本发明的较佳实施例：

如图1所示，是适用于流水线式模拟数字转换器的双组开关电容电路的电路图，该适用于流水线式模拟数字转换器的双组开关电容电路包含运算放大器4，子数字模拟转换器1，两组开关电容电路301和302，两组动态元件匹配电路101和102，以及两组寄存器201和202。

所述子数字模拟转换器1的输入端输入模拟输入信号Vin和总时钟信号ph，输出端输出数字输出信号Dout。

所述第一动态元件匹配电路101的输入端连接子数字模拟转换器1的输出端。

所述第二动态元件匹配电路102的输入端连接子数字模拟转换器1的输出端。

所述第一寄存器201的输入端连接第一动态元件匹配电路101的输出端，第一寄存器201的输入端输入第一时钟信号ph1。

所述第二寄存器202的输入端连接第二动态元件匹配电路102的输出端，第二寄存器202的输入端输入第二时钟信号ph2。

所述第一开关电容电路301的输入端连接第一寄存器201和运算放大器4的输出端，第一开关电容电路301的输入端输入模拟输入信号Vin和正基准电压信号vrefp、零基准电压信号vcm、负基准电压信号vrefn，以及模拟输出信号Vout。

所述第二开关电容电路302的输入端连接第二寄存器202和运算放大器4的输出端，第二开关电容电路302的输入端输入模拟输入信号Vin和正基准电压信号vrefp、零基准电压信号vcm、负基准电压信号vrefn，以及模拟输出信号Vout。

所述运算放大器4的输入端连接第一开关电容电路301和第二开关电容电路302，运算放大器4的输出端输出模拟输出信号Vout。

所述的第一开关电容电路301包含n个等量电容C1,C2,…,Cn，n个输入开关Sa1，Sa2,…,San，n个多选开关Sb1，Sb2,…,Sbn，一个输出开关Sc，和一个接地开关Sd；所述的每个输入开关Sa1，Sa2,…,San的一端对应连接一个等量电容C1,C2,…,Cn，另一端连接输入模拟输入信号Vin，输入开关Sa1，Sa2,…,San的通断由第二时钟信号ph2控制，当第二时钟信号ph2为高时闭合，为低时打开；所述的每个多选开关Sb1，Sb2,…,Sbn的一端可选择连接信号vrefp，或者vcm，或者vrefn，或者模拟输出信号Vout，另一端对应连接一个等量电容C1,C2,…,Cn，第一寄存器201输出的每一位信号都用来控制一个多选开关，当该位信号为1时，多选开关接vrefp，当该位信号为0时，多选开关接vcm，当该位信号为-1时，多选开关接vrefn，当不是以上情况时，多选开关接模拟输出信号Vout；所述的输出开关Sc的通断由第一时钟信号ph1控制，当第一时钟信号ph1为高时闭合，为低时打开；所述的接地开关Sd由第二时钟信号ph2控制，当第二时钟信号ph2为高时闭合，为低时打开。

所述的第二开关电容电路302包含n个等量电容C1,C2,…,Cn，n个输入开关Sa1，Sa2,…,San，n个多选开关Sb1，Sb2,…,Sbn，一个输出开关Sc，和一个接地开关Sd；所述的每个输入开关Sa1，Sa2,…,San的一端对应连接一个等量电容C1,C2,…,Cn，另一端连接输入模拟输入信号Vin，输入开关Sa1，Sa2,…,San的通断由第一时钟信号ph1控制，当第一时钟信号ph1为高时闭合，为低时打开；所述的每个多选开关Sb1，Sb2,…,Sbn的一端可选择连接信号vrefp，或者vcm，或者vrefn，或者模拟输出信号Vout，另一端对应连接一个等量电容C1,C2,…,Cn，第二寄存器202输出的每一位信号都用来控制一个多选开关，当该位信号为1时，多选开关接vrefp，当该位信号为0时，多选开关接vcm，当该位信号为-1时，多选开关接vrefn，当不是以上情况时，多选开关接模拟输出信号Vout；所述的输出开关Sc的通断由第二时钟信号ph2控制，当第二时钟信号ph2为高时闭合，为低时打开；所述的接地开关Sd由第一时钟信号ph1控制，当第一时钟信号ph1为高时闭合，为低时打开。

如图2所示，是总时钟信号ph、第一时钟信号ph1和第二时钟信号ph2的时序图，总时钟信号ph的频率是第一时钟信号ph1和第二时钟信号ph2频率的两倍，第一时钟信号ph1的上升沿与总时钟信号ph的奇数个上升沿时序一致，第二时钟信号ph2的上升沿与总时钟信号ph的偶数个上升沿时序一致，或者，第一时钟信号ph1的上升沿与总时钟信号ph的偶数个上升沿时序一致，第二时钟信号ph2的上升沿与总时钟信号ph的奇数个上升沿时序一致。

流水线模拟数字转换器有很多级，本发明描述的只是其中一级。这一级的量化误差信号由运算放大器输出，可以输送到下一级继续转换成数字信号，从而使整个模拟数字转换器达到更高的精度。

如图1所示，本发明描述的双组开关电容电路为流水线模拟数字转换器的其中一级适用的结构，其具有模拟信号输入端，数字信号输出端，和模拟信号输出端（即量化误差输出端），其运行时序图如图2所示，总时钟信号ph、第一时钟信号ph1和第二时钟信号ph2由另外的电路提供。

第一开关电容电路301和第二开关电容电路302中分别具有n个等量电容，其值均为C0，编号为C1,C2,…,Cn，与其连接的输入开关为Sa1，Sa2,…,San，多选开关为Sb1，Sb2,…,Sbn，以第一开关电容电路301为例，当第二时钟信号ph2为高时， Sa1至San均关闭，电压信号对电容进行充电，对模拟输入信号Vin进行采样，当第二时钟信号ph2为低时，输入开关Sa1至San均打开，采样结束；同理，第二开关电容电路302在第一时钟信号ph1为高时对模拟输入信号Vin采样。

以第一开关电容电路301为例，每次采样得到的电荷总量为：

子模拟数字转换器1在总时钟信号ph为高时对模拟输入信号Vin，并在总时钟信号ph的下降沿把转换的数字信号输出。子模拟数字转换器1的输出在经过动态元件匹配电路和寄存器后，在第一时钟信号ph1为高时被送至第一开关电容电路301，在第二时钟信号ph2为高时被送至第二开关电容电路302。寄存器输出的每一位信号都用来控制一个多选开关，当寄存器输出的该位信号为1时，多选开关接vrefp；当为0时，多选开关接vcm；当为-1时，多选开关接vrefn；当不是以上情况时，多选开关接运算放大器输出，即模拟输出信号Vout，每次有且只有一个多选开关接通模拟输出信号Vout。

仍以第一开关电容电路301为例，假设电容Cn接通模拟输出信号Vout，第一寄存器201的输出信号di=-1，0或1，其中i=1,2,…,n-1。第一时钟信号ph1为高时得到的电荷总量为：

从而把子模拟数字转换器1输出的数字信号转换为模拟信号。

由于电荷守恒，Q1=Q2，所以

第一开关电容电路301会把转换得到的模拟信号从采样得到的输入信号中减去，得到的输出就是放大n倍的子模拟数字转换器的量化误差。

这样，用第一开关电容电路301计算所得的量化误差会在第一时钟信号ph1为高时输出，用第二开关电容电路302计算得到的量化误差会在第二时钟信号ph2为高时输出，输送至下一级继续进行模拟信号至数字信号的转换。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (2)

1.一种适用于流水线式模拟数字转换器的双组开关电容电路，其特征在于，该双组开关电容电路包含运算放大器（4），子模拟数字转换器（1），第一开关电容电路（301）和第二开关电容电路（302），第一动态元件匹配电路（101）和第二动态元件匹配电路（102），以及第一寄存器（201）和第二寄存器（202）；

所述子模拟数字转换器（1）的输入端输入模拟输入信号（Vin）和总时钟信号（ph），输出端输出数字输出信号（Dout）；

所述第一动态元件匹配电路（101）的输入端连接子模拟数字转换器（1）的输出端；

所述第二动态元件匹配电路（102）的输入端连接子模拟数字转换器（1）的输出端；

所述第一寄存器（201）的输入端连接第一动态元件匹配电路（101）的输出端，第一寄存器（201）的输入端输入第一时钟信号（ph1）；

所述第二寄存器（202）的输入端连接第二动态元件匹配电路（102）的输出端，第二寄存器（202）的输入端输入第二时钟信号（ph2）；

所述第一开关电容电路（301）的输入端连接第一寄存器（201）和运算放大器（4）的输出端，第一开关电容电路（301）的输入端输入模拟输入信号（Vin）和正基准电压信号（vrefp）、零基准电压信号（vcm）、负基准电压信号（vrefn），以及模拟输出信号（Vout）；

所述第二开关电容电路（302）的输入端连接第二寄存器（202）和运算放大器（4）的输出端，第二开关电容电路（302）的输入端输入模拟输入信号（Vin）和正基准电压信号（vrefp）、零基准电压信号（vcm）、负基准电压信号（vrefn），以及模拟输出信号（Vout）；

所述运算放大器（4）的同一个输入端分别连接第一开关电容电路（301）和第二开关电容电路（302），运算放大器（4）的输出端输出模拟输出信号Vout；

所述的第一开关电容电路（301）包含n个等量电容（C1,C2,…,Cn），n个输入开关（Sa1，Sa2,…,San），n个多选开关（Sb1，Sb2,…,Sbn），一个输出开关（Sc），和一个接地开关（Sd）；

所述的每个输入开关（Sa1，Sa2,…,San）的一端对应连接一个等量电容（C1,C2,…,Cn），另一端连接输入模拟输入信号（Vin）；所述的每个多选开关（Sb1，Sb2,…,Sbn）的一端可选择连接正基准电压信号（vrefp），或者零基准电压信号（vcm），或者负基准电压信号（vrefn），或者模拟输出信号（Vout），另一端对应连接一个等量电容（C1,C2,…,Cn），所述的输出开关（Sc）的通断由第一时钟信号（ph1）控制，当第一时钟信号（ph1）为高时闭合，为低时打开；所述的接地开关（Sd）由第二时钟信号（ph2）控制，当第二时钟信号（ph2）为高时闭合，为低时打开；

所述的输入开关（Sa1，Sa2,…,San）的通断由第二时钟信号（ph2）控制，当第二时钟信号（ph2）为高时闭合，为低时打开；

第一寄存器（201）输出的每一位信号都用来控制一个多选开关，当该位信号为1时，多选开关接正基准电压信号（vrefp），当该位信号为0时，多选开关接零基准电压信号（vcm），当该位信号为-1时，多选开关接负基准电压信号（vrefn），当不是以上情况时，多选开关接模拟输出信号（Vout）；

所述的第二开关电容电路（302）包含n个等量电容（C1,C2,…,Cn），n个输入开关（Sa1，Sa2,…,San），n个多选开关（Sb1，Sb2,…,Sbn），一个输出开关（Sc），和一个接地开关（Sd）；

所述的每个输入开关（Sa1，Sa2,…,San）的一端对应连接一个等量电容（C1,C2,…,Cn），另一端连接输入模拟输入信号（Vin）；所述的每个多选开关（Sb1，Sb2,…,Sbn）的一端可选择连接正基准电压信号（vrefp），或者零基准电压信号（vcm），或者负基准电压信号（vrefn），或者模拟输出信号（Vout），另一端对应连接一个等量电容（C1,C2,…,Cn），所述的输出开关（Sc）的通断由第二时钟信号（ph2）控制，当第二时钟信号（ph2）为高时闭合，为低时打开；所述的接地开关（Sd）由第一时钟信号（ph1）控制，当第一时钟信号（ph1）为高时闭合，为低时打开；

所述的输入开关（Sa1，Sa2,…,San）的通断由第一时钟信号（ph1）控制，当第一时钟信号（ph1）为高时闭合，为低时打开；

第二寄存器（202）输出的每一位信号都用来控制一个多选开关，当该位信号为1时，多选开关接正基准电压信号（vrefp），当该位信号为0时，多选开关接零基准电压信号（vcm），当该位信号为-1时，多选开关接负基准电压信号（vrefn），当不是以上情况时，多选开关接模拟输出信号（Vout）；

总时钟信号（ph）的频率是第一时钟信号（ph1）和第二时钟信号（ph2）频率的两倍，第一时钟信号（ph1）的上升沿与总时钟信号（ph）的奇数个上升沿时序一致，第二时钟信号（ph2）的上升沿与总时钟信号（ph）的偶数个上升沿时序一致，或者，第一时钟信号（ph1）的上升沿与总时钟信号（ph）的偶数个上升沿时序一致，第二时钟信号（ph2）的上升沿与总时钟信号（ph）的奇数个上升沿时序一致。

2.如权利要求1所述的适用于流水线式模拟数字转换器的双组开关电容电路，其特征在于，所述的n个等量电容的电容值相等，其值均为C0。