CN102931955B - 多路比较器电路 - Google Patents

Abstract

本发明涉及半导体器件领域，公开了一种多路比较器电路。该多路比较器电路包括输入选择电路和比较输出电路，该输入选择电路采用控制MOS管控制对多路输入信号的选择，同时复用了上述比较输出电路，以很低的硬件代价实现了对多路输入信号的比较；该比较输出电路通过门控电流管对直流通路进行管理，可以在真正需要比较的时候将电路打开，大大降低了比较器电路的功耗。此外，选择宽长比不同的MOS管分别作为栅极接输入信号或参考信号的MOS管或是将相同宽长比的MOS管并联，可实现对输入信号或参考信号的预放大功能；在上述比较输出电路中加入MOS管M9，使输出的比较信号在比较器电路不工作时处于稳定的电平，为下一次比较做准备。

Description

多路比较器电路

技术领域

本发明涉及半导体器件领域，特别涉及比较器电路。

背景技术

比较器对两个或多个输入信号进行比较，以确定它们是否相等，或确定它们之间的大小关系及排列顺序。通常情况下，比较器将一个模拟电压信号与一个基准电压进行相比较，比较器的两路输入为模拟信号，输出则为电源或者地信号，当输入电压的差值增大或减小时，其输出保持恒定。

比较器电路已广泛应用于数模转换器(DigitalAnalogConverter，简称“DAC”)、模数转换器(AnalogDigitalConverter，简称“ADC”)、各种仪表电路、精密放大器等当中，就以模数转换器ADC为例，其中通常含有几十个比较器电路，因此实现能够完成多路比较、而且具有低功耗特性的比较器电路，对于实现多种电子系统的低功耗、小面积具有重要意义。

一般的，目前现有的互补型金属氧化物半导体(ComplementaryMetal-OxideSemiconductor，简称“CMOS”)比较器可由图1所示，它主要包括第一级输入差分放大级1和第二级整形输出级2。第一级输入差分放大级1将输入待比较信号Vin和参考信号Vref进行比较放大，第二级整形输出级2将放大的信号进行整形输出，使得输出信号Vout为电源VDD或者地GND电压，以明显区分输入两者的大小，其中VB为偏置电压。利用该基于运算放大器的比较器构成多输入比较器的基本结构如图2所示。但是本发明的发明人发现，由于这种比较器是基于运算放大器的，不论输入信号是否需要比较，其电源到地一直存在着直流电流通路，功耗相对较大。且这种比较器不具备预放大功能，如果要对待输入信号或者参考信号进行放大后比较，则还要加入其他放大电路，这无疑会增加电路的复杂度和功耗。因此基于该运算放大器结构的多输入比较器，功耗和面积较大，电路复用程度不高。

发明内容

本发明的目的在于提供一种多路比较器电路，以很低的硬件代价实现对多路输入信号的比较，同时大大降低功耗。

为解决上述技术问题，本发明的实施方式公开了一种多路比较器电路，包括输入选择电路和比较输出电路；

输入选择电路用于从多路信号中选择用于比较的一路输入信号和一路参考信号；

比较输出电路包括电源，第一、第二、第三、第四、第五、第六、第七、第八金属氧化物半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor，简称“MOSFET”)；

第一、第二MOS管的源漏极的一极与电源连接，第一、第二MOS管的另一极相互连接，并与第三、第八MOS管的栅极和第五MOS管的源漏极的一极连接，并在该连接处输出第一比较信号；

第六MOS管的源漏极的一极与该第五MOS管的另一极连接，该第六MOS管的另一极与输入选择电路选择的输入信号连接；

第三、第四MOS管的源漏极的一极与电源连接，第三、第四MOS管的另一极相互连接，并与第二、第六MOS管的栅极和第七MOS管的源漏极的一极连接，并在该连接处输出第二比较信号；

第八MOS管的源漏极的一极与该第七MOS管的另一极连接，该第八MOS管的另一极与输入选择电路选择的参考信号连接；

第一、第四、第五、第七MOS管的栅极接相应的门控信号。

本发明实施方式与现有技术相比，主要区别及其效果在于：

在本发明中，多路比较器电路包括输入选择电路和比较输出电路，该输入选择电路可对多路输入信号进行选择，同时复用了上述比较输出电路，以很低的硬件代价实现了对多路输入信号的比较；该比较输出电路通过门控电流管对直流通路进行管理，可以在真正需要比较的时候将电路打开，大大降低了比较器电路的功耗。

进一步地，可根据实际情况设计输入选择电路中控制MOS管与栅极接输入信号或参考信号的MOS管的连接形式，并通过编程控制对各信号的选择，电路结构灵活。

进一步地，选择宽长比不同的MOS管分别作为栅极接输入信号或参考信号的MOS管或是将相同宽长比的MOS管并联，可实现对输入信号或参考信号的预放大功能。

进一步地，在比较输出电路中加入第九MOS管，使输出的比较信号在多路比较器电路不工作时处于稳定的电平，为下一次比较工作的开始做准备。

附图说明

图1是现有的CMOS比较器的结构示意图；

图2是基于图1中的CMOS比较器结构的多输入比较器的结构示意图；

图3是本发明第一实施方式中一种多路比较器电路的结构示意图；

图4是本发明第一实施方式中一种多路比较器电路的结构示意图；

图5是本发明第二实施方式中一种多路比较器电路的时序图；

图6是本发明第二实施方式中一种多路比较器电路的结构示意图；

图7是本发明第二实施方式中一种多路比较器电路的结构示意图；

图8是本发明第二实施方式中一种多路比较器电路的结构示意图；

图9是本发明第三实施方式中一种多路比较器电路的结构示意图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。

本发明第一实施方式涉及一种多路比较器电路。图3、图4是该多路比较器电路的结构示意图，该多路比较器电路包括输入选择电路II和比较输出电路I。

具体地说：

输入选择电路II用于从多路信号中选择用于比较的一路输入信号和一路参考信号，例如，从图3中的多路输入信号In1、ln2…中选择一路输入信号，从多路参考信号Ref1、Ref2…中选择一路参考信号。

比较输出电路I包括电源VDD，以及第一、第二、第三、第四、第五、第六、第七、第八MOS管，即图3中的晶体管M1、M2、M3、M4、M5、M6、M7、M8。

如图3所示，晶体管M1、M2的源漏极的一极与电源VDD连接，晶体管M1、M2的另一极相互连接，并与晶体管M3、M8的栅极和晶体管M5的源漏极的一极连接，并在该连接处输出第一比较信号Out_n。

晶体管M6的源漏极的一极与晶体管M5的另一极连接，晶体管M6的另一极与输入选择电路II选择的输入信号连接。

晶体管M3、M4的源漏极的一极与电源VDD连接，晶体管M3、M4的另一极相互连接，并与晶体管M2、M6的栅极和晶体管M7的源漏极的一极连接，并在该连接处输出第二比较信号Out_p。

晶体管M8的源漏极的一极与晶体管M7的另一极连接，晶体管M8的另一极与输入选择电路II选择的参考信号连接。

晶体管M1、M4、M5、M7的栅极分别接相应的门控信号latch，以控制直流通路电流。可以理解，晶体管M1、M4、M5、M7的栅极可根据其半导体类型和作用选择接门控信号latch的正信号或反信号，优选地，在本实施方式中，晶体管M1、M4、M5、M7的栅极都接门控信号latch的正信号。

作为可选实施方式，如图3所示，上述多路比较器电路中晶体管M1、M2、M3、M4为第一半导体类型晶体管，为PMOS管，晶体管M5、M6、M7、M8和上述输入选择电路中的MOS管为第二半导体类型晶体管，为NMOS管。可以理解，在本发明的其他实施方式中，晶体管M1、M2、M3、M4可以为NMOS管，上述输入选择电路中的MOS管为PMOS管，相应地，需将电源VDD调整为负电源或是将电源VDD与接地端GND互换位置，以实现本发明的技术方案，此时，晶体管M1和M4的栅极接门控信号latch的反信号latch_n，如图4所示。

此外，可以理解，在本发明的其他实施方式中，各MOS管半导体类型并不限于上述形式，由于各半导体类型MOS管的分配与连接为本领域技术人员的公知常识，在此不再赘述。

在本实施方式中，多路比较器电路包括输入选择电路和比较输出电路，该输入选择电路可对多路输入信号进行选择，同时复用了上述比较输出电路，以很低的硬件代价实现了对多路输入信号的比较；该比较输出电路通过门控电流管对直流通路进行管理，可以在真正需要比较的时候将电路打开，大大降低了比较器电路的功耗。

本发明第二实施方式涉及一种多路比较器电路。图5是该多路比较器电路的时序图，图6、图7、图8是具有不同输入选择电路的多路比较器电路的结构示意图。

第二实施方式在第一实施方式的基础上进行了改进，主要对输入选择电路II进行了改进。

如图3所示，输入选择电路II包括至少两个栅极接不同输入信号的MOS管，如分别接不同输入信号ln1、ln2的晶体管M10、M11，至少两个栅极接不同参考信号的MOS管，如分别接不同参考信号Ref1、Ref2的晶体管M12、M13，和相应的控制MOS管，如图3中的晶体管M14、M15、M16、M17，其中栅极接输入信号的MOS管(如M10,M11)间相互并联，栅极接参考信号的MOS管(如M12,M13)间相互并联。可以理解，在本实施方式中，栅极接输入信号的MOS管数量与栅极接参考信号的MOS管数量可以相同，也可以不同。

栅极接输入信号的MOS管(如M10)的源漏极的一极与相应的控制MOS管(如M14)的源漏极的一极连接，该栅极接输入信号的MOS管的另一极与晶体管M6的源漏极的一极连接。

栅极接参考信号的MOS管(如M12)的源漏极的一极与相应的控制MOS管(如M16)的源漏极的一极连接，该栅极接参考信号的MOS管的另一极与晶体管M8的源漏极的一极连接。

各控制MOS管的源漏极的另一极接地GND，栅极分别接不同的控制信号，如图3中晶体管M14、M15、M16、M17的栅极分别接控制信号Sel1、Sel2、Sel3、Sel4，控制对各输入信号ln1、ln2…和各参考信号Ref1、Ref2…的选择。

下面将结合图3和图5详细说明该多路比较器电路的工作原理。

初始状态，也即复位状态，门控信号latch为低电平，晶体管M5和M7关断，晶体管M1和M4打开，输出节点被充电到高电平，此时，输出的比较信号Out_n和Out_p为高电平。当门控信号latch为高电平时，该多路比较器电路才真正开始比较工作，若输入选择电路II选择输入信号ln1和参考信号Ref1，则比较输出电路I将对ln1和Ref1进行比较，此时晶体管M5和M7打开，晶体管M1和M4关断，比较输出电路I根据输入信号ln1和参考信号Ref1大小对输出节点进行充放电，如果输入信号ln1高于参考信号Ref1，则Out_p为高电平，Out_n为低电平。

该多路比较器电路通过晶体管M14、M15、M16、M17的控制，可实现多路输入信号的比较，同时复用了上面的比较输出电路，具有较高的硬件效率；该多路比较器电路，通过晶体管M1、M4、M5、M7对直流电流的控制，在真正需要比较的时候，将直流电流通路打开，可以大大降低系统功耗；同时，通过对晶体管M10、M11、M12、M13的宽长比或者多管并联进行编程控制，可实现对输入信号或者参考信号的预放大功能。

在本发明的各实施方式中，可根据实际情况设计输入选择电路II中控制MOS管与栅极接输入信号或参考信号的MOS管的连接方式，并通过编程控制对各信号的选择，电路结构灵活。

具体地说：

可以在输入选择电路II中设置一个控制MOS管仅控制一个栅极接输入信号的MOS管或一个栅极接参考信号的MOS管，即如图3所示，晶体管M14控制M10，晶体管M15控制M11，晶体管M16控制M12等等，为一一对应的关系，并可通过编程控制对各信号的选择，如可打开晶体管M14和M16以选择输入信号ln1和参考信号Ref1，或者打开晶体管M14和M17以选择输入信号ln1和参考信号Ref2。

作为可选实施方式，也可以设置一个控制MOS管同时控制一个栅极接输入信号的MOS管和一个栅极接参考信号的MOS管，如图6所示，晶体管M14同时控制晶体管M10和M12，晶体管M15同时控制晶体管M11和M13，使栅极接输入信号的MOS管和栅极接参考信号的MOS管形成匹配关系，同时减少控制MOS管的数量。

此外，可以理解，在上述各实施方式的输入选择电路II中，栅极接输入信号的MOS管的宽长比与栅极接参考信号的MOS管的宽长比可以相同，也可以不同，可通过控制工艺参数制造出所需宽长比的MOS管。在本发明的各实施方式中，通过选择宽长比不同的MOS管分别作为栅极接输入信号或参考信号的MOS管或是将相同宽长比的MOS管并联，可实现对输入信号或参考信号的预放大功能。

具体地说：

当栅极接输入信号的MOS管的宽长比与栅极接参考信号的MOS管的宽长比不同时，其相应的跨导和小信号电流不同，如图3中的晶体管M10、M11的小信号电流将与晶体管M12、M13的小信号电流不同，即可相应地实现对输入信号或参考信号的预放大。例如晶体管M10的宽长比为3：1，M12的宽长比为1：1，当晶体管M14和M16打开时，则将待比较输入信号ln1放大3倍后，再与参考信号Ref1比较。

当栅极接输入信号的MOS管的宽长比与栅极接参考信号的MOS管的宽长比相同时，可通过控制具有相同宽长比MOS管的并联个数，来控制对输入信号或参考信号的预放大倍数，如可将具有相同宽长比的多个栅极接输入信号的MOS管的栅极相互连接，形成一个输入端，并通过相应控制MOS管实现对同一输入信号预放大倍数的选择。优选地，如图7所示，晶体管M11被拆成了M111、M112、M113三个晶体管(它们的宽长比均为W/L)，它们的导通与否或者说它们是否参与到比较过程，完全由晶体管M151、152、153控制，而相应参考信号如Ref1所对应的晶体管M12的宽长比也为W/L。那么通过控制信号Sel21、Sel22、Sel23控制晶体管M151、152、153，就可以控制待比较输入信号ln2所对应晶体管的等效宽长比，那么也就可以控制其等效跨导和等效小信号电流，从而等效地对输入信号ln2进行放大。例如，当晶体管M151,152打开，153关闭，则等效地将待比较输入信号ln2放大2倍后，再与参考信号Ref1比较。通过上述方式可以很小硬件代价对输入信号进行预放大功能，由于篇幅所限，这里仅给出一组待比较信号情况，多组待比较信号情况类似。可以理解，上述方式也适用于栅极接参考信号的MOS管。

作为可选实施方式，可如图8所示，仅设置一个控制MOS管同时控制两个或更多个具有相同宽长比的栅极接输入信号的MOS管，这些栅极接输入信号的MOS管的栅极相互连接。该连接方式减少了控制MOS管的数量，但需注意的是，此时的预放大倍数是固定的。

以上各改进可相互组合后形成本发明的较佳实施方式，但各改进也可以分别使用。

本发明第三实施方式涉及一种多路比较器电路。图9是该多路比较器电路的结构示意图。

第三实施方式在第一、第二实施方式的基础上进行了改进，主要改进之处在于在上述输出比较电路I中加入了第九MOS管，使输出的比较信号在多路比较器电路不工作时处于稳定的电平，为下一次比较工作的开始做准备。具体地说：

比较输出电路I还包括第九MOS管，即图9中的晶体管M9，用于复位和稳定输出的比较信号Out_n和Out_p，该晶体管M9的源漏极的一极与晶体管M3的栅极连接，该晶体管M9的另一极与晶体管M2的栅极连接，该晶体管M9的栅极接相应的门控信号latch。

优选地，在本实施方式中，晶体管M9为PMOS管。在本发明的其他实施方式中，晶体管M9也可以为NMOS管，相应地，其栅极接门控信号latch的反信号latch_n。

还需要说明的是，在本专利的权利要求和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (7)

1.一种多路比较器电路，其特征在于，包括输入选择电路和比较输出电路；

所述输入选择电路用于从多路信号中选择用于比较的一路输入信号和一路参考信号；

所述比较输出电路包括电源，第一、第二、第三、第四、第五、第六、第七、第八金属氧化物半导体MOS管；

第一、第二MOS管的源漏极的一极与所述电源连接，第一、第二MOS管的另一极相互连接，并与第三、第八MOS管的栅极和第五MOS管的源漏极的一极连接，并在该连接处输出第一比较信号；

第六MOS管的源漏极的一极与该第五MOS管的另一极连接，该第六MOS管的另一极与所述输入选择电路选择的输入信号连接；

第三、第四MOS管的源漏极的一极与所述电源连接，第三、第四MOS管的另一极相互连接，并与第二、第六MOS管的栅极和第七MOS管的源漏极的一极连接，并在该连接处输出第二比较信号；

第八MOS管的源漏极的一极与该第七MOS管的另一极连接，该第八MOS管的另一极与所述输入选择电路选择的参考信号连接；

第一、第四、第五、第七MOS管的栅极接相应的门控信号；

在所述输入选择电路中，栅极接输入信号的MOS管的宽长比与栅极接参考信号的MOS管的宽长比不同，或具有相同宽长比的多个栅极接输入信号的MOS管的栅极相互连接，形成一个输入端，用于对同一输入信号的放大。

2.根据权利要求1所述的多路比较器电路，其特征在于，所述输入选择电路包括至少两个栅极接不同输入信号的MOS管，至少两个栅极接不同参考信号的MOS管和相应的控制MOS管，其中栅极接输入信号的MOS管间相互并联，栅极接参考信号的MOS管间相互并联；

所述栅极接输入信号的MOS管的源漏极的一极与相应的控制MOS管的源漏极的一极连接，该栅极接输入信号的MOS管的另一极与所述第六MOS管的源漏极的一极连接；

所述栅极接参考信号的MOS管的源漏极的一极与相应的控制MOS管的源漏极的一极连接，该栅极接参考信号的MOS管的另一极与所述第八MOS管的源漏极的一极连接；

各控制MOS管的源漏极的另一极接地，栅极接不同的控制信号，控制对各输入信号和参考信号的选择。

3.根据权利要求2所述的多路比较器电路，其特征在于，一个控制MOS管仅控制一个所述栅极接输入信号的MOS管或一个所述栅极接参考信号的MOS管。

4.根据权利要求2所述的多路比较器电路，其特征在于，一个控制MOS管同时控制一个所述栅极接输入信号的MOS管和一个所述栅极接参考信号的MOS管。

5.根据权利要求3或4所述的多路比较器电路，其特征在于，所述比较输出电路还包括第九MOS管，用于复位和稳定输出的比较信号，该第九MOS管的源漏极的一极与所述第三MOS管的栅极连接，该第九MOS管的另一极与所述第二MOS管的栅极连接，该第九MOS管的栅极接相应的门控信号。

6.根据权利要求3或4所述的多路比较器电路，其特征在于，所述第一、第二、第三、第四MOS管为第一半导体类型，所述第五、第六、第七、第八MOS管和所述输入选择电路中的MOS管为第二半导体类型。

7.根据权利要求6所述的多路比较器电路，其特征在于，所述第一半导体类型的MOS管为NMOS管，所述第二半导体类型的MOS管为PMOS管。