CN102918663B - 半导体器件及其生产方法 - Google Patents

半导体器件及其生产方法 Download PDF

Info

Publication number
CN102918663B
CN102918663B CN201180020586.2A CN201180020586A CN102918663B CN 102918663 B CN102918663 B CN 102918663B CN 201180020586 A CN201180020586 A CN 201180020586A CN 102918663 B CN102918663 B CN 102918663B
Authority
CN
China
Prior art keywords
layer
type
semiconductor device
laminate
buffering area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180020586.2A
Other languages
English (en)
Other versions
CN102918663A (zh
Inventor
大鹿嘉和
松浦哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN102918663A publication Critical patent/CN102918663A/zh
Application granted granted Critical
Publication of CN102918663B publication Critical patent/CN102918663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一种半导体元件，作为有效地使用缓冲区以将改进的结晶性和平坦性赋予功能层压体的结果，所述半导体元件具有改进的功能层压体的平坦性和结晶性。还提供一种半导体元件的生产方法。所述半导体元件通过在基板上形成缓冲区和包括多层氮化物半导体层的功能层压体而获得。所述功能层压体在缓冲区侧具有n型或i型第一AlxGa1-xN层(0≤x<1)。含有p型杂质的AlzGa1-zN调整层(x-0.05≤z≤x+0.05,0≤z<1)设置在所述缓冲区和所述功能层压体之间，所述含有p型杂质的AlzGa1-zN调整层中Al组成几乎等于所述第一AlxGa1-xN层的Al组成。

Description

半导体器件及其生产方法
技术领域
本发明涉及半导体器件和半导体器件的生产方法。本发明特别涉及半导体器件如紫外发光二极管、电子器件，和涉及到半导体器件的生产方法。
背景技术
近年来，已知能够有利地用于杀菌、水净化、医疗、照明和高密度光记录等领域中的紫外LED(发光二极管)和具有使用AlGaN类薄膜作为材料而形成的器件结构的高电子迁移率晶体管(HEMT)。此外，对于此类紫外LED和具有使用AlGaN类薄膜形成的器件结构的HEMT，已经进行各种方法以获得高品质AlGaN类薄膜。
通常，紫外LED具有功能层压体，所述功能层压体具有其中发光层插入n型氮化物半导体层和p型氮化物半导体层之间的结构。为了缓和由于氮化物半导体层和基板之间的晶格常数的差异而引起的应变，功能层压体通常在其间插入缓冲区的情况下形成于基板上。HEMT具有包括均由氮化物半导体层形成的i型沟道层和n型电子供给层的功能层压体。为了降低由于氮化物半导体层和基板之间的晶格常数的差异而引起的应变，功能层压体也通常在其间插入缓冲区的情况下形成于基板之上。
专利文献1公开了一种氮化物半导体基板，其中掺杂有横向生长促进物质的主要含有AlN或AlGaN的第一半导体层(缓冲区)直接形成于基板上，或者使一层或多层主要含有AlN或AlGaN的氮化物半导体层插入其间，包括氮化物半导体层的功能层压体形成于其上。根据该技术，在缓冲区中横向生长得到促进，伴随着位错耦合的促进，这使得缓冲区表面上穿透位错(threading dislocation)减少。
现有技术文献
专利文献
专利文献1：日本专利申请公布JP2005-235908
发明内容
发明要解决的问题
专利文献1中，典型的AlN低温沉积的缓冲层形成于缓冲区和n型Al0.4Ga0.6N层之间。然而，未考虑到AlN低温沉积的缓冲层和n型Al04Ga0.6N层之间的Al组成的关系。此外，AlN低温沉积的缓冲层降低促进在其下设置的缓冲区中晶格弛豫(latticerelaxation)的效果；因而，由于横向生长的结晶性改进不充分。
另外，在于缓冲区上形成具有与缓冲区不同的组成的氮化物半导体层作为功能层压体的情况下，未注意到功能层压体的氮化物半导体层和缓冲区之间的晶格失配的问题。
本发明的目的在于解决上述问题并提供一种半导体器件，其中在缓冲区中得到改进的结晶品质有效地传递至功能层压体，从而改进功能层压体的平坦性和结晶性。本发明的另一目的在于提供一种半导体器件的生产方法。
用于解决问题的方案
本发明的发明人已经进行各种研究以实现上述目的，结果发现缓冲区中得到改进的结晶性和平坦性能够通过在基板上的缓冲区和从缓冲区侧具有例如n型AlxGa1-xN层(0≤x<1)、发光层和p型AlyGa1-yN层(0≤y≤1)的功能层压体中的n型AlxGa1-xN层之间设置AlzGa1-zN调整层而有效地传递至功能层压体。注意AlzGa1-zN调整层(0≤z<1)含有p型杂质，和Al组成z在功能层压体的最接近缓冲区侧的n型AlxGa1-xN层的Al组成x±0.05范围内。因而，他们完成了本发明。
本发明基于上述发现，并且其构成特征如下。
(1)一种半导体器件，其包括基板上的缓冲区和功能层压体，所述功能层压体包含多层氮化物半导体层，
其中所述功能层压体包括在所述缓冲区侧的第一n型或i型AlxGa1-xN层(0≤x<1)，和
在所述缓冲区和所述功能层压体之间设置具有约等于第一AlxGa1-xN层(x-0.05≤z≤x+0.05,0≤z<1)的Al组成的、含有p型杂质的AlzGa1-zN调整层
(2)根据上述(1)所述的半导体器件，其中所述基板是AlN模板基板。
(3)根据上述(1)或(2)所述的半导体器件，其中所述缓冲区包括至少在所述功能层压体侧的AlαGa1-αN层(0≤α≤1)，并且所述AlαGa1-αN层的Al组成α和所述第一AlxGa1-xN层的Al组成x之间的差为0.1以上。
(4)根据上述(1)-(3)任一项所述的半导体器件，其中
所述第一AlxGa1-xN层为n型，和
所述功能层压体在所述第一AlxGa1-xN层上依次至少包括发光层和第二AlyGa1-yN层(0≤y<1)。
(5)根据上述(1)-(3)任一项所述的半导体器件，其中在所述含有p型杂质的AlzGa1-zN调整层和所述第一AlxGa1-xN层之间进一步设置未掺杂有杂质的i型AlwGa1-wN层(x-0.05≤w≤x+0.05,0≤w<1)。
(6)根据上述(5)所述的半导体器件，其中所述含有p型杂质的AlzGa1-zN调整层和所述未掺杂有杂质的i型AlwGa1-wN层满足z<w的关系。
(7)根据上述(1)-(6)任一项所述的半导体器件，其中所述含有p型杂质的AlzGa1-zN调整层的厚度在100nm至1500nm的范围中。
(8)根据上述(1)-(7)任一项所述的半导体器件，其中所述含有p型杂质的AlzGa1-zN调整层掺杂有Mg，Mg浓度在5×1016/cm3至2×1020/cm3的范围中。
(9)根据上述(1)-(8)任一项所述的半导体器件，其中所述第一AlxGa1-xN层中含有的O浓度小于2×1018/cm3。
(10)根据上述(1)-(9)任一项所述的半导体器件，其中所述缓冲区包括具有通过交替堆叠AlβGa1-βN层(0≤β≤0.3)和AlN层而形成的超晶格结构的超晶格应变缓冲层。
(11)一种半导体器件的生产方法，其中将缓冲区、含有p型杂质的AlzGa1-zN调整层(x-0.05≤z≤x+0.05,0≤z<1)和包括i型或n型AlxGa1-xN层(0≤x<1)的功能层压体按顺序形成于基板上。
发明的效果
本发明能够提供具有平坦性和结晶性优异的功能层压体的半导体器件和半导体器件的生产方法。缓冲区中得到改进的平坦性和结晶性能够通过在基板上的缓冲区和具有n型AlxGa1-xN层(0≤x<1)的功能层压体中第一n型或i型AlxGa1-xN层之间设置AlzGa1-zN调整层而有效地传递至功能层压体。AlzGa1-zN调整层(0≤z<1)含有p型杂质，并且Al组成z在第一AlxGa1-xN层的Al组成x的±0.05范围内。
附图说明
图1为根据本发明的半导体器件100的示意性截面图。
图2为示出在根据本发明半导体器件100的生产时层状结构的示意性截面图。
图3(a)和3(b)分别为实验例1和2中表面的1000倍显微照片。
附图标记说明
100：半导体器件
1：基板
1a:蓝宝石基板
1b：AlN或AlGaN层
2：缓冲层
2a：P型AlβGa1-βN层
2b：AlN层
3：功能层压体
4：N型AlxGa1-xN层
5：含有P型杂质的AlzGa1-zN调整层
6：发光层
7：P型AlyGa1-yN层
8：未掺杂有杂质的I型AlwGa1-wN层
9：P侧电极
10：N侧电极
具体实施方式
将参照附图来描述根据本发明的半导体器件的实施方案。
图1为示出根据本发明的半导体器件100的实例的示意性截面图。
如图1所示，根据本发明的半导体器件100包括在基板1上的缓冲区2和具有多层氮化物半导体层的功能层压体3。半导体器件100的特征在于功能层压体3具有在缓冲区2侧的第一n型或i型AlxGa1-xN层(0≤x<1)4(图1中的n型)，和AlzGa1-zN调整层(x-0.05≤z≤x+0.05,0≤z<1)5(下文中也简称为"调整层5")设置在缓冲区2和功能层压体3之间。调整层5含有p型杂质，并且具有约等于第一AlxGa1-xN层4的Al组成。在此类结构的情况下，缓冲区2中得到改进的平坦性和结晶性能够有效地传递至功能层压体3，这导致功能层压体3优选的平坦性和结晶性。注意功能层压体3是指在半导体器件如LED或HEMT中用作器件的部分，在所述器件的部分中例如电流流动，即使调整层5邻接第一AlxGa1-xN层(0≤x<1)4，器件的功能也不赋予至调整层5。
含有p型杂质的AlzGa1-zN调整层5设置在缓冲区2和n型AlxGa1-xN层4之间，这可以特别地防止杂质如氧(O)从基板1扩散至功能层压体3中；结果，能够改进光输出。此外，由于调整层5含有p型杂质，因而促进了调整层5中的横向生长，调整层5的平坦性可以得到改进，这由此改进调整层5上各层的平坦性。此外，含有p型杂质的AlzGa1-zN调整层5的Al组成z设定在n型AlxGa1-xN层4的Al组成x±0.05范围内，以致缓冲区2和p型AlzGa1-zN调整层5中得到改进的结晶性和平坦性能够有效地传递至n型AlxGa1-xN层4，甚至是传递至其上设置的各层。因而，本发明的半导体器件100能够实现高的光输出。
这里，p型杂质优选Mg、Zn、Ca或Be，更优选Mg或Zn，和高度优选Mg。鉴于对氮化物半导体的偏析效果，Mg、Zn、Ca或Be能够用作p型杂质。优选Mg或Zn作为横向晶体生长促进物质用于促进AlGaN或GaN沿横向的晶体生长。它们中，Mg难以扩散至其他层，这使得其高度优选为横向晶体生长促进物质。此外，含有p型杂质的AlzGa1-zN调整层可以不仅仅为通过活化p型杂质而获得的p型AlzGa1-zN调整层，还可以选择性地为掺杂有p型杂质而不进行活化过程的AlzGa1-zN调整层。
优选第一AlxGa1-xN层4为n型，和功能层压体3在第一AlxGa1-xN层4上依次至少具有发光层6和第二p型AlyGa1-yN层(0≤y<1)7。在由此形成的发光器件的情况下，缓冲区2中得到改进的平坦性和结晶性能够有效地传递至功能层压体3，特别是传递至功能层压体3中的发光层6；因而，功能层压体3能够具有优选的平坦性和结晶性，并且能够改进光输出。
此外，具有约等于第一AlxGa1-xN层4的Al组成的未掺杂有杂质的i型AlwGa1-WN层(0≤w<1)8(下文中也称为"未掺杂的"AlwGa1-WN层8)优选另外设置在调整层5和第一AlxGa1-xN层4之间。此外，该未掺杂的AlwGa1-wN层8的Al组成优选在第一AlxGa1-xN层4的Al组成x±0.05范围内。这是为了有效地将调整层5中得到改进的结晶性和平坦性传递至第一AlxGa1-xN层4，甚至是传递至其上的各层；进一步防止上述杂质的扩散；和避免在第一AlxGa1-xN层4为n型的情况中由于pn接合引起的半导体闸流管效果(thyristor effect)。
更优选地，可以采用x-0.05≤z<w≤x+0.05。由于在缓冲区2的最接近于功能层压体3侧上的层和第一AlxGa1-xN层4之间的晶格常数差(将要描述的x和α之间的晶格常数差)而引起的应变能够由于含有p型杂质的AlzGa1-zN调整层5和i型AlwGa1-wN层8之间的关系而更适当地降低。在x-0.05≤z<w≤x+0.05的关系的情况下，上层具有较高的Al组成，由此具有相对小的晶格常数，以致由下层施加拉伸应力至堆叠于其上的各层。换言之，拉伸应力在i型AlwGa1-wN层8的晶体生长中被施加。因此，本身未掺杂有p型杂质的i型AlwGa1-wN层8的晶体生长能够额外地具有促进横向生长的效果，维持改进的平坦性的效果能够通过i型AlwGa1-wN层8而进一步提高。然而，当与x的组成差大于0.05时，由于晶格常数的差将出现裂纹或平坦性将受到应变的影响。
未掺杂有杂质的i型AlGaN层这里是指未设计成掺杂有特定杂质的层(也称为"未掺杂层")。理想地，半导体优选不含有杂质；然而，具有低载流子密度(例如，小于5×1016/cm3)的半导体可被称为i型，只要其电气上不充当p型或n型半导体。
调整层5的厚度优选在100nm至1500nm，更优选100nm至300nm的范围内。当该厚度小于100nm时，将得不到充分的表面平坦性；当该厚度大于1500nm时，在调整层的表面中将出现裂纹；和当该厚度大于300nm时，在功能层压体中将出现裂纹。
调整层5掺杂有镁(Mg)，和其Mg浓度优选在5×1016/cm3至2×1020/cm3的范围内，当Mg用作p型杂质时，促进调整层5的横向生长从而帮助促进平坦化(planarization)。当Mg浓度小于5×1016/cm3时，将不能实现充分的表面平坦性。此外，当Mg浓度大于2×1020/cm3时，Mg浓度过饱和从而引起偏析(segregation)，这将显著削弱表面的平坦性。
第一AlxGa1-xN层4中含有的氧(O)的浓度优选小于2×1018/cm3，更优选1×1018/cm3以下。例如当将层堆叠于大气中的氧附着至其上的基板1上时，n型AlxGa1-xN层4中含有的氧混合进入，和氧扩散至上层。氧引起发光器件的功率输出的降低；因此，该浓度优选甚至更低。
缓冲区2用于降低由基板1和功能层压体3之间的晶格失配或热膨胀差导致的位错或应变，并且其取决于基板1和功能层压体3的类型可以选自已知的缓冲区。在彼此相互最接近的缓冲区2和功能层压体3中的各层的Al组成不同的情况下，特别是在Al组成的差为0.1以上的情况下，本发明是有利的。具体地，缓冲区2的最接近于功能层压体3侧的AlαGa1-αN层(0≤α≤1)的Al组成α和第一AlxGa1-xN层4的Al组成x之间的差优选为0.1以上。
缓冲区2可以为单层或多层，但是优选使用超晶格。此外，缓冲区2更优选包括通过交替堆叠AlβGa1-βN层(0≤β≤0.3)2a和AlN层2b而形成的具有超晶格结构的超晶格应变缓冲层。AlβGa1-βN层(0≤β≤0.3)2a优选为p型。这是为了减少晶格失配和改进平坦性。注意超晶格应变缓冲层的层状结构在附图中部分地省略。尽管未示于附图中，但是可以在基板1和超晶格应变缓冲层之间设置初始层，所述初始层为使用已知的技术如MOCVD、MOVPE、HVPE或MBE外延生长在基板1上的例如具有厚度在500nm至1500nm范围内的AlN层。
对于形成超晶格应变缓冲层的各层的厚度，p型AlβGa1-βN层2a的厚度可以例如为0.1nm至3nm，优选2nm以下，而AlN层2b的厚度可以例如为0.1nm至9nm，优选0.9nm至9nm。此外，关于堆叠的p型AlβGa1-βN层2a和AlN层2b的数量，p型AlβGa1-βN层2a和AlN层2b的成对的数量可以为例如20至70，优选20至50。此类层堆叠数可以充分地抑制位错的出现。假设超晶格应变缓冲层为AlGaN，则Al组成通常由各层的Al组成和厚度来计算。应当注意的是缓冲区2面向功能层压体3的表面的Al组成不是指计算的超晶格的Al组成，但是是指与厚度无关的实际的表面Al组成。
注意在超晶格应变缓冲层中，AlN制成的AlN层2b在基板1侧更厚(AlN层2b的比例更高)，和AlN层2b相对于p型AlβGa1-βN层2a的比例优选向n型AlxGa1-xN层4侧逐渐降低。在此类结构的情况下，n型AlxGa1-xN层4的结晶性可以得到进一步改进。
此外，超晶格应变缓冲层作为整体实质上不是导电性的(例如，通过薄层电阻测量仪器而测量的比电阻为10Ω·cm/□以上)，和通过SIMS测量的整个超晶格应变缓冲层的杂质浓度优选为1×1018cm-3以下，更优选7×1017cm-3以下。当杂质浓度大于1×1018cm-3时，在氮化物半导体器件中将出现半导体闸流管故障(thyristor failure)。
通常，AlN层掺杂有p型杂质是困难的并且涉及结晶性的劣化；因此，设计AlN层不掺杂有p型杂质。反之，由于本发明的超晶格应变缓冲层不要求为导电性的，因此AlN层2b中杂质的量优选比常规杂质掺杂量要少的多，排除不可避免的从p型AlβGa1-βN层2a扩散的杂质。
这里，具有低Al含量—Al组成β的范围是0≤β≤0.3的层，其进一步含有p型杂质，能够用作p型AlβGa1-βN层2a。注意，作为p型杂质，例如能够使用Mg、Zn、Ca或Be。p型杂质可通过将p型杂质与形成AlβGa1-βN层2a时的气体源同时供给，可选择地通过间歇地供给p型杂质至AlN层2b、然后形成AlβGa1-βN层2a和将p型杂质扩散至AlβGa1-βN层2a中而包含于AlβGa1-βN层2a中。p型AlβGa1-βN层2a中p型杂质的浓度可以为例如5×1016/cm3以上至小于2×1020/cm3，优选7×1017/cm3至1.7×1019/cm3，更优选7×1018/cm3至1.7×1019/cm3。
另外，可以在其上生长第III族氮化物的与第III族氮化物不同种类的已知基板可以用作基板1。优选其中单晶AlN层1b直接生长于蓝宝石基底基板1a上的AlN模板基板，和其中单晶AlGaN层1b直接生长在蓝宝石基底基板1a上的AlGaN模板基板。还优选Si基板。
本发明人发现当使用AlN模板基板时，上述大气中氧(O)的附着与使用蓝宝石基板的情况下相比更容易出现，并且需求抑制功能层压体3中由于附着的氧而引起的氧浓度的升高。接着，关于本发明的半导体器件，他们发现氧(O)扩散入功能层压体3能够通过设置含有p型杂质的AlzGa1-zN调整层5而有效地抑制。认为具有足够厚度的含有p型杂质的层抑制氧(O)的扩散。
Si等优选用作n型AlxGa1-xN层4中的n型杂质。AlγInδGa1-γ-δN(其中0≤γ≤1,0≤δ≤1,0≤γ+δ≤1)制成的层可以用作发光层6。Mg、Zn、Ca或B e等优选用作p型AlyGa1-yN层7中的p型杂质。各层的厚度可以为例如如下：n型AlxGa1-xN层4：1300nm至1400nm，发光层6：50nm至80nm，和p型AlyGa1-yN层7：200nm至300nm。注意这些层可以通过使用已知技术的外延生长来形成。
此外，如图1所示，p侧电极9可以设置在p型AlyGa1-yN层7上，和n侧电极10可以设置在部分暴露的n型AlxGa1-xN层4上。例如，通过借助真空气相沉积法按顺序气相沉积含Ni膜和含Au膜而获得的NiAu电极可以用作p侧电极9。例如，通过借助真空气相沉积法按顺序气相沉积含Ti膜和含Al膜而获得的TiAl电极可以用作n侧电极10。
接着，将参照附图来描述根据本发明半导体器件的生产方法的实施方案。
图2示意性示出根据本发明半导体器件100在生产阶段的层状结构的实例。
根据本发明半导体器件100的生产方法的特征在于，如图2所示，在基板1上例如通过MOCVD按顺序形成缓冲区2、含有p型杂质的AlzGa1-zN调整层(x-0.05≤z≤x+0.05,0≤z<1)5和含有i型或n型AlxGa1-xN层(0≤x<1)4的功能层压体3。在此类结构的情况下，缓冲区中得到改进的平坦性和结晶性能够有效地传递至功能层压体，以致能够提供具有平坦性和结晶性有利的功能层压体的半导体器件。
接着，当半导体器件为发光器件时，如图1所示，形成于调整层5上的至少p型AlyGa1-yN层7和发光层6(和n型AlxGa1-xN层4的一部分)通过干式蚀刻法来蚀刻从而在发光层6侧(图1的上部)部分暴露n型AlxGa1-xN层4。接着，最终，p侧电极9和n侧电极10通过真空气相沉积法来形成，从而电连接n型AlxGa1-xN层4和p型AlyGa1-yN层7。因而，能够获得图1中示出的半导体器件100。
由于p型杂质包含在由此生产的半导体器件100的调整层5中，因此促进调整层5的横向晶体生长，以致改进调整层5的平坦性和结晶性。因此，也改进调整层5上形成的n型AlxGa1-xN层4的平坦性和结晶性，这由此改进其上的发光层6和p型AlyGa1-yN层7的平坦性和结晶性。因而，能够获得具有高光输出的半导体器件100。
本发明氮化物半导体器件的n型AlxGa1-xN层4可以为n-包覆层和n接触层的层压体。同时，p型AlyGa1-yN层7可以为p-包覆层和p接触层的层压体。
以上已经描述了第一AlxGa1-xN层为n型的情况；然而，本发明也可以应用至第一AlxGa1-xN层为未掺杂的i型的情况。当第一AlxGa1-xN层为i型时，例如，该i型AlxGa1-xN层用作沟道层，和n型AlGaN类层设置在其上作为电子供给层，并且源、栅极(gate)和漏极(drain)的三个电极设置在其上以获得具有HEMT结构的电子器件。
以上描述仅仅示出本发明实施方案的实例，并且本发明不限于该实施方案。例如，以上AlGaN层可以为其中以约1％以下不可避免混入In或B等的层。
实施例
这里，为了示出本发明中含有p型杂质的调整层5的优势，与形成n型或i型AlGaN层的情况相比，在p型AlGaN形成于AlN上的情况下能够获得显著有利的平坦性的事实将在实验上示出。
(实验例1)
Mg掺杂的p型Al0.31Ga0.69N层(厚度：1000nm，掺杂有Mg，Mg浓度：1×1019/cm3)通过MOCVD生长于AlN模板基板上。
(实验例2)
Si掺杂的n型Al0.31Ga0.69N层(厚度：1000nm，掺杂有Si，Si浓度：4×1018/cm3)通过MOCVD生长于AlN模板基板上。
(实验例3)
未掺杂的i型Al0.31Ga0.69N层(厚度：1000nm)通过MOCVD生长于AlN模板基板上。
(评价1)
使用光学显微镜和原子力显微镜(AFM)观察以上实验例1中Mg掺杂的AlGaN层、以上实验例2中n型AlGaN层和以上实验例3中i型AlGaN层的表面，从而使用通过AFM测量获得的算术平均粗糙度Ra来评价表面的平坦性。
图3(a)和3(b)分别为通过光学显微镜(1000倍)拍摄的实验例1和2的表面显微照片。正如从显微照片中明显地看出，实验例1中没有看见台阶(step)，而在实验例2中在相同视野中观察到台阶。这展现出其中Mg掺杂的Al0.31Ga0.69N层生长在基板上的实验例1得到比其中n型Al0.31Ga0.69N层生长在基板上的实验例2更平坦的表面。类似于实验例2在实验例3的表面中也发现台阶。
此外，从AFM测量的结果中，算术平均粗糙度Ra为如下：实验例1：Ra=0.74nm，实验例2：Ra=6.32nm，和实验例3：Ra=5.94nm。这示出实验例1与实验例2和3相比得到显著更平坦的表面。
以上示出当具有与AlN非常不同的Al组成的n型AlGaN层形成于AlN上时，凹凸形成于n型AlGaN层的表面上。同时，当具有与AlN非常不同的Al组成的Mg掺杂的AlGaN层形成于AlN上时，Mg掺杂的AlGaN层的表面是平坦的。注意未掺杂的i型AlGaN层表面的平坦性也削弱至与在其中i型AlGaN层直接生长于AlN上的情况下n型AlGaN层类似的程度。
(实施例1)
将AlN层(厚度：27nm)作为初始层通过MOCVD堆叠于AlN模板基板上，然后将缓冲区(超晶格应变缓冲层)、掺杂有Mg作为用于促进平坦化的物质的p型Al0.31Ga0.69N调整层(厚度：100nm，Mg浓度：1×1018/cm3)、未掺杂的i型Al0.35Ga0.65N层(厚度：300nm)依次外延生长于其上。此外，将n型Al0.35Ga0.65N层(厚度：1300nm，掺杂有Si，Si浓度：1×1019/cm3)、发光层(具有发射波长325nm的多量子阱结构，总厚度：64.5nm)和p型Al0.32Ga0.68N层(厚度：280nm，掺杂有Mg，Mg浓度：1.5×1019/cm3)依次外延生长从而形成功能层压体。因而，外延层压体形成于基板上。具体地，在该实施例中，满足z=0.31，w=x=0.35，和y=0.32，并且z在x±0.05的范围内；w等于x；和z<w。
注意超晶格应变缓冲层具有其中存在20对交替堆叠的AlN层(厚度：9nm)和GaN层(厚度：2.1nm)的超晶格层压体I、存在30对交替堆叠的AlN层(厚度：2.7nm)和GaN层(厚度：2.1nm)的超晶格层压体II和存在50.5对交替堆叠的AlN层(厚度：0.9nm)和GaN层(厚度：2.1nm)("50.5对"意味着层压体中第一层和最后一层两者均为AlN层)的超晶格层压体III按顺序堆叠的结构。GaN层掺杂有Mg。
这里，缓冲区(超晶格应变缓冲层)中最接近于功能层压体侧的层为AlN层。功能层压体侧的缓冲区(AlN层)的Al组成α和缓冲区侧的功能层压体(n型Al0.35Ga0.65N层)的Al组成x之间的差(α-x)为1.0-0.35=0.65，并且大于0.1，所述AlN层和所述n型Al0.35Ga0.65N层彼此相对。假设超晶格层压体III为AlGaN，则计算出总Al组成η为0.9nm/2.1nm=0.43。超晶格应变缓冲层和p型Al0.31Ga0.69N层的生产条件示于表1。
[表1]
(比较例1)
除了不形成掺杂有Mg的p型Al0.31Ga0.69N调整层以外，以类似于实施例1的方式形成外延层压体。
(实施例2)
除了未掺杂的i型AlGaN层的Al组成为w=0.29和功能层压体中n型AlGaN层的Al组成为x=0.29以外，以类似于实施例1的方式形成外延层压体。由于z=0.31，因此在该实施例中z在x±0.05的范围内，但z>w。
(实施例3)
除了不形成未掺杂i型Al0.35Ga0.65N层以外，以类似于实施例1的方式形成外延层压体。在该实施例中，z=0.31和x=0.35。
(比较例2)
除了p型AlGaN调整层的Al组成为z=0.19以外，以类似于实施例3的方式形成外延层压体。在该比较例中，x=0.35而不改变，以致z在x±0.05的范围之外。
(比较例3)
除了p型AlGaN调整层的Al组成为z=0.41以外，以类似于实施例3的方式形成外延层压体。在该比较例中，x=0.35而不改变，以致z在x±0.05的范围之外。
(评价2)
通过X-射线衍射仪分析在功能层压体已经形成的阶段中的以上实施例1-3和比较例1-3的样品，从而发现对应于(0002)面和(10-12)面的峰的半宽度。结果示于表2。注意半宽度越小，结晶性越好。关于比较例2的样品，由于功能层压体的表面裂缝而不能测量半宽度。
[表2]
(评价3)
关于以上实施例1-3和比较例1-3的样品，生长表面用金刚石笔划线；将铟点物理压印在其中n型AlGaN层暴露的点和距离该露出点1.5mm的点上。因而，制造使用形成的两点作为n型电极和p型电极的简单的氮化物半导体器件。接着，将探针放于那些点上；在施加DC电流20mA之后光从背面输出；和将光通过光纤导向至多通道光谱仪。将光谱的峰强度转换为输出功率从而获得光输出功率Po。在各情况中发射波长为327nm。结果示于表3。注意比较例2的样品不发光。
[表3]
(评价4)
关于实施例1-3和比较例1-3的样品，在i型AlGaN层生长的生长期间、在形成功能层压体的n型AlGaN层的生长期间和在发光层的生长期间测量在掺杂有Mg的AlGaN调整层生长之后表面的反射率，这用在超晶格应变缓冲层的生长之后表面的反射率规格化。
为了测量生长中的晶片表面的反射率，制备能够通过炉窗照射晶片的氙灯光源和光学体系构件。晶片用该光源照射，并且通过分光光度计来测量通过光纤从光接收部导向的反射光。通过使用预先抛光的蓝宝石基板来调整光轴，并且测量反射强度。相对反射强度由蓝宝石基板的反射率和在各生长阶段的样品的反射率来测定。当在该表面是平坦的情况下，换言之，在表面的平坦性高的情况下生长样品时，光沿光轴从光源通过光接收部；因此，接收的光的光强度示为恒定值。然而，当在该表面是粗糙的情况下生长样品时，光在晶片上散射；因此，要接收的光的强度与平坦表面的情况相比变得较低。在该测量体系下，在晶片正好生长的原处的表面条件能够以随着时间的光强度的形式来测量，并且可以接着测量晶片在生长期间的表面条件的变化。在该测量中，基于相对于在超晶格应变缓冲层的生长时测定的蓝宝石的相对强度，各生长层相对于蓝宝石的相对强度用超晶格应变缓冲层的相对强度规格化。结果示于表4。比较例2的样品由于裂纹而不能对其进行测量。
[表4]
如在表4中可看出，在比较例1和3中，在超晶格应变缓冲层生长之后不维持反射率，并且反射率随着上层堆叠而降低。同时，在实施例1-3中，相对于比较例1和3，即使在超晶格应变缓冲层生长之后也维持反射率。这认为是因为缓冲区中得到改进的平坦性和结晶性通过p型Al0.31Ga0.69N调整层有效地传递至功能层压体。
注意实施例1中发光层的强度为1.2，因为发光层的Al组成低和其折射率高，这因此增加发光层和炉中周围气体(N2和H2的混合物的折射率，这几乎等于周围气氛的折射率)的折射率之间的差从而增加反射率。另一方面，在比较例1和3中，发光层的反射率比n型AlGaN层的反射率低，这是明显地由于表面粗糙度引起的反射率的降低而导致的。
(评价5)
以上实施例1和比较例1的样品的杂质浓度通过SIMS来测量。
实施例1中n型Al0.35Ga0.65N层和发光层的氧(O)浓度为1×1018/cm3，而比较例1中的那些的氧(O)浓度为8×1018/cm3。实施例2和3中n型AlGaN层和发光层的氧(O)浓度也约等于实施例1中的那些，并且小于2×1018/cm3。因此，本发明的p型AlGaN调整层将随后要堆叠的各层中的氧(O)浓度降低至小于2×1018/cm3，这有助于光输出的改进。
以上结果示出关于根据本发明的半导体器件，缓冲区中得到改进的平坦性和结晶性传递至含有p型杂质的Al0.31Ga0.69N调整层，从而使调整层的Al组成接近于其上的AlGaN层的Al组成。因此，平坦性和结晶性传递至i型或n型Al0.35Ga0.65N，和进一步传递至整个功能层压体。因而，该器件的光输出证实是得到改进的。再有，将实施例1和实施例3比较，发现了未掺杂有杂质的i型AlwGa1-wN层优选另外地设置；同时，将实施例1和实施例2比较，更优选z<w。
显然的是高输出发光器件能够通过如下获得：制造半导体器件；然后部分暴露由干式蚀刻法在该实施例中获得的形成功能层压体的n型AlGaN层，例如在n型AlGaN层上形成n侧电极和在p型AlGaN层上形成p侧电极。
在如在实验例2和实验例3中AlGaN层直接生长于AlN上的情况下，影响表面平坦性。发现AlGaN层的表面能够通过在合适的Al组成的情况下设置本发明含有p型杂质的AlGaN调整层在其间而平坦化，并且这进一步有助于结晶性的改进。
本发明调整层的使用使得可以改进其上设置的氮化物半导体层的平坦性和结晶性，并且这能够应用至电子器件如HEMT等而不是限定于发光器件。具体地，对于当超晶格缓冲区和未掺杂的沟道层具有含有p型杂质的AlGaN层(其具有约等于其间沟道层的Al组成)时的实施例，缓冲区中得到改进的平坦性和结晶性能够有效地传递，并且沟道层和其上设置的各层的平坦性和结晶性也能够得到改进。
产业上的可利用性
本发明能够提供具有平坦性和结晶性优异的功能层压体的半导体器件和半导体器件的生产方法。缓冲区中得到改进的平坦性和结晶性能够通过在基板上的缓冲区和具有n型AlxGa1-xN层(0≤x<1)的功能层压体中第一n型或i型AlxGa1-xN层之间设置AlzGa1-zN调整层而有效地传递至功能层压体。AlzGa1-zN调整层(0≤z<1)含有p型杂质，和Al组成z在第一AlxGa1-xN层的Al组成x的±0.05范围内。

Claims (10)

1.一种半导体器件，其包括基板上的缓冲区和功能层压体，所述功能层压体包含多层氮化物半导体层，
其中所述功能层压体包括在所述缓冲区侧上的n型或i型的第一AlxGa1-xN层，和
在所述缓冲区和所述功能层压体之间设置含有p型杂质的AlzGa1-zN调整层，所述含有p型杂质的AlzGa1-zN调整层具有约等于所述第一AlxGa1-xN层的Al组成，
其中在所述含有p型杂质的AlzGa1-zN调整层和所述第一AlxGa1-xN层之间进一步设置未掺杂有杂质的i型AlwGa1-wN层，
其中所述含有p型杂质的AlzGa1-zN调整层和所述未掺杂有杂质的i型AlwGa1-wN层满足z＜w的关系，
其中，0≤x＜1，x-0.05≤z≤x+0.05、且0≤z＜1，x-0.05≤w≤x+0.05、且0≤w＜1。
2.根据权利要求1所述的半导体器件，其中所述基板是AlN模板基板。
3.根据权利要求1或2所述的半导体器件，其中所述缓冲区包括至少在所述功能层压体侧上的AlαGa1-αN层，并且所述AlαGa1-αN层的Al组成α和所述第一AlxGa1-xN层的Al组成x之间的差为0.1以上，
其中，0≤α≤1。
4.根据权利要求1或2所述的半导体器件，其中
所述第一AlxGa1-xN层为n型，和
所述功能层压体在所述第一AlxGa1-xN层上依次至少包括发光层和第二AlyGa1-yN层，
其中，0≤y＜1。
5.根据权利要求1或2所述的半导体器件，其中所述含有p型杂质的AlzGa1-zN调整层的厚度在100nm至1500nm的范围中。
6.根据权利要求1或2所述的半导体器件，其中所述含有p型杂质的AlzGa1-zN调整层掺杂有Mg，Mg浓度在5×1016/cm3至2×1020/cm3的范围中。
7.根据权利要求1或2所述的半导体器件，其中所述第一AlxGa1-xN层中含有的O浓度小于2×1018/cm3。
8.根据权利要求3所述的半导体器件，其中所述缓冲区包括超晶格应变缓冲层。
9.根据权利要求1或2所述的半导体器件，其中所述缓冲区包括具有通过交替堆叠AlβGa1-βN层和AlN层而形成的超晶格结构的超晶格应变缓冲层，
其中，0≤β≤0.3。
10.一种半导体器件的生产方法，其中缓冲区、含有p型杂质的AlzGa1-zN调整层和包括i型或n型AlxGa1-xN层的功能层压体按顺序形成于基板上，
其中在所述含有p型杂质的AlzGa1-zN调整层和所述AlxGa1-xN层之间进一步设置未掺杂有杂质的i型AlwGa1-wN层，
其中所述含有p型杂质的AlzGa1-zN调整层和所述未掺杂有杂质的i型AlwGa1-wN层满足z＜w的关系，
其中，x-0.05≤z≤x+0.05、且0≤z＜1，0≤x＜1，x-0.05≤w≤x+0.05、且0≤w＜1。
CN201180020586.2A 2010-03-01 2011-03-01 半导体器件及其生产方法 Active CN102918663B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010044520 2010-03-01
JP2010-044520 2010-03-01
PCT/JP2011/055172 WO2011108738A1 (ja) 2010-03-01 2011-03-01 半導体素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510087457.5A Division CN104681683A (zh) 2010-03-01 2011-03-01 半导体器件及其生产方法

Publications (2)

Publication Number Publication Date
CN102918663A CN102918663A (zh) 2013-02-06
CN102918663B true CN102918663B (zh) 2015-06-17

Family

ID=44542381

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510087457.5A Pending CN104681683A (zh) 2010-03-01 2011-03-01 半导体器件及其生产方法
CN201180020586.2A Active CN102918663B (zh) 2010-03-01 2011-03-01 半导体器件及其生产方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510087457.5A Pending CN104681683A (zh) 2010-03-01 2011-03-01 半导体器件及其生产方法

Country Status (7)

Country Link
US (2) US20120326209A1 (zh)
EP (1) EP2562829A4 (zh)
JP (2) JP4852174B2 (zh)
KR (2) KR101455036B1 (zh)
CN (2) CN104681683A (zh)
TW (1) TWI513044B (zh)
WO (1) WO2011108738A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9406836B2 (en) 2012-07-11 2016-08-02 Koninklijke Philips N.V. Reducing or eliminating nanopipe defects in III-nitride structures
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
US20160005919A1 (en) * 2013-02-05 2016-01-07 Tokuyama Corporation Nitride semiconductor light emitting device
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
CN103337570A (zh) * 2013-06-07 2013-10-02 合肥彩虹蓝光科技有限公司 改善4 inch GaN基外延片内均匀性和波长集中度的方法
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
CN106663718B (zh) * 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
KR102427203B1 (ko) 2014-05-27 2022-07-29 실라나 유브이 테크놀로지스 피티이 리미티드 n-형 및 p-형 초격자를 포함하는 전자 디바이스
JP6033342B2 (ja) * 2015-01-19 2016-11-30 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
CN105609603A (zh) 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
US9680056B1 (en) * 2016-07-08 2017-06-13 Bolb Inc. Ultraviolet light-emitting device with a heavily doped strain-management interlayer
KR102649510B1 (ko) * 2016-12-06 2024-03-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 수광소자를 포함하는 살균 장치 및 이를 포함하는 전자제품
KR102166732B1 (ko) * 2018-06-05 2020-10-16 이석헌 스트레인 정합구조를 가지는 자외선 발광소자
JP7195815B2 (ja) * 2018-08-27 2022-12-26 旭化成株式会社 紫外線発光素子
JP7288936B2 (ja) * 2021-09-21 2023-06-08 日機装株式会社 窒化物半導体発光素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644191B2 (ja) * 1996-06-25 2005-04-27 住友電気工業株式会社 半導体素子
JPH1140891A (ja) * 1997-07-15 1999-02-12 Nec Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP3580169B2 (ja) * 1999-03-24 2004-10-20 日亜化学工業株式会社 窒化物半導体素子
JP4583523B2 (ja) * 1999-05-21 2010-11-17 シャープ株式会社 Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP2001077412A (ja) * 1999-09-02 2001-03-23 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2005235908A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd 窒化物半導体積層基板及びＧａＮ系化合物半導体装置
JP4897285B2 (ja) * 2005-12-14 2012-03-14 国立大学法人徳島大学 半導体装置用基材およびその製造方法
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
JP2008078186A (ja) * 2006-09-19 2008-04-03 Mitsubishi Chemicals Corp 窒化物系化合物半導体の結晶成長方法
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法

Also Published As

Publication number Publication date
CN104681683A (zh) 2015-06-03
JP4852174B2 (ja) 2012-01-11
CN102918663A (zh) 2013-02-06
US20130292641A1 (en) 2013-11-07
KR101455036B1 (ko) 2014-11-04
JP2011249843A (ja) 2011-12-08
TW201201408A (en) 2012-01-01
EP2562829A1 (en) 2013-02-27
TWI513044B (zh) 2015-12-11
JP2011205082A (ja) 2011-10-13
US20120326209A1 (en) 2012-12-27
EP2562829A4 (en) 2014-12-10
KR20120137489A (ko) 2012-12-21
KR101420037B1 (ko) 2014-07-15
KR20140034927A (ko) 2014-03-20
WO2011108738A1 (ja) 2011-09-09
US8735938B2 (en) 2014-05-27
JP5042380B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102918663B (zh) 半导体器件及其生产方法
CN102598316B (zh) 氮化物半导体器件及其生产方法
EP2973664B1 (en) Ultraviolet light-emitting device and method of forming a contact to an ultraviolet light-emitting device
US9331240B2 (en) Utlraviolet light emitting devices and methods of fabrication
EP2615650B1 (en) III-nitride epitaxial substrate and deep ultraviolet light emitting device using the same
CN101981711B (zh) 氮化物半导体发光器件
WO2011117056A1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE112007000313T5 (de) Verfahren zum Aufwachsenlassen von Halbleiter-Heterostrukturen auf der Basis von Galliumnitrid
WO2013112728A1 (en) Light-emitting device with nanostructured layer and method for fabricating the same
KR20140123410A (ko) 자외선 발광 소자
EP3451392A1 (en) Group-iii nitride stacked body and group-iii nitride light-emitting element
US20190189834A1 (en) Optical semiconductor element
CN104885195B (zh) 晶体层叠结构体和发光元件
CN105118904B (zh) Led外延层结构生长方法及所得外延层结构和led芯片
EP4276921A1 (en) High efficiency ultraviolet light-emitting devices incorporating a novel multilayer structure
Zhao Spectroscopy on the Efficiency in GaInN LEDs and Solar Cells
Schubert et al. Conference 8641: Light-Emitting Diodes: Materials, Devices, and Applications for Solid State Lighting XVII

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant