CN102915969A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102915969A
CN102915969A CN2011102203401A CN201110220340A CN102915969A CN 102915969 A CN102915969 A CN 102915969A CN 2011102203401 A CN2011102203401 A CN 2011102203401A CN 201110220340 A CN201110220340 A CN 201110220340A CN 102915969 A CN102915969 A CN 102915969A
Authority
CN
China
Prior art keywords
pmos
grid
sige
mask
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102203401A
Other languages
English (en)
Other versions
CN102915969B (zh
Inventor
何永根
吴金刚
姚海标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110220340.1A priority Critical patent/CN102915969B/zh
Priority to US13/306,969 priority patent/US8513075B2/en
Publication of CN102915969A publication Critical patent/CN102915969A/zh
Application granted granted Critical
Publication of CN102915969B publication Critical patent/CN102915969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种半导体器件及其制造方法，涉及CMOS工艺技术领域。该制造方法包括：在半导体衬底上沉积间隔物材料，半导体衬底包括NMOS区域和PMOS区域，NMOS区域上形成有NMOS栅极，PMOS区域上形成有PMOS栅极；用第一掩模覆盖NMOS区域；通过刻蚀形成PMOS栅极的间隔物；通过刻蚀在PMOS区域中形成用于形成PMOS源/漏区的凹陷；去除第一掩模后在凹陷中生长SiGe或原位掺杂B的SiGe。在PMOS区域的凹陷中生长SiGe或SiGe:B时NMOS区域覆盖有间隔物材料能够保护NMOS区域，避免在NMOS区域生长SiGe或SiGe:B，提高半导体器件的性能。

Description

半导体器件及其制造方法
技术领域
本发明涉及CMOS工艺技术领域，尤其涉及半导体器件及其制造方法。
背景技术
在先进CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)技术中，提出eSiGe(Embedded SiGe，嵌入式硅锗)工艺，以增大PMOS(P-channel Metal-Oxide-Semiconductor Field-effect Transistor，P沟道金属氧化物半导体场效应晶体管)器件沟道区的压缩应力，增强其载流子迁移率；其中使用嵌入式硅锗来形成源区或漏区，从而对沟道区施加应力，提高PMOS的性能。对于eSiGe工艺有很多挑战，其中需要考虑的一个重要因素是SiGe(硅锗)外延生长(Epitaxial)的选择性。通常需要在PMOS凹陷区域生长SiGe或者SiGe:B(原位掺杂B的SiGe)，如果SiGe或者SiGe:B在不期望的区域生长，将影响半导体器件的功能。
现有技术中存在两种eSiGe集成工艺流程。一种工艺流程被称为DSW(Disposable Sidewall，可丢弃侧壁)工艺流程。DSW工艺流程一般包括：形成隔离，例如STI；形成栅极氧化物；形成栅极；形成可丢弃侧壁；形成S/D(Source/Drain，源/漏)凹陷和SiGe SEG(SelectiveEpitaxial Growth，选择性外延生长)；去除可丢弃侧壁；形成偏移间隔物；晕环和扩展区(Halo&Ext.)离子注入(ion implantation)；形成SW(Sidewall，侧壁)；RTA(Rapid Thermal Annealing，快速热退火)，例如毫秒级热退火(m-sec anneal)等。由于eSiGe-S/D在偏移间隔物之前形成，所以，该工艺流程也称为“SiGe优先”工艺流程。另一种工艺流程被称为“SiGe在后”工艺流程。SiGe在后工艺流程大致包括：形成隔离、形成栅极氧化物；形成栅极；形成偏移间隔物；晕环和扩展区离子注入；形成SW；形成S/D凹陷和SiGe SEG；RTA等。
图1A至图1F示意性地示出现有技术中SiGe在后工艺各个阶段的截面图。
如图1A所示，沉积间隔物材料SiN 150。Si衬底100中包括STI110、用于NMOS器件的NMOS(N-channel Metal-Oxide-Semiconductor Field-effect Transistor，N沟道金属氧化物半导体场效应晶体管)区域120、用于PMOS器件的PMOS区域130，在NMOS区域120和PMOS区域130上形成有栅极140，并形成有氧化层160，在氧化层160上沉积SiN作为间隔物材料。
如图1B所示，通过蚀刻形成侧壁间隔物150。并去除NMOS区域和PMOS区域其他位置的间隔物材料。
如图1C所示，用光致抗蚀剂170覆盖NMOS区域。
如图1D所示，通过干法刻蚀或者干法+湿法刻蚀形成PMOS S/D凹陷180。
如图1E所示，去除光致抗蚀剂170。
如图1F所示，进行SiGe外延生长。
但是，由于NMOS区域120上氧化物160比较薄，导致在NMOS区域生长SiGe，从而影响半导体器件的性能。
在现有技术的SiGe工艺流程中，包括SiGe优先和SiGe在后工艺流程，例如在湿法清除和SiGe预烘焙(Pre-baking)工艺之后，覆盖在NMOS S/D区域的薄氧化层可能无法保护NMOS区域，使得NMOS区域也生长有SiGe，因此NMOS区域的SiGe生长问题成为一个重要关注点。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明的一个目的是提供一种用于半导体器件制造方法的技术方案。
根据本发明的第一方面，提供了一种半导体器件制造方法，包括：在半导体衬底上沉积间隔物材料，所述半导体衬底包括NMOS区域和PMOS区域，所述NMOS区域上形成有NMOS栅极，所述PMOS区域上形成有PMOS栅极；用第一掩模覆盖所述NMOS区域；通过刻蚀形成所述PMOS栅极的间隔物；通过刻蚀在PMOS区域中形成用于形成PMOS源/漏区的凹陷；去除所述第一掩模后在所述凹陷中生长SiGe或原位掺杂B的SiGe。
优选地，在所述凹陷中生长SiGe或原位掺杂B的SiGe后还包括：用第二掩模覆盖所述PMOS区域，通过刻蚀形成所述NMOS栅极的间隔物；去除所述第二掩模。
优选地，所述间隔物材料为氮化硅，或者，所述间隔物材料包括氧化硅以及沉积在所述氧化硅上的氮化硅。
优选地，所述PMOS栅极的间隔物和用于形成PMOS源/漏区的凹陷是通过一次刻蚀形成的。
优选地，在用于形成所述PMOS源/漏区的凹陷后还包括：对所述凹陷进行各向异性湿法刻蚀。
优选地，使用高晶面选择性蚀刻剂进行所述各向异性湿法刻蚀。
优选地，所述高晶面选择性蚀刻剂包括TMAH、KOH、和NH3OH。
优选地，覆盖所述NMOS区域的第一掩模为光致抗蚀剂，覆盖所述PMOS区域的第二掩模为与所述第一掩模的光致抗蚀剂类型相反的光致抗蚀剂；对覆盖所述PMOS区域的光致抗蚀剂和覆盖所述NMOS区域的光致抗蚀剂采用相同的光刻版进行曝光。
优选地，所述间隔物为偏移间隔物；在去除覆盖所述PMOS区域的第二掩模后，所述方法还包括：进行轻掺杂漏极注入；形成所述NMOS栅极的主间隔物和所述PMOS栅极的主间隔物。
优选地，所述间隔物为主间隔物；在半导体衬底上沉积间隔物材料之前，所述方法还包括：形成所述NMOS栅极的偏移间隔物和所述PMOS栅极的偏移间隔物；进行Halo和Ext.离子注入。
优选地，所述PMOS栅极的间隔物和所述NMOS栅极的间隔物具有不同的关键尺寸。
优选地，所述去除所述第一掩模在形成所述用于形成PMOS源/漏区的凹陷的步骤之前进行，或者在形成所述用于形成PMOS源/漏区的凹陷的步骤之后进行。
根据本发明的第一方面，提供了一种半导体器件，包括半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述NMOS区域上形成有NMOS栅极，所述PMOS区域上形成有PMOS栅极；其中，所述NMOS区域上覆盖有间隔物材料，所述PMOS栅极侧壁上形成有间隔物，在所述PMOS区域形成有用于形成PMOS源/漏区的凹陷。
优选地，所述凹陷中生长有SiGe或SiGe:B。
优选地，在所述PMOS区域覆盖有掩模。
优选地，所述间隔物材料为氮化硅，所述掩模为光致抗蚀剂。
优选地，所述间隔物为主间隔物或偏移间隔物。
本发明的一个优点在于，在PMOS区域的凹陷中生长SiGe或SiGe:B时，NMOS区域覆盖有间隔物材料能够保护NMOS区域，避免在NMOS区域生长SiGe或SiGe:B。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A至图1F示意性地示出现有技术中SiGe在后工艺各个阶段的截面图。
图2示出根据本发明的半导体器件制造方法的一个实施例的流程图。
图3A至图3I示意性地示出根据本发明的半导体器件制造方法的一个实施例的各个阶段的截面图。
图4A至图4I示意性地示出根据本发明的半导体器件制造方法的另一个实施例的各个阶段的截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2示出根据本发明的半导体器件制造方法的一个实施例的流程图。
如图2所示，在步骤202，在半导体衬底上沉积间隔物材料。间隔物材料例如是氮化硅(SiN)，或者包括氧化硅以及沉积在氧化硅上的氮化硅，或者本领域技术人员所知的其他间隔物材料。半导体衬底包括NMOS区域和PMOS区域，NMOS区域上形成有NMOS栅极，PMOS区域上形成有PMOS栅极。
步骤204，用第一掩模覆盖NMOS区域。第一掩模可以是光致抗蚀剂或者硬掩模材料形成的掩模。
步骤206，通过刻蚀形成PMOS栅极的间隔物(Spacer)。间隔物可以是偏移间隔物(Offset Spacer)或者是主间隔物(MainSpacer)。
步骤208，通过刻蚀在PMOS区域中形成用于形成PMOS源/漏区的凹陷(P-Recess)。例如，通过干法刻蚀形成PMOS源/漏区的凹陷，或者通过干法刻蚀和湿法刻蚀形成Sigma形的PMOS源/漏区的凹陷。
步骤210，去除第一掩模后在凹陷中生长SiGe或SiGe:B。去除第一掩模可以在形成用于形成PMOS源/漏区的凹陷的步骤之前进行，或者可以在形成用于形成PMOS源/漏区的凹陷的步骤之后进行。
上述实施例中，在PMOS区域的凹陷中生长SiGe或SiGe:B时，NMOS区域覆盖有间隔物材料能够保护NMOS区域，避免在NMOS区域生长SiGe或SiGe:B，提高半导体器件的性能。
根据本发明的一个实施例，在凹陷中生长SiGe或原位掺杂B的SiGe后还包括：用第二掩模覆盖PMOS区域，通过刻蚀形成NMOS栅极的间隔物；去除第二掩模。
上述实施例中，分别形成NMOS栅极的间隔物和PMOS栅极的间隔物，通过控制蚀刻的条件，例如不同的过刻蚀(Over etch)的量，SiN对氧化物(oxide)的选择比等，可以根据器件要求更容易形成不同NMOS和PMOS的间隔物的关键尺寸(CD)。
在一个实施例中，覆盖NMOS区域的第一掩模为光致抗蚀剂，覆盖PMOS区域的第二掩模为与第一掩模的光致抗蚀剂类型相反的光致抗蚀剂；对覆盖PMOS区域的光致抗蚀剂和覆盖NMOS区域的光致抗蚀剂采用相同的光刻版(reticle)进行曝光。这样，仅需要准备一个光刻版。
图3A至图3I示意性地示出根据本发明的半导体器件制造方法的一个实施例的各个阶段的截面图。
如图3A所示，沉积间隔物材料SiN 350。衬底300中包括STI310、NMOS区域320、PMOS区域330，在NMOS区域320和PMOS区域330上分别形成有栅极140，并形成有氧化层360，在氧化层360上沉积间隔物材料SiN 350。
如图3B所示，在NMOS区域上形成第一掩模370，从而基本露出PMOS区域。第一掩模370例如是光致抗蚀剂。
如图3C所示，通过刻蚀形成PMOS主间隔物351和PMOS S/D凹陷380。例如，可以通过一次刻蚀形成PMOS间隔物351和PMOSS/D凹陷380，也可以通过两次刻蚀分别形成PMOS间隔物351和PMOS S/D凹陷380。
如图3D所示，对凹陷380进行各向异性湿法刻蚀，使得凹陷380形状满足要求，例如形成Sigma形凹陷。可以使用高晶面选择性蚀刻剂(high Si plane selectivity etchant chemical)进行各向异性湿法刻蚀，高晶面选择性蚀刻剂例如包括TMAH、KOH、NH3OH。
如图3E所示，去除第一掩模370。
如图3F所示，在凹陷380内进行SiGe外延生长使得凹陷380中生长有SiGe 390。
如图3G所示，用第二掩模371覆盖PMOS区域，第二掩模371例如是光致抗蚀剂。
如图3H所示，通过刻蚀形成NMOS的主间隔物352。
如图3I所示，去除覆盖PMOS区域的第二掩模371。
需要指出，上述图3D所示的步骤也可以是可选步骤。在一个实施例中，在半导体衬底上沉积间隔物材料之前，该方法还包括：形成NMOS栅极的偏移间隔物和PMOS栅极的偏移间隔物；进行Halo和Ext.离子注入。
上述实施例中，在SiGe在后工艺中，在PMOS区域的凹陷中生长SiGe或SiGe:B时NMOS区域覆盖有间隔物材料能够保护NMOS区域，避免在NMOS区域生长SiGe或SiGe:B，提高半导体器件的性能。PMOS的偏移间隔物和NMOS的偏移间隔物分别形成，可以更容易地根据需要形成具有不同PMOS的偏移间隔物和NMOS的偏移间隔物尺寸的半导体器件。
图4A至图4I示意性地示出根据本发明的半导体器件制造方法的另一个实施例的各个阶段的截面图。
如图4A所示，在衬底400上形成NMOS和PMOS栅极440。在栅极440下形成有栅极绝缘层(未示出)。衬底400中包括STI 410、NMOS区域420、PMOS区域430，在NMOS区域420和PMOS区域430上分别形成栅极440。
如图4B所示，沉积偏移间隔物材料SiN 450。
如图4C所示，在NMOS区域上形成第一掩模470，第一掩模470例如是光致抗蚀剂。
如图4D所示，通过刻蚀形成PMOS的偏移间隔物451和PMOSS/D凹陷480。
如图4E所示，去除第一掩模470。
如图4F所示，在凹陷480内进行SiGe外延生长使得凹陷480中生长有SiGe 490。
如图4G所示，用第二掩模471覆盖PMOS区域，第二掩模471例如是光致抗蚀剂。
如图4H所示，通过刻蚀形成NMOS的偏移间隔物452。
如图4I所示，去除覆盖PMOS区域的第二掩模471。
根据本发明的一个实施例，在去除覆盖PMOS区域的第二掩模后，该方法还包括：进行LDD(Lightly Doped Drain，轻掺杂漏极)注入；形成NMOS栅极的主间隔物和PMOS栅极的主间隔物。
上述实施例中，在SiGe在先工艺中，在PMOS区域的凹陷中生长SiGe或SiGe:B时NMOS区域覆盖有间隔物材料能够保护NMOS区域，避免在NMOS区域生长SiGe或SiGe:B，提高半导体器件的性能。PMOS的偏移间隔物和NMOS的偏移间隔物分别形成，可以更容易地根据需要形成具有不同PMOS的偏移间隔物和NMOS的偏移间隔物尺寸的半导体器件。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

Claims (15)

1.一种半导体器件制造方法，其特征在于，包括：
在半导体衬底上沉积间隔物材料，所述半导体衬底包括NMOS区域和PMOS区域，所述NMOS区域上形成有NMOS栅极，所述PMOS区域上形成有PMOS栅极；
用第一掩模覆盖所述NMOS区域；
通过刻蚀形成所述PMOS栅极的间隔物；
通过刻蚀在PMOS区域中形成用于形成PMOS源/漏区的凹陷；
去除所述第一掩模后在所述凹陷中生长SiGe或原位掺杂B的SiGe。
2.根据权利要求1所述的方法，其特征在于，在所述凹陷中生长SiGe或原位掺杂B的SiGe后还包括：
用第二掩模覆盖所述PMOS区域，
通过刻蚀形成所述NMOS栅极的间隔物；
去除所述第二掩模。
3.根据权利要求1所述的方法，其特征在于，所述间隔物材料为氮化硅，或者，所述间隔物材料包括氧化硅以及沉积在所述氧化硅上的氮化硅。
4.根据权利要求1所述的方法，其特征在于，
所述PMOS栅极的间隔物和用于形成PMOS源/漏区的凹陷是通过一次刻蚀形成的。
5.根据权利要求1所述的方法，其特征在于，在形成用于形成所述PMOS源/漏区的凹陷后还包括：
对所述凹陷进行各向异性湿法刻蚀。
6.根据权利要求5所述的方法，其特征在于，使用高晶面选择性蚀刻剂进行所述各向异性湿法刻蚀，所述高晶面选择性蚀刻剂包括TMAH、KOH、或者NH3OH。
7.根据权利要求2所述的方法，其特征在于，覆盖所述NMOS区域的第一掩模为光致抗蚀剂，覆盖所述PMOS区域的第二掩模为与所述第一掩模的光致抗蚀剂类型相反的光致抗蚀剂；对覆盖所述PMOS区域的光致抗蚀剂和覆盖所述NMOS区域的光致抗蚀剂采用相同的光刻版进行曝光。
8.根据权利要求2所述的方法，其特征在于，所述NMOS栅极的间隔物为偏移间隔物；
在去除覆盖所述PMOS区域的第二掩模后，所述方法还包括：
进行轻掺杂漏极注入；
形成所述NMOS栅极的主间隔物和所述PMOS栅极的主间隔物。
9.根据权利要求2所述的方法，其特征在于，所述NMOS栅极的间隔物为主间隔物；
在半导体衬底上沉积间隔物材料之前，所述方法还包括：
形成所述NMOS栅极的偏移间隔物和所述PMOS栅极的偏移间隔物；
进行晕圈注入和扩展区注入。
10.根据权利要求2所述的方法，其特征在于，所述PMOS栅极的间隔物和所述NMOS栅极的间隔物具有不同的关键尺寸。
11.根据权利要求1所述的方法，其特征在于，所述去除所述第一掩模的步骤在形成所述用于形成PMOS源/漏区的凹陷的步骤之前进行，或者在形成所述用于形成PMOS源/漏区的凹陷的步骤之后进行。
12.一种半导体器件，包括半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述NMOS区域上形成有NMOS栅极，所述PMOS区域上形成有PMOS栅极；
其中，所述NMOS区域上覆盖有间隔物材料，所述PMOS栅极侧壁上形成有间隔物，在所述PMOS区域形成有用于形成PMOS源/漏区的凹陷。
13.根据权利要求12所述的半导体器件，其特征在于，所述凹陷中生长有SiGe或原位掺杂B的SiGe。
14.根据权利要求13所述的半导体器件，其特征在于，在所述PMOS区域覆盖有掩模。
15.根据权利要求14所述的半导体器件，其特征在于，所述间隔物为主间隔物或偏移间隔物；
或者，
所述间隔物材料为氮化硅，或者，所述间隔物材料包括氧化硅以及沉积在所述氧化硅上的氮化硅；
或者，
所述掩模为光致抗蚀剂。
CN201110220340.1A 2011-08-03 2011-08-03 半导体器件及其制造方法 Active CN102915969B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110220340.1A CN102915969B (zh) 2011-08-03 2011-08-03 半导体器件及其制造方法
US13/306,969 US8513075B2 (en) 2011-08-03 2011-11-29 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110220340.1A CN102915969B (zh) 2011-08-03 2011-08-03 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102915969A true CN102915969A (zh) 2013-02-06
CN102915969B CN102915969B (zh) 2015-07-22

Family

ID=47614284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110220340.1A Active CN102915969B (zh) 2011-08-03 2011-08-03 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US8513075B2 (zh)
CN (1) CN102915969B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
US9385191B2 (en) 2014-11-20 2016-07-05 United Microelectronics Corporation FINFET structure
US10223061B2 (en) * 2015-12-17 2019-03-05 International Business Machines Corporation Display redistribution between a primary display and a secondary display
CN116053213B (zh) * 2023-03-07 2023-06-30 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1624922A (zh) * 2003-12-02 2005-06-08 国际商业机器公司 具有不同的源极和漏极延伸部分间隔的互补晶体管
US20070284668A1 (en) * 2006-04-26 2007-12-13 Applied Materials, Inc., A Delaware Corporation CMOS S/D SiGe DEVICE MADE WITH ALTERNATIVE INTEGRATION PROCESS
CN101174587A (zh) * 2006-11-03 2008-05-07 台湾积体电路制造股份有限公司 金属氧化物半导体场效应晶体管装置及其制造方法
US20080153221A1 (en) * 2006-12-20 2008-06-26 Texas Instruments Incorporated Use of a Single Mask During the Formation of a Transistor's Drain Extension and Recessed Strained Epi Regions
US20090020822A1 (en) * 2007-07-18 2009-01-22 Kentaro Nakanishi Semiconductor device and method for fabricating the same
CN101740517A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 轻掺杂漏极的形成方法和半导体器件
US20110042729A1 (en) * 2009-08-21 2011-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving selectivity of epi process

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287244A1 (en) * 2006-04-26 2007-12-13 Applied Materials, Inc., A Delaware Corporation ALTERNATIVE INTEGRATION SCHEME FOR CMOS S/D SiGe PROCESS
US7875520B2 (en) * 2008-03-27 2011-01-25 United Microelectronics Corp. Method of forming CMOS transistor
US8182510B2 (en) * 2008-05-30 2012-05-22 Lisa Ann Brabant Sterling silver and/or metal gel and/or liquid centered teether
US8106466B2 (en) * 2008-08-10 2012-01-31 United Microelectronics Corp. MOS transistor and method for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1624922A (zh) * 2003-12-02 2005-06-08 国际商业机器公司 具有不同的源极和漏极延伸部分间隔的互补晶体管
US20070284668A1 (en) * 2006-04-26 2007-12-13 Applied Materials, Inc., A Delaware Corporation CMOS S/D SiGe DEVICE MADE WITH ALTERNATIVE INTEGRATION PROCESS
CN101174587A (zh) * 2006-11-03 2008-05-07 台湾积体电路制造股份有限公司 金属氧化物半导体场效应晶体管装置及其制造方法
US20080153221A1 (en) * 2006-12-20 2008-06-26 Texas Instruments Incorporated Use of a Single Mask During the Formation of a Transistor's Drain Extension and Recessed Strained Epi Regions
US20090020822A1 (en) * 2007-07-18 2009-01-22 Kentaro Nakanishi Semiconductor device and method for fabricating the same
CN101740517A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 轻掺杂漏极的形成方法和半导体器件
US20110042729A1 (en) * 2009-08-21 2011-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving selectivity of epi process

Also Published As

Publication number Publication date
US8513075B2 (en) 2013-08-20
US20130032887A1 (en) 2013-02-07
CN102915969B (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
US7745847B2 (en) Metal oxide semiconductor transistor
US7381623B1 (en) Pre-epitaxial disposable spacer integration scheme with very low temperature selective epitaxy for enhanced device performance
US9293587B2 (en) Forming embedded source and drain regions to prevent bottom leakage in a dielectrically isolated fin field effect transistor (FinFET) device
US9305846B2 (en) Device isolation in FinFET CMOS
US7935590B2 (en) Method of manufacturing metal oxide semiconductor and complementary metal oxide semiconductor
US7994010B2 (en) Process for fabricating a semiconductor device having embedded epitaxial regions
US7935593B2 (en) Stress optimization in dual embedded epitaxially grown semiconductor processing
US8183640B2 (en) Method of fabricating transistors and a transistor structure for improving short channel effect and drain induced barrier lowering
CN103545213A (zh) 半导体器件及其制造方法
US20150137237A1 (en) Undoped epitaxial layer for junction isolation in a fin field effect transistor (finfet) device
US20160056261A1 (en) Embedded sigma-shaped semiconductor alloys formed in transistors
US20160035728A1 (en) Retrograde doped layer for device isolation
CN102915969B (zh) 半导体器件及其制造方法
US20150221770A1 (en) Epitaxially forming a set of fins in a semiconductor device
CN107924915B (zh) 用于多阈值PMOS晶体管的嵌入式SiGe工艺
US20130302954A1 (en) Methods of forming fins for a finfet device without performing a cmp process
US9379206B2 (en) Semiconductor device and fabrication method thereof
US9117925B2 (en) Epitaxial process
US9006058B1 (en) Method for fabricating semiconductor device
CN103972173A (zh) Cmos晶体管的形成方法
US9041119B2 (en) Forming CMOS with close proximity stressors
CN103943622A (zh) 半导体装置结构及形成cmos集成电路结构的方法
CN103594374A (zh) 半导体器件制造方法
CN103594420B (zh) 半导体器件制造方法
CN111755336B (zh) 场效应管的制备方法、场效应管及半导体衬底

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant