CN102902656B - 可重构集群的模块化三维构造方法和可重构集群构造结构 - Google Patents
可重构集群的模块化三维构造方法和可重构集群构造结构 Download PDFInfo
- Publication number
- CN102902656B CN102902656B CN201210370445.XA CN201210370445A CN102902656B CN 102902656 B CN102902656 B CN 102902656B CN 201210370445 A CN201210370445 A CN 201210370445A CN 102902656 B CN102902656 B CN 102902656B
- Authority
- CN
- China
- Prior art keywords
- general processor
- processor node
- reconfigurable
- cluster
- restructural
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Multi Processors (AREA)
Abstract
本发明提供了一种可重构集群的模块化三维构造方法和可重构集群构造结构。将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分,从而形成通用处理器节点模块、可重构加速器基板和互连网络支撑底板三个相互支撑的功能模块;第二步骤,用于定义所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板之间的功能接口;第三步骤,用于通过接插件实现所述通用处理器节点模块和所述可重构加速器基板的水平堆叠,形成一个可重构计算节点;第四步骤,用于将所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板上,从而形成一个基于三维构造的可重构集群结构。
Description
技术领域
本发明涉及计算机技术领域,更具体地说,本发明涉及一种可重构集群的模块化三维构造方法以及相应的可重构集群构造结构。
背景技术
可重构集群是一种基于计算机集群结构的可重构计算系统,其实现方式是在普通集群系统上安装可重构加速模块,如FPGA(Field-Programmable Gate Array,即现场可编程门阵列)加速卡等。
例如,欧洲的EPCC制造的Maxwell可重构计算系统,就是Maxwell以IBM的BladeCenter集群为基础,在其中的每个服务器上通过PCI-X接口安装了Nallatech的H101FPGA加速卡和Alpha Data的ADM-XRC-4FMFPGA加速卡。这种传统集群的构造方法的好处是实现简单;其以普通集群为基础,只需要加装FPGA加速卡就能够实现。
但是,上述传统集群的构造作为可重构计算系统也有明显的缺点。具体地说,由于这种模式是以传统集群为基础,机箱体积庞大,每个机箱中能安装的FPGA加速卡的数量也非常有限。因此,在这样的系统中,可重构加速器的密度很低,由此相应的计算能力也会受到很大的限制。另外,FPGA的功耗比集群的其它部分的功耗要小的多,系统功耗的很大一部分是消耗在集群节点的部分,作为可重构计算系统来说,难以发挥其高能效的特点。
因此,希望能够提供一种高能效的可重构计算系统集群结构构造方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种高能效的可重构集群的模块化三维构造方法。
根据本发明的第一方面,提供了一种可重构集群的模块化三维构造方法包括:第一步骤,用于将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分,从而形成通用处理器节点模块、可重构加速器基板和互连网络支撑底板三个相互支撑的功能模块;第二步骤,用于定义所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板之间的功能接口;第三步骤,用于通过接插件实现所述通用处理器节点模块和所述可重构加速器基板的水平堆叠,形成一个可重构计算节点;第四步骤,用于将所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板上,从而形成一个基于三维构造的可重构集群结构。
优选地,所述通用处理器节点模块的外部接口通过其表面上的两个信号插座实现;而且,所述通用处理器节点模块的接口信号可包括节点电源、网络接口、可重构加速器接口。
优选地,所述可重构加速器基板将外部的电源输入转换为所述通用处理器节点模块所需要的电源。
优选地,所述通用处理器节点模块所引出的网络信号通过所述可重构加速器基板的底部插装接口直接引出,以便与互连网络支撑底板连接;其中,所述可重构加速器基板底部插装接口的信号包括:用于驱动可重构加速模块和通用处理器节点模块的电源信号、从通用处理器节点模块引出的网络信号、从通用处理器节点模块引出的通用处理器节点的外设或调试接口信号、以及可重构加速器基板所需要的控制信号。
优选地,所述互连网络支撑底板上还直接集成了网络交换芯片,所述互连网络支撑底板上的每个插座所引出的网络信号都连接至交换芯片,从而实现了板上互连;并且所述交换芯片还提供与外部网络连接的接口;此外,从所述可重构加速器基板所引出的通用处理器节点的外设或调试信号在所述互连网络支撑底板上通过相应的接插件引出。
根据本发明的第二方面,提供了一种可重构集群构造结构,其包括:通用处理器节点模块、可重构加速器基板和互连网络支撑底板;其中所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板是通过将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分而形成的;其中,定义了所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板之间的功能接口以使其成为相互支撑的功能模块;并且,其中通过接插件实现所述通用处理器节点模块和所述可重构加速器基板的水平堆叠以形成一个可重构计算节点;并且所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板上,从而形成一个基于三维构造的可重构集群结构。
优选地,所述通用处理器节点模块的外部接口通过其表面上的两个信号插座实现;而且,所述通用处理器节点模块的接口信号可包括节点电源、网络接口、可重构加速器接口。
优选地,所述可重构加速器基板将外部的电源输入转换为所述通用处理器节点模块所需要的电源。
优选地,所述通用处理器节点模块所引出的网络信号通过所述可重构加速器基板的底部插装接口直接引出,以便与互连网络支撑底板连接;其中,所述可重构加速器基板底部插装接口的信号包括:用于驱动可重构加速模块和通用处理器节点模块的电源信号、从通用处理器节点模块引出的网络信号、从通用处理器节点模块引出的通用处理器节点的外设或调试接口信号、以及可重构加速器基板所需要的控制信号。
优选地,所述互连网络支撑底板上还直接集成了网络交换芯片,所述互连网络支撑底板上的每个插座所引出的网络信号都连接至交换芯片,从而实现了板上互连;并且所述交换芯片还提供与外部网络连接的接口;此外,从所述可重构加速器基板所引出的通用处理器节点的外设或调试信号在所述互连网络支撑底板上通过相应的接插件引出。
本发明提供了一种可重构集群的模块化功能划分和接口定义的方法,将可重构集群划分为通用处理模块、可重构加速器模块和集群网络交换模块三部分,定义了三者之间的功能接口,在组装时将通用处理模块与可重构加速器模块水平堆叠作为计算节点,再将其垂直插装在网络交换模块之上,实现了可重构集群的三维模块化构造。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据本发明实施例的可重构集群的模块化三维构造方法的流程图。
图2示意性地示出了根据本发明实施例的可重构集群的模块化三维构造方法的示意图。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明实施例提出了一种可重构集群的模块化三维构造方法,其利用模块化三维结构构造可重构集群。
具体地说,图1示意性地示出了根据本发明实施例的可重构集群的模块化三维构造方法的流程图,图2示意性地示出了根据本发明实施例的可重构集群的模块化三维构造方法的示意图。
如图1和图2所示,根据本发明实施例的可重构集群的模块化三维构造方法包括:
第一步骤S1:将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分,从而形成通用处理器节点模块1、可重构加速器基板2和互连网络支撑底板3三个相互支撑的功能模块;
第二步骤S2:定义通用处理器节点模块1、可重构加速器基板2和互连网络支撑底板3三者之间的功能接口;
第三步骤S3:通过接插件实现通用处理器节点模块1和可重构加速器基板2的水平堆叠,形成一个可重构计算节点;
第四步骤S4:将可重构计算节点以垂直插装的方式插装在具有网络交换能力的互连网络支撑底板3(网络交换底板)上,从而形成一个基于三维构造的可重构集群结构。
由此,根据本发明实施例的可重构集群的模块化三维构造方法通过可重构集群节点的水平堆叠和垂直组装,实现了高能效的可重构计算系统集群结构构造方法。
下面分别描述第二步骤S2中的通用处理器节点模块1、可重构加速器基板2和互连网络支撑底板3这三部分的形态、功能及接口定义。
(1)通用处理器节点模块1
传统集群的通用处理器节点体积庞大复杂,功耗也非常大,而对于可重构集群结构来说,通用处理器部分的功能主要是对外提供标准的集群环境以及控制和管理可重构加速器。
因此,可以对通用处理器节点的接口和物理形态针对可重构集群环境进行优化,只保留构建可重构集群所必需的接口;采用高度集成的SOC处理器,将通用处理器节点的主要部分全部集成到一块电路板(通用处理器节点模块1)上。其中,主要部分包括处理器、内存、外存、网络等必要部件。从而,形成一块具有完整通用处理器集群节点功能的通用处理器节点模块1。
优选地,通用处理器节点模块1的外部接口通过其表面上(例如背面)的两个信号插座实现。而且,相应的接口信号可包括以下几部分:节点电源、网络接口、可重构加速器接口、以及其它所需要的外设或调试接口(如USB、串口等)。
(2)可重构加速器基板2
可重构加速器基板2上集成了可重构加速模块,其表面上(例如正面)具有通用处理器节点模块连接接口,能够与通用处理器节点模块1通过水平堆叠的方式相连接,形成一个完整的可重构计算节点。可重构加速器基板2上的可重构加速器就通过这个接口与通用处理器节点模块1相连。
同时,可重构加速器基板2还将外部的电源输入转换为通用处理器节点模块1所需要的电源,还为其提供电源支持。
通用处理器节点模块1所引出的网络信号和其它接口则通过可重构加速器基板2的底部插装接口直接引出,用来与互连网络支撑底板3连接。可重构加速器基板2底部插装接口的信号定义如下:电源(用于驱动可重构加速模块和通用处理器节点模块)、网络(从通用处理器节点模块引出)、通用处理器节点的外设或调试接口(从通用处理器节点模块引出)、以及其它可重构加速器基板所需要的控制信号。换言之,可重构加速器基板2底部插装接口的信号包括:用于驱动可重构加速模块和通用处理器节点模块的电源信号、从通用处理器节点模块引出的网络信号、从通用处理器节点模块引出的通用处理器节点的外设或调试接口信号、以及可重构加速器基板所需要的控制信号。
(3)互连网络支撑底板3
传统的集群系统的互连网络通常是分离的计算节点通过外部的网络交换机连接起来实现的,本发明实施例提出使用互连网络支撑底板来实现网络交换功能,同时为可重构集群的三维构造提供支持。
互连网络支撑底板3(例如以朝向上的定位方式)提供有能够插装可重构加速器基板2的插座,从而为可重构加速器基板2提供电源和其它控制信号。
互连网络支撑底板3上还直接集成了网络交换芯片,每个插座所引出的网络信号都连接在交换芯片,实现了板上互连。同时交换芯片还提供与外部网络连接的接口,能够通过外部交换组成更大的可重构集群系统。此外,从可重构加速器基板2所引出的通用处理器节点的外设或调试信号在互连网络支撑底板3上通过相应的接插件引出,实现相应的连接接口。
可重构集群的模块化三维构造的具体形式如图2所示,通用处理器节点模块通过可重构加速器基板上的接口插座以水平堆叠的方式连接在一起,所有信号通过接插件连接,形成一个完整的可重构加速节点。多个可重构加速节点再通过互连网络支撑底板3提供的插装插座以简直插装的形式插装在互连网络支撑底板3,形成一个完整的多节点可重构集群。多个这样的底板还可以通过外部交换实现互连,形成更大规模的可重构集群。
由此,本发明上述实施例提供了一种可重构集群的模块化功能划分和接口定义的方法,将可重构集群划分为通用处理模块、可重构加速器模块和集群网络交换模块三部分,定义了三者之间的功能接口,在组装时将通用处理模块与可重构加速器模块水平堆叠作为计算节点,再将其垂直插装在网络交换模块之上,实现了可重构集群的三维模块化构造。
根据本发明的另一优选实施例,显然,可提供一种可重构集群构造结构,其包括:通用处理器节点模块1、可重构加速器基板2和互连网络支撑底板3;其中所述通用处理器节点模块1、所述可重构加速器基板2和所述互连网络支撑底板3是通过将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分而形成的。
其中,定义了所述通用处理器节点模块1、所述可重构加速器基板2和所述互连网络支撑底板3之间的功能接口以使其成为相互支撑的功能模块。
并且,其中通过接插件实现所述通用处理器节点模块1和所述可重构加速器基板2的水平堆叠以形成一个可重构计算节点。
并且所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板3上,从而形成一个基于三维构造的可重构集群结构。
其中,通用处理器节点模块1、可重构加速器基板2和互连网络支撑底板3这三部分的形态、功能及接口定义如上所述。
此外,需要说明的是,说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (6)
1.一种可重构集群的模块化三维构造方法,其特征在于包括:
第一步骤:将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分,从而形成通用处理器节点模块、可重构加速器基板和互连网络支撑底板三个相互支撑的功能模块;
第二步骤:定义所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板之间的功能接口;
第三步骤:通过接插件实现所述通用处理器节点模块和所述可重构加速器基板的水平堆叠,形成一个可重构计算节点;
第四步骤:将所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板上,从而形成一个基于三维构造的可重构集群结构;
其中,所述可重构加速器基板将外部的电源输入转换为所述通用处理器节点模块所需要的电源;并且,所述通用处理器节点模块所引出的网络信号通过所述可重构加速器基板的底部插装接口直接引出,以便与互连网络支撑底板连接;
其中,所述互连网络支撑底板上还直接集成了网络交换芯片,所述互连网络支撑底板上的每个插座所引出的网络信号都连接至交换芯片,从而实现了板上互连;并且所述交换芯片还提供与外部网络连接的接口;此外,从所述可重构加速器基板所引出的通用处理器节点的外设或调试信号在所述互连网络支撑底板上通过相应的接插件引出。
2.根据权利要求1所述的可重构集群的模块化三维构造方法,其特征在于,所述通用处理器节点模块的外部接口通过其表面上的两个信号插座实现。
3.根据权利要求1或2所述的可重构集群的模块化三维构造方法,其特征在于,所述可重构加速器基板底部插装接口的信号包括:用于驱动可重构加速模块和通用处理器节点模块的电源信号、从通用处理器节点模块引出的网络信号、从通用处理器节点模块引出的通用处理器节点的外设或调试接口信号、以及可重构加速器基板所需要的控制信号。
4.一种可重构集群构造结构,其特征在于包括:通用处理器节点模块、可重构加速器基板和互连网络支撑底板;其中所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板是通过将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分而形成的;其中,定义了所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板之间的功能接口以使其成为相互支撑的功能模块;并且,其中通过接插件实现所述通用处理器节点模块和所述可重构加速器基板的水平堆叠以形成一个可重构计算节点;并且所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板上,从而形成一个基于三维构造的可重构集群结构;
其中,所述可重构加速器基板将外部的电源输入转换为所述通用处理器节点模块所需要的电源;并且,所述通用处理器节点模块所引出的网络信号通过所述可重构加速器基板的底部插装接口直接引出,以便与互连网络支撑底板连接;
其中,所述互连网络支撑底板上还直接集成了网络交换芯片,所述互连网络支撑底板上的每个插座所引出的网络信号都连接至交换芯片,从而实现了板上互连;并且所述交换芯片还提供与外部网络连接的接口;此外,从所述可重构加速器基板所引出的通用处理器节点的外设或调试信号在所述互连网络支撑底板上通过相应的接插件引出。
5.根据权利要求4所述的可重构集群构造结构,其特征在于,所述通用处理器节点模块的外部接口通过其表面上的两个信号插座实现。
6.根据权利要求4或5所述的可重构集群构造结构,其特征在于,所述可重构加速器基板底部插装接口的信号包括:用于驱动可重构加速模块和通用处理器节点模块的电源信号、从通用处理器节点模块引出的网络信号、从通用处理器节点模块引出的通用处理器节点的外设或调试接口信号、以及可重构加速器基板所需要的控制信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210370445.XA CN102902656B (zh) | 2012-09-28 | 2012-09-28 | 可重构集群的模块化三维构造方法和可重构集群构造结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210370445.XA CN102902656B (zh) | 2012-09-28 | 2012-09-28 | 可重构集群的模块化三维构造方法和可重构集群构造结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102902656A CN102902656A (zh) | 2013-01-30 |
CN102902656B true CN102902656B (zh) | 2015-05-20 |
Family
ID=47574896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210370445.XA Active CN102902656B (zh) | 2012-09-28 | 2012-09-28 | 可重构集群的模块化三维构造方法和可重构集群构造结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102902656B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6920545B2 (en) * | 2002-01-17 | 2005-07-19 | Raytheon Company | Reconfigurable processor with alternately interconnected arithmetic and memory nodes of crossbar switched cluster |
CN101364214A (zh) * | 2007-08-08 | 2009-02-11 | 顾士平 | 动态可重构指令计算机处理器及实现方法 |
CN101630305A (zh) * | 2008-07-16 | 2010-01-20 | 中国人民解放军信息工程大学 | 高效能计算机中可重构部件的柔性管理方法 |
-
2012
- 2012-09-28 CN CN201210370445.XA patent/CN102902656B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6920545B2 (en) * | 2002-01-17 | 2005-07-19 | Raytheon Company | Reconfigurable processor with alternately interconnected arithmetic and memory nodes of crossbar switched cluster |
CN101364214A (zh) * | 2007-08-08 | 2009-02-11 | 顾士平 | 动态可重构指令计算机处理器及实现方法 |
CN101630305A (zh) * | 2008-07-16 | 2010-01-20 | 中国人民解放军信息工程大学 | 高效能计算机中可重构部件的柔性管理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102902656A (zh) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Durand et al. | Euroserver: Energy efficient node for european micro-servers | |
CN103677916A (zh) | 一种基于fpga的在线重配置系统及方法 | |
CN104750185A (zh) | 用于提供灵活性和/或可扩展性的计算机架构 | |
US8140297B2 (en) | Three dimensional chip fabrication | |
CN109242754A (zh) | 一种基于OpenVPX平台的多GPU高性能处理系统 | |
CN201435024Y (zh) | 多总线计算机系统 | |
CN102625480A (zh) | 一种基于中高速传感器网络的开发平台 | |
US8255853B2 (en) | Circuit emulation systems and methods | |
CN101650701B (zh) | 并行总线到RapidIO高速串行总线的转换装置 | |
CN103346982A (zh) | 星形结构RapidIO互连系统及其交换机配置方法 | |
US20180294814A1 (en) | Data processing device and control method therefor | |
CN104360982A (zh) | 一种基于可重构芯片技术的主机系统目录结构实现方法和系统 | |
CN109033009A (zh) | 一种支持通用和机柜型服务器的电路板及系统 | |
US11138146B2 (en) | Hyperscale architecture | |
CN107273621B (zh) | 一种fpga应用电路的可移植方法 | |
CN103347098A (zh) | RapidIO总线互联系统的网络枚举方法 | |
CN102902656B (zh) | 可重构集群的模块化三维构造方法和可重构集群构造结构 | |
CN112214446A (zh) | 板级RapidIO网络管理电路及网络管理方法 | |
CN108183872B (zh) | 交换机系统及其构建方法 | |
CN203720584U (zh) | 一种基于ARM处理器的微型COM Express处理器模块 | |
CN101783933A (zh) | 一种模块化视频矩阵切换器及其制作方法 | |
CN206451069U (zh) | 基于fpga的多通道高速信号转接卡 | |
CN202563386U (zh) | 一种双路服务器的主板设计 | |
CN103677152A (zh) | 存储服务器及其机架系统 | |
CN210270654U (zh) | 系统电路板、电子设备及服务器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |