CN206451069U - 基于fpga的多通道高速信号转接卡 - Google Patents
基于fpga的多通道高速信号转接卡 Download PDFInfo
- Publication number
- CN206451069U CN206451069U CN201720146104.2U CN201720146104U CN206451069U CN 206451069 U CN206451069 U CN 206451069U CN 201720146104 U CN201720146104 U CN 201720146104U CN 206451069 U CN206451069 U CN 206451069U
- Authority
- CN
- China
- Prior art keywords
- connectors
- fpga
- timer
- electrical level
- zqsfp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013078 crystal Substances 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
本实用新型涉及多路服务器信号连接技术领域，特别是一种基于FPGA的多通道高速信号转接卡。本实用新型提供一种基于FPGA的多通道高速信号转接卡，实现服务器Q板与S2C FPGA VU440验证板之间信号的转换连接，并且实现多个验证板之间的互联。为了达到上述目的，本实用新型是通过以下技术方案实现的：一种基于FPGA的多通道高速信号转接卡，包括电路板、多个zQSFP+连接器、多个GT连接器和多个电平转换芯片，所述zQSFP+连接器、GT连接器和电平转换芯片均固定设置在电路板上，所述每个zQSFP+连接器均连接有一个电平转换芯片，电平转换芯片的另一端连接至GT连接器，每个GT连接器均与两个电平转换芯片连接。
Description
技术领域
本实用新型涉及多路服务器信号连接技术领域，特别是一种基于FPGA的多通道高速信号转接卡。
背景技术
浪潮公司自主研发的CC芯片的作用是基于FPGA实现CC芯片对服务器多路CPU QPIbus的强大连接功能，CC芯片自身FPGA的逻辑功能需要反复进行测试验证才能应用于服务器，而S2C FPGA VU440验证板为CC芯片提供了验证测试平台。
随着多路服务器的不断研发和广泛应用，对实现多路CPU互联功能的CC芯片的逻辑功能要求也就越来越高。CC芯片的逻辑功能需要一个实验平台进行反复的验证，而CC芯片与实验平台之间就需要一个转接子卡实现对多路信号的电平转换控制和连接。
发明内容
鉴于此，本实用新型提供一种基于FPGA的多通道高速信号转接卡，实现服务器Q板与S2C FPGA VU440验证板之间信号的转换连接，并且实现多个验证板之间的互联。
为了达到上述目的，本实用新型是通过以下技术方案实现的：
一种基于FPGA的多通道高速信号转接卡，包括电路板、多个zQSFP+连接器、多个GT连接器和多个电平转换芯片，所述zQSFP+连接器、GT连接器和电平转换芯片均固定设置在电路板上，所述每个zQSFP+连接器均连接有一个电平转换芯片，电平转换芯片的另一端连接至GT连接器，每个GT连接器均与两个电平转换芯片连接。
优选地，所述zQSFP+连接器和电平转换芯片的数量为4个，GT连接器数量为2个。
优选地，所述GT连接器为8路GT连接器。
进一步地，所述电路板上还设置有多个计时器，计时器连接至GT连接器，计时器有多种规格，每个GT连接器至少与两种规格的计时器连接。
优选地，所述计时器有100MHz和156.25MHz两种频率规格。
优选地，所述计时器的数量为4个，包括两个100MHz的计时器和两个156.25MHz的计时器，每个GT连接器分别连接一个100MHz的计时器和一个156.25MHz的计时器。
优选地，所述计时器为晶体振荡器。
进一步地，所述zQSFP+连接器的控制信号输出端通过电平转换芯片连接至GT连接器的I/O接口。
本实用新型的有益效果是：
1.本实用新型提供一种基于FPGA的多通道高速信号转接卡，包括电路板、多个zQSFP+连接器、多个GT连接器和多个电平转换芯片，每个zQSFP+连接器均连接有一个电平转换芯片，电平转换芯片的另一端连接至GT连接器，每个GT连接器均与两个电平转换芯片连接，zQSFP+连接器连接服务器Q板，GT连接器连接S2C FPGA VU440验证板，两种连接器之间通过收发器完成路数的转接，实现服务器Q板与S2C FPGA VU440验证板之间信号的转换连接，起到信号桥路的作用；同时，因为存在多个GT连接器，还可以实现多个验证板之间的互联；
2.本实用新型的电路板上还设置有不同规格的计时器，提供给转接卡不同频次的时钟，进而可以实现S2C FPGA VU440验证板的多种时钟选择切换能力。
附图说明
图1为本实用新型总体结构正视结构示意图；
图2为本实用新型总体结构俯视结构示意图；
图3为本实用新型总体结构仰视结构示意图；
图4为本实用新型总体结构设计框图。
具体实施方式
为了便于理解，对本实用新型中出现的部分名词作以下解释说明：
服务器Q板指CPU计算板和QPI的接口板，QPI即QuickPath Interconnect，译为快速通道互联，亦叫做CSI，即Common System Interface公共系统界面，用来实现芯片之间的直接互联。
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
依照以下的附图详细说明关于本实用新型的示例性实施例。
图中序号所代表的含义为：1-电路板，2-第一zQSFP+连接器，3-第二zQSFP+连接器，4-第三zQSFP+连接器，5-第四zQSFP+连接器，6-第一GT连接器，7-第二GT连接器，8-第一电平转换芯片，9-第二电平转换芯片，10-第三电平转换芯片，11-第四电平转换芯片，12-第一计时器，13-第二计时器，14-第三计时器，15-第四计时器。
以下结合具体情况说明本实用新型的示例性实施例：
本实用新型提供一种基于FPGA的多通道高速信号转接卡，包括电路板1、多个zQSFP+连接器、多个GT连接器和多个电平转换芯片，所述zQSFP+连接器、GT连接器和电平转换芯片均固定设置在电路板1上，所述每个zQSFP+连接器均连接有一个电平转换芯片，电平转换芯片的另一端连接至GT连接器，每个GT连接器均与两个电平转换芯片连接。
请参考图1、图2、图3和图4，本发明实施例提供一种基于FPGA的多通道高速信号转接卡，包括电路板、多个zQSFP+连接器、多个GT连接器和多个电平转换芯片，所述zQSFP+连接器、GT连接器和电平转换芯片均固定设置在电路板上，所述每个zQSFP+连接器均连接有一个电平转换芯片，电平转换芯片的另一端连接至GT连接器，每个GT连接器均与两个电平转换芯片连接。
优选地，所述zQSFP+连接器和电平转换芯片的数量为4个，zQSFP+连接器包括第一zQSFP+连接器2、第二zQSFP+连接器3、第三zQSFP+连接器4和第四zQSFP+连接器5，电平转换芯片器包括第一电平转换芯片8、第二电平转换芯片9、第三电平转换芯片10和第四电平转换芯片11，GT连接器数量为2个，包括第一GT连接器6和第二GT连接器7。
优选地，所述GT连接器为8路GT连接器。
进一步地，所述电路板上还设置有多个计时器，计时器连接至GT连接器，计时器有多种规格，每个GT连接器至少与两种规格的计时器连接。
优选地，所述计时器有100MHz和156.25MHz两种频率规格。
优选地，所述计时器的数量为4个，其中第一计时器12和第三计时器14为100MHz的计时器，第二计时器13和第四计时器15为156.25MHz的计时器，每个GT连接器分别连接一个100MHz的计时器和一个156.25MHz的计时器。
本实用新型在使用时，将zQSFP+连接器连接服务器Q板，GT连接器连接S2C FPGAVU440验证板，两种连接器之间通过收发器完成路数的转接，实现服务器Q板与S2C FPGAVU440验证板之间信号的转换连接，例如每个zQSFP+ 连接器与服务器Q板的4路GTH 收发器相连接，将所有16lane GTH 高速信号通过2个X8 GT连接器发送到S2C FPGA VU440验证板的FPGA。
作为一种实施方式，电平转换芯片可采用TXS0108电平转换芯片，所有zQSFP+连接器的控制信号通过TXS0108电平转换芯片经由GT连接器的I/O接口连接到S2C FPGA VU440验证板的IO管脚；本实用新型所用电源为3.3V电源，由S2C FPGA VU440验证板通过GT连接器提供。
在本实施例中，4个zQSFP+连接器分别连接至GT连接器，具体线路如下：
线路一：第一zQSFP+连接器2、第一电平转换芯片8、第一GT连接器6依次连接；
线路二：第二zQSFP+连接器3、第二电平转换芯片9、第一GT连接器6依次连接；
线路三：第三zQSFP+连接器4、第三电平转换芯片10、第二GT连接器7依次连接；
线路四：第四zQSFP+连接器5、第四电平转换芯片11、第二GT连接器7依次连接。
作为一种可行实施方式，4个zQSFP+连接器、4个电平转换芯片和2个GT连接器之间可以通过排列组合方式形成多种连接方式，以便满足不同连接需求，不再作图赘述。
在本实施例中，4个计时器连接至两个GT连接器，具体线路如下：
线路五：第一计时器12连接至第一GT连接器6；
线路六：第二计时器13连接至第一GT连接器6；
线路七：第三计时器14连接至第二GT连接器7；
线路八：第四计时器15连接至第二GT连接器7。
作为一种可行实施方式，在每个GT连接器连接两种规格的计时器前提下，4个计时器与2个GT连接器之间可以通过排列组合方式形成多种连接方式，以便满足不同的需求，不再作图赘述。
请参考图4，图4为本实用新型总体结构设计框图；在图4中，计时器为晶体振荡器，图中各个符号或单词含义如下：zQSFP+ Connector即zQSFP+连接器，GT Connector即GT连接器，4xGTH即4lane GTH 高速信号，Oscillator 100MHz即100MHz的晶体振荡器，Oscillator 156.25MHz即156.25MHz的晶体振荡器。
以上所述仅为本实用新型示意性的具体实施方式，并非用以限定本实用新型的范围，任何本领域的技术人员在不脱离本实用新型构思和原则的前提下所做出的等同变化与修改，均应属于本实用新型保护的范围。
Claims (8)
1.一种基于FPGA的多通道高速信号转接卡，包括电路板、多个zQSFP+连接器、多个GT连接器和多个电平转换芯片，其特征在于，所述zQSFP+连接器、GT连接器和电平转换芯片均固定设置在电路板上，所述每个zQSFP+连接器均连接有一个电平转换芯片，电平转换芯片的另一端连接至GT连接器，每个GT连接器均与两个电平转换芯片连接。
2.根据权利要求1所述的基于FPGA的多通道高速信号转接卡，其特征在于，所述zQSFP+连接器和电平转换芯片的数量为4个，GT连接器数量为2个。
3.根据权利要求1所述的基于FPGA的多通道高速信号转接卡，其特征在于，所述GT连接器为8路GT连接器。
4.根据权利要求1至3任一所述的基于FPGA的多通道高速信号转接卡，其特征在于，所述电路板上还设置有多个计时器，计时器连接至GT连接器，计时器有多种规格，每个GT连接器至少与两种规格的计时器连接。
5.根据权利要求4所述的基于FPGA的多通道高速信号转接卡，其特征在于，所述计时器有100MHz和156.25MHz两种频率规格。
6.根据权利要求5所述的基于FPGA的多通道高速信号转接卡，其特征在于，所述计时器的数量为4个，包括两个100MHz的计时器和两个156.25MHz的计时器，每个GT连接器分别连接一个100MHz的计时器和一个156.25MHz的计时器。
7.根据权利要求4所述的基于FPGA的多通道高速信号转接卡，其特征在于，所述计时器为晶体振荡器。
8.根据权利要求1所述的基于FPGA的多通道高速信号转接卡，其特征在于，所述zQSFP+连接器的控制信号输出端通过电平转换芯片连接至GT连接器的I/O接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720146104.2U CN206451069U (zh) | 2017-02-18 | 2017-02-18 | 基于fpga的多通道高速信号转接卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720146104.2U CN206451069U (zh) | 2017-02-18 | 2017-02-18 | 基于fpga的多通道高速信号转接卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206451069U true CN206451069U (zh) | 2017-08-29 |
Family
ID=59665856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720146104.2U Expired - Fee Related CN206451069U (zh) | 2017-02-18 | 2017-02-18 | 基于fpga的多通道高速信号转接卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206451069U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109190276A (zh) * | 2018-09-14 | 2019-01-11 | 天津市滨海新区信息技术创新中心 | Fpga原型验证系统 |
| CN111290289A (zh) * | 2018-12-10 | 2020-06-16 | 中国科学院沈阳自动化研究所 | 一种发动机硬件在回路仿真系统 |
-
2017
- 2017-02-18 CN CN201720146104.2U patent/CN206451069U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109190276A (zh) * | 2018-09-14 | 2019-01-11 | 天津市滨海新区信息技术创新中心 | Fpga原型验证系统 |
| CN111290289A (zh) * | 2018-12-10 | 2020-06-16 | 中国科学院沈阳自动化研究所 | 一种发动机硬件在回路仿真系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104865457B (zh) | 一种通用检测板卡 | |
| CN112817897B (zh) | 互联裸芯与dsp/fpga的通信方法及其通信系统 | |
| CN102402474B (zh) | 可编程逻辑器件原型验证装置 | |
| CN206451069U (zh) | 基于fpga的多通道高速信号转接卡 | |
| US8255853B2 (en) | Circuit emulation systems and methods | |
| CN205844977U (zh) | 一种基于飞腾1500a处理器的计算机控制主板及计算机 | |
| CN203133691U (zh) | 一种基于cpci架构的服务器计算节点 | |
| CN109407574B (zh) | 一种多总线可选择输出控制装置及其方法 | |
| CN101894055A (zh) | 一种具有冗余功能的刀片主板接口的实现方法 | |
| CN106649162A (zh) | 一种Pci‑Express多端口聚合系统及其使用方法 | |
| CN106933165A (zh) | 一种多路开关量输入输出的方法以及设备 | |
| CN206451068U (zh) | 基于fpga的单通道高速信号转接卡 | |
| CN209281378U (zh) | 芯片调试设备 | |
| CN204406394U (zh) | Usb和adc接口复用电路 | |
| CN206312133U (zh) | 一种Pci‑Express多端口聚合系统 | |
| CN103198044B (zh) | 一种pci双冗余can总线卡 | |
| CN113033134A (zh) | 多业务板间触发信号同步系统、同步方法及半导体测试设备 | |
| CN220367596U (zh) | 一种jtag菊花链拓扑结构和jtag调试系统 | |
| CN219915834U (zh) | 测试芯片 | |
| CN204650202U (zh) | 一种利用cpld实现端口扩展的单片机控制系统 | |
| CN203102275U (zh) | 一种pci双冗余can总线卡 | |
| CN205247380U (zh) | 一种基于串行数据传输的背板 | |
| CN202917072U (zh) | 一种嵌入式系统 | |
| CN110022255A (zh) | 基于混合通讯网络数据交换的模块化泛在电力物联网平台 | |
| CN217008204U (zh) | 基于龙芯双系统平台的主控板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170829 Termination date: 20190218 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |