CN104750185A - 用于提供灵活性和/或可扩展性的计算机架构 - Google Patents

Abstract

装置、系统、和/或方法可包括外围部件快速互连(PCIe)链路以直接耦合插槽与网络结构。插槽可由表面定义和/或可容纳硬件模块。可利用机架单元实现，例如一机架单元(1U)实现、四机架单元(4U)实现等。当硬件模块越过PCIe链路进行通信时网络结构可被利用，当硬件模块越过额外的PCIe链路等进行通信时网络结构可被绕过。PCIe链路可包括直接连接点对点PCIe链路、双星PCIe链路等。此外，可在机架规模架构中利用PCIe链路。

Description

用于提供灵活性和/或可扩展性的计算机架构

背景技术

实施例通常涉及计算机架构。更具体地，实施例涉及包括将可容纳硬件模块的插槽与一个或多个其它插槽、与网络结构等或其组合直接耦合的外围部件快速互连(PCIe)链路的计算机架构。计算机架构可包括机架规模架构。

常规计算机架构可包括专有和/或单独特制盒，其可能在功能上是不可变更的，可能是不可扩展的，可能是销售方特定的，可能增加成本，可能浪费空间，等等。此外，常规架构可包括特制机架顶(TOR)交换机来实现工作流。而且，常规架构可包括电缆(例如光纤、铜等)以耦合单独特制盒与TOR交换机，这可能增加成本，限制带宽，增加复杂性，等等。因此，例如，数据中心和/或服务提供者可能由链路的带宽(例如10Gbps)、由使多个固定功能互连的单独覆盖、由现有部署、由现有空间、由成本等或其组合限制。

附图说明

通过阅读下面的说明书和所附权利要求并通过参考下面的附图，实施例的各种优点将对本领域中的技术人员变得明显，其中：

图1A到1E是根据实施例的示例机架规模模块化架构的方框图；

图2A和2B是根据实施例的示例背板配置的透视图；

图3A到3D是根据实施例的示例硬件模块的透视图；

图4A到4C是根据实施例的示例一机架单元实现的透视图；

图5A到5B是根据实施例的示例二机架单元实现的透视图；

图6是根据实施例的利用PCIe链路的方法的示例的流程图；

图7是根据实施例的逻辑架构的示例的方框图；

图8是根据实施例的处理器的示例的方框图；以及

图9是根据实施例的系统的示例的方框图。

具体实施方式

图1A到1D是根据实施例的示例机架规模模块化架构的方框图。图1A示出包括规定插槽14(14a-14h)以容纳硬件模块的表面12(12a-12h)的机架规模模块化架构10。硬件模块可包括任何类型的功能，例如计算功能、存储功能、安全功能等或其组合。因此，硬件模块可包括处理器模块、存储模块、安全模块、联网模块、交换机模块、微服务器模块、外围部件快速互联(PCIe)模块、图形模块、通用I/O卡等或其组合。应理解，可利用任何类型的串行链路，且为了例证目的描述了PCIe(例如外围部件互连/PCIExpress规范3.0、PCI特别兴趣小组)。

架构10包括直接耦合每个插槽14(14a-14h)与网络结构18的PCIe链路16(16a-16h)(例如PCIe结构)。网络结构18的核心可以按期望被定制和/或被区别。在一个实例中，网络结构18的核心是以太网，且网络结构18是以太网交换机。网络结构18的核心也可包括对工作流的固有支持，例如网络功能虚拟化(NFV)、开放流(OF)、软件定义联网(SDN)等或其组合。因此，包括PCIe结构和网络结构的混合结构可合并元件(例如计算、存储、安全等)以通过提供例如灵活地适应部件和/或元件(例如可移除的硬件模块、网络结构、网络安全芯片等)的基于背板的设计来有效地消除对器件(例如特制机架顶(TOR)交换机)、铺设电缆(例如铜、光纤等)等的需要。

特别地，利用PCIe链路16(16a-16h)和/或网络结构18可固有地允许在每个插槽14(14a-14h)之间的通信，而不需要对软件的变化。在一个示例中，相应的硬件模块(例如处理器模块)可容纳在插槽14a处，且相应的硬件模块(例如处理器模块)可容纳在插槽14b处，其中当相应的硬件模块越过PCIe链路16a、16b与彼此固有地通信时，网络结构18被利用，而不需要对软件的改变。在另一示例中，相应的硬件模块(例如处理器模块)可容纳在插槽14a处，且相应的硬件模块(例如处理器模块)可容纳在插槽14e处，其中当相应的硬件模块越过直接耦合插槽14a、14e与例如桥22的额外的PCIe链路20(20a-20b)与彼此固有地通信时，网络结构18被绕过。桥可以按期望被定制和/或被区别。在一个示例中，桥可包括到以太网桥的PCIe。虽然单独的桥可位于插槽14的任两个之间用于直接通信，桥22可由任一插槽14利用以绕过结构18且彼此直接通信。

架构10包括额外的PCIe链路24(24a-24c)。额外的PCIe链路24(24a-24c)直接耦合可容纳处理器模块的插槽14a与可容纳输入/输出(I/O)模块例如存储模块的插槽14b-14d。在一个示例中，存储模块可包括固态驱动器(SSD)模块。因此，当硬件模块(例如处理器模块)和I/O模块(例如SSD模块)越过PCIe链路24(24a-24c)与彼此通信时，网络结构18被绕过。此外，架构10包括直接耦合插槽14e(例如容纳处理器模块)与插槽14f-14h(例如容纳I/O模块)的额外的PCIe链路26(26a-26c)，其中当硬件模块(例如处理器模块)和I/O模块(例如SSD模块)越过PCIe链路26(26a-26c)与彼此通信时，网络结构18被绕过。

架构10包括使四个插槽14(14a-14d和14e-14h)彼此直接耦合的双星(或全网状)PCIe链路。在图1A的所示示例中，使插槽14a-14d彼此直接耦合的双星PCIe链路包括分别直接耦合插槽14a与插槽14b-14d的PCIe链路24a-24c以及分别直接耦合插槽14b与插槽14c、14d的PCIe链路24d、24e，和直接耦合插槽14c与14d的PCIe链路24f。此外，使插槽14e-14h彼此直接耦合的双星PCIe链路包括分别直接耦合插槽14e与插槽14b-14d的PCIe链路26a-26c以及分别直接耦合插槽14e与插槽14f、14g的PCIe链路26d、26e，和直接耦合插槽14g与14h的PCIe链路26f。因此，在子区段(例如双机架单元子区段)中的任何插槽14可提供利用相应的双星PCIe链路的直接通信。因此，当硬件模块越过双星PCIe链路进行通信时，网络结构18可被绕过。

架构10包括额外的PCIe链路28(28a-28b)。额外的PCIe链路28(28a-28b)直接耦合插槽14a、14e与后面板输入/输出(I/O)30。在一个示例中，后面板I/O 30包括端口，例如介质相关接口(MDI)端口(例如上行端口)、MDI交叉(MDIX)端口等。后面板I/O可包括例如小型可插拨(SFP)连接器、四通道SFP(QSFP)连接器等或其组合。因此，当硬件模块(例如处理器模块)利用额外的PCIe链路28越过后面板I/O 30进行通信时，网络结构18被绕过。

虽然在图1A中示出了从插槽14a、14e到后面板I/O 30的直接连接点对点PCIe链路，后面板I/O 30可与任一插槽14(14a-14h)直接连接。在一个示例中，每个插槽14a-14h容纳相应的处理器模块，并分别经由PCIe链路28a-28h与I/O 30直接耦合。此外，结构18可与后面板I/O 30直接连接和/或可在插槽14(14a-14h)经由例如PCIe链路16(16a-16h)越过后面板I/O 30进行通信时被利用。

可扩展的结构(例如可扩展的PCIe结构、可扩展的混合结构)和/或可扩展的机架规模架构可用于定制和/或区别。例如，机架单元(U)可包括工业标准的测量，例如19英寸机架规范、23英寸机架规范、开放机架规范、开放计算项目(OCP)规范等。在一个示例中，底盘可包括标准尺寸以安置在标准框架例如19英寸机架中，其中底盘的宽度可以多达大约19英寸，底盘的高度可以以大约1.75英寸的间隔(1U、2U、3U、4U…nU，其中n对于常规工业标准可以是42)改变，且底盘的长度可多达大约37英寸。

因此例如一机架单元(1U)实现A包括两个插槽14a、14b以容纳不能超过大约1.75英寸的高度的相应硬件模块，二机架单元(2U)实现B包括四个插槽14a-14d以容纳不能超过大约3.5英寸的高度的相应硬件模块，以及四机架单元(4U)实现C包括八个插槽14a-14h以容纳不能超过大约7.0英寸的高度的相应硬件模块。在另一示例中，1U开放机架实现基于OCP规范可包括可以不超过大约1.75英寸的高度的水平对齐的三个模块。在另一示例中，可独立于工业标准来利用机架单元实现、模块和/或底盘。此外，应理解，单元实现可用于非机架实现，例如用于未安装在机架上的服务器、用于移动计算机平台等的一个或多个插槽。

可扩展的结构和/或可扩展的机架规模架构可用于提供灵活的功能。例如，用户可基于需要(例如当前需要、未来需要、确切的需要等)来组装系统。此外，现有的机架可能不需要被移除和/或购买、电缆可能不需要被购买和/或走线等或其组合。而且，空间可被节省以提供灵活的功能。此外，带宽可以是可扩展的。例如，在PCIe 3.0处，PCIe链路可在两个方向上提供每秒大约8吉比特(Gbps)，有每插槽(例如每模块)额外的3个链路的可能性以在可扩展的结构中提供可扩展的带宽。

架构10可包括用户特定输入/输出(I/O)以提供用户定义功能。在一个示例中，用户可在背板处布置包括特定I/O的元件(例如芯片组)以例如减小处理器模块的相对尺寸。用户可在背板处布置存储设备(例如硬盘驱动器)以例如利用处理器模块来越过PCIe链路、网络结构等或其组合引导启动架构10。用户可利用可弹出式驱动器，其当被插入时可利用PCIe链路、网络结构等或其组合。

架构10也可包括管理元件以提供管理功能。例如，用户可将管理元件布置在背板处，例如热管理元件、功率管理元件等或其组合。用户可布置错误/故障元件例如模块错误/故障元件、链路错误/故障元件、交换机错误/故障元件、桥错误/故障元件、端口错误/故障元件等或其组合。用户可布置元件以配置逻辑、禁用/启用部件等或其组合。因此，管理元件可利用PCIe链路、网络结构等或其组合。

架构10的任何部分可被灵活地配置。例如，图1B示出包括规定插槽14(14a-14h)以容纳硬件部件的表面12(12a-12h)的机架规模模块化架构32和直接耦合每个插槽14(14a-14h)与网络结构18的PCIe链路16(16a-16h)(例如PCIe结构)。架构32还包括分别直接耦合插槽14a、14e与后面板I/O 30a、30b的额外PCIe链路28a、28b。架构32可以是例如包括容纳在每个插槽14a-14h处的处理器模块的计算服务器。在图1B所示的示例中，当处理器模块越过PCIe链路16(16a-16b)进行通信时，网络结构18可被利用，和/或当处理器模块越过额外的PCIe链路28a、28b进行通信时，网络结构18可被绕过。此外，非透明桥(NTB)可布置在两个插槽之间以便于通信并避免在协议(例如PCIe协议)中的冲突。非透明桥可以与处理器成一整体，与结构卡成一整体等或其组合。

图1C示出包括规定插槽14(14a-14h)以容纳硬件模块的表面12(12a-12h)的机架规模模块化架构34，和直接耦合插槽14a与插槽14e的PCIe链路20。PCIe链路20可经由桥直接耦合插槽14a、14e。因此例如，插槽14a-14b可以在4U实现的第一层处，且插槽14e-14h可以在4U实现的第二层处，其中在插槽14a和插槽14e之间的桥可被实现以越过两层而耦合插槽14a-14d中的任何一个与插槽14e-14h中的任何一个。在另一示例中，可在任何插槽14a-14h之间利用单独的桥。

架构34还包括使插槽14a-14d彼此直接耦合的额外PCIe链路24以及使插槽14e-14h彼此直接耦合的额外PCIe链路26。可在任何配置中利用额外的PCIe链路24、26，例如在插槽12a和插槽12b-12d之间的一组直接连接点对点链路和在插槽12e和插槽12f-12h之间的一组直接连接点对点链路、在插槽12a-12d之间的双星PCIe链路和在插槽12e-12f之间的双星PCIe链路等或其组合。此外，架构34包括分别直接耦合插槽14a、14e与后面板I/O 30a、30b的额外的PCIe链路28(28a-28b)。因此，网络结构18可被禁用、排除、从板上拆卸等或其组合。特别地，系统的相对成本可减小，因为网络结构被硬件模块用于通信、利用等或其组合来说是不需要的。

架构34可作为存储服务器被利用，存储器服务器包括：容纳在插槽14a,14e处的经由PCIe链路20彼此通信的相应处理器模块、利用PCIe链路24与容纳在插槽14a处的处理器模块通信的容纳在插槽14b-14d处的相应存储模块(例如SSD模块)、以及利用PCIe链路26与容纳在插槽14e处的处理器模块通信的容纳在插槽14f-14h处的相应存储模块(例如SSD模块)。此外，可提供混合和匹配功能。因此，例如架构34可通过移除在插槽14b-14d和14f-14h处的存储模块(例如SSD模块)并将前端无线电模块插在插槽14b-14d和14f-14h处来容易从存储服务器改变到无线电网络控制器(RNC)基站。在另一示例中，也可通过启用/禁用链路、端口、卡等或其组合来实现修改。用户也从板上拆卸网络结构18以在实现包括存储服务器时节省成本，并容易按需要拆卸架构34以安装PCIe结构、网络结构、元件、模块等或其组合。

图1D示出包括规定插槽14(14a-14d)以容纳硬件模块的表面12(12a-12d)的机架规模模块化架构36和额外的PCIe链路24(24b、24e)，其中PCIe链路24b直接耦合插槽14a与插槽14c，且PCIe链路24e直接耦合插槽14b与插槽14d。插槽14c、14d可容纳相同的模块，例如包括网络结构(例如以太网交换机)的单个双宽开放流(OF)/SDN交换机模块。应理解，可容纳较大的模块，例如用于开放机架实现的三宽OF/SDN交换机模块。因此，架构36可包括TOR交换机，其中容纳在插槽14a、14b处的相应处理器模块分别利用PCIe链路24b、24e与容纳在插槽14c、14d处的双宽开放OF/SDN交换机模块通信。特别地，可能不需要额外的电线，和/或可从同一硬件模块和/或底盘实现TOR交换机。此外，可实现常规TOR交换机。

图1E示出包括规定插槽14(14a-14b)以容纳硬件模块的表面12(12a-12b)的机架规模模块化架构38和额外的PCIe链路24a以直接耦合插槽14a与插槽14b。在一个示例中，PCIe链路24可包括直接耦合插槽14a与插槽14b的多于一个PCIe链路(例如六个)。在图1E的所示示例中，网络结构18和后面板I/O 30可从板上被拆卸。因此，架构38可包括安全功能，其中容纳在插槽14a处的处理器模块经由PCIe链路24a与容纳在插槽14b处的网络安全模块通信。

相应地，可提供灵活的、可互操作的、和/或可扩展的计算机架构。在另一示例中，插槽14a可容纳处理器模块，且在例如4U实现中的七个其余模块14b-14h中的每个可容纳I/O模块，例如SSD模块。此外，插槽14a-14h可容纳相应的I/O模块(例如SSD模块)以在例如4U实现中提供存储功能(例如存储服务器)，其中到与插槽14a-14h之一成整体和/或耦合的PCIe转换器(例如以太网到PCIe转换)的相对高速的互连可提供在存储服务器和另一设备之间的通信。

现在转到图2A和2B，示出了根据实施例的示例背板配置。图2A示出包括动态功能背板240的背板配置202。背板240包括模块接口242(242a-242b)以提供用于上面描述的1U实现A(图1A)的PCIe结构的PCIe链路。背板240还包括网络结构244，例如上面描述的网络结构18(图1A)。因此，硬件模块(例如处理器模块)可容纳在插槽0处，且硬件模块(例如I/O模块)可容纳在插槽1处，其中当硬件模块越过直接耦合插槽0与插槽1的PCIe结构的点对点PCIe链路进行通信时，网络结构244可被绕过。此外，当容纳在插槽0处的硬件模块(例如处理器模块)与容纳在插槽1处的硬件模块(例如处理器模块)越过直接耦合插槽0和插槽1与网络结构244的PCIe结构的相应PCIe链路进行通信时，网络结构244可被利用。

背板240包括功率接口246例如+12V DC接口以向硬件模块、向背板的元件等或其组合提供功率。此外，背板240包括存储元件248(248a-248b)例如微串行高级技术附件固态驱动器(mSATA SSD)。因此，可使用mSATASSD 248a来引导启动容纳在插槽0处的硬件模块，而可使用mSATA SSD248b来引导启动容纳在插槽1处的硬件模块。背板240还包括协议控制器251(251a-251e)，例如可布置在PCIe结构和网络结构244和/或底板I/O 252(例如上行端口)例如上面描述的底板I/O 30(图1A)之间的吉比特以太网控制器。

因此，背板240可被定制和/或区别。例如，背板240可包括用户特定I/O、管理元件等或其组合。此外，网络结构244和/或底板I/O 252可从板上被拆卸。而且，背板240可包括任何数量的插槽，例如用于1U开放机架实现、定制实现等或其组合的三个水平相邻的插槽。在图2A的所示示例中，背板240包括夹层区域254以便于功能灵活性、可扩展性等或其组合。

图2B示出用于上面描述的2U实现(图1A)的背板配置204。背板配置204的第一层256(例如下层)由动态功能背板240规定，且第二层258(例如上层)由动态功能背板260规定，动态功能背板260在夹层区252处与背板240耦合。背板260包括模块接口242(242c-242d)以提供PCIe结构的PCIe链路。在多层配置中，夹层连接器可被提供以耦合上层的PCIe链路与网络结构244。

因此，硬件模块(例如处理器模块)可容纳在插槽0和/或插槽1处，且硬件模块(例如处理器模块)可容纳在插槽2和/或插槽3处，其中当硬件模块越过直接耦合插槽0-3与网络结构244的PCIe结构的相应PCIe链路进行通信时，网络结构244可被利用。此外，硬件模块(例如处理器模块)可容纳在插槽0和/或插槽1处，且硬件模块(例如I/O模块)可容纳在插槽2和/或插槽3处，其中当硬件模块越过直接耦合插槽0-3的PCIe结构的点对点PCIe链路进行通信时，网络结构244可被绕过。而且，PCIe结构可包括双星PCIe链路。因此，当硬件模块越过直接耦合插槽0-3的PCIe结构的双星PCIe链路进行通信时，网络结构244可被绕过。PCIe结构还可包括直接耦合插槽0-3(例如容纳处理器模块)中的任何一个与底板I/O 252的PCIe链路，其中当容纳在插槽0-3处的硬件模块(例如处理器模块)越过底板I/O 252进行通信时，网络结构244可被绕过。

背板260还包括存储部件248(248c-248d)例如mSATA SSD。因此，可使用mSATA SSD 248c来引导启动容纳在插槽2处的硬件模块，而可使用mSATA SSD 248d来引导启动容纳在插槽3处的硬件模块。此外，背板260包括协议控制器251(251f-251g)，例如可布置在PCIe结构和网络结构244和/或底板I/O 252之间的吉比特以太网控制器。背板260也可被定制和/或区别、可按比例调整、可扩展等或其组合。例如，背板260可按比例调整到三机架单元实现、四机架单元实现等或其组合。在另一示例中，背板260可包括用户特定I/O、管理元件等或其组合。

图3A到3D示出根据实施例的示例硬件模块。图3A示出包括多个处理器核心364(364a-364b)和存储器366(366a-366d)的处理器模块362。存储器可包括例如双列直插式存储器(DIMM)(例如双数据速率(DDR)DIMM)。处理器模块362还包括也被称为南桥的平台控制器中心(PCH)368。此外，处理器模块362包括可与PCH 368耦合的基板管理控制器(BMC)370。PCH 368也可与也被称为北桥的集成存储器控制器(iMC)耦合，其中iMC/CPU/PCH可被称为芯片组。而且，处理器模块362包括一系列连接器372，其可包括网络结构接口、双星PCIe结构接口、后面板I/O接口、用户特定I/O接口、管理接口、功率、地等或其组合。在一个示例中，PCIe 3.0连接器(例如每处理器X40)可用来提供大约640Gbps。

硬件模块可包括形状因子特定模块，其包括规定尺寸。在一个示例中，处理器模块362可以是大约6.5英寸宽和大约16.5英寸长。因此，可在任何标准配置中例如在19英寸机架规范、开放机架规范等中利用处理器模块362。此外，处理器模块362可以是现成的模块，便于混合和匹配功能、即插即用功能等或其组合。而且，处理器模块362可以是制造商不可知的。例如，可利用来自任何制造商的核心、可利用来自任何制造商的存储器等或其组合。在另一示例中，处理器模块362可包括形状因子特定用户定义模块，其也可是大约6.5英寸宽和大约16.5英寸长例如19英寸机架规范，并包括用户定义核心配置、存储器配置、芯片组配置、连接器配置、功能等或其组合。此外，处理器模块362可以是定制的。

图3B示出包括多个PCIe SSD 376(376a-376l)的存储器模块374。存储器模块374还包括PCIe交换机378和一系列连接器380，其可包括网络结构接口、双星PCIe结构接口、后面板I/O接口、用户特定I/O接口、管理接口、功率、地等或其组合。在一个示例中，PCIe 3.0连接器可用来为十二个SSD 376a-376l提供大约128Gbps。存储器模块374可以是形状因子特定的、大约6.5英寸宽和大约16.5英寸长例如19英寸机架规范、可以是制造商不可知的、可以是现成的、可以是用户特定的、可以定制的等或其组合。

图3C示出包括网络结构384(例如以太网交换机)和一系列连接器386(386a，386b)的OF/SDN以太网模块382，连接器386可包括网络结构接口、双星PCIe结构接口、后面板I/O接口、用户特定I/O接口、管理接口、功率、地等或其组合。在一个示例中，PCIe 3.0连接器可用来提供从一个和/或两个处理器模块到网络结构384的大约256Gbps，以允许例如深层分组检测(DPI)功能。此外，OF/SDN以太网模块382包括协议控制器388(388a-388d)，例如可布置在PCIe结构和网络结构384之间的吉比特以太网控制器。而且，OF/SDN以太网模块382包括连接器390，例如SFP连接器、QSFP连接器等或其组合。OF/SDN以太网模块382可以是形状因子特定的、大约13英寸宽和大约16.5英寸长(例如双宽)例如19英寸机架规范、可以是制造商不可知的、可以是现成的、可以是用户特定的、可以定制的等或其组合。

图3D示出包括安全元件394(394a-394d)(例如每个50Gpbs加密)和一系列连接器396的网络安全模块392，连接器396可包括网络结构接口、双星PCIe结构接口、后面板I/O接口、用户特定I/O接口、管理接口、功率、地等或其组合。在一个示例中，PCIe 3.0连接器可用来提供大约200Gbps密码带宽。此外，网络安全模块392包括协议控制器398(398a-398b)，例如可布置在PCIe结构和连接器399例如SFP连接器、QSFP连接器等或其组合之间的吉比特以太网控制器。网络安全模块392可以是形状因子特定的、大约6.5英寸宽和大约16.5英寸长例如19英寸机架规范、可以是制造商不可知的、可以是现成的、可以是用户特定的、可以定制的等或其组合。

现在转到图4A到4C，示出根据实施例的示例一机架单元实现。图4A示出计算服务器411，其包括用于19英寸机架规范的1U实现的底盘413。计算服务器411还包括电源元件415(415a-415b)以提供功率和/或备用功率。此外，计算服务器411包括温度控制器元件417(417a-417b)例如风扇以提供温度控制。底盘413容纳上面描述的背板240(图2A)和上面描述的两个处理器模块362(362a-362b)(图3A)。因此例如，计算服务器411可包括四个处理器核心364和32个DIMM 366。此外，网络结构244和底板I/O 252可被组装在板上。

可提供混合和匹配功能和/或功能灵活性。例如，处理器模块362b可被移除并用上面描述的存储器模块382(图3B)代替，以提供存储服务器。因此例如存储服务器可包括两个处理器核心364和十二个SSD 376。配置可对每个SSD 376提供例如大于大约10Gbps。而且，网络结构244可以从板上被拆卸，且底板I/O 252可被组装在板上。在另一示例中，处理器模块362b可被移除并用上面描述的网络安全模块392(图3D)代替，以提供网络安全服务器。因此例如网络安全服务器可包括两个处理器核心364和四个安全部件394。此外，网络结构244从板上被拆卸，且底板I/O 252可被组装在板上。

图4B示出计算服务器421，其包括用于开放机架规范的1U实现的底盘423。计算服务器421类似于上面描述的计算服务器411(图4A)，除了背板240的宽度增加以解释OCP/开放机架规范以及额外的部件和/或元件可被包括以外。因此例如，额外的处理器模块362(362c)可由相邻于背板200的插槽0和插槽1的第三插槽水平地容纳。

图4C示出计算服务器425，其包括用于19英寸机架规范的1U实现的底盘427。底盘427容纳固定功能背板433以提供定制器具例如定制OF/SDN/安全器具。因此，背板433可包括具有处理器核心364、存储器366和连接器372的类似于上面描述的处理器模块362(图3A)的处理器模块。此外，背板433可包括上面描述的网络结构244(图2A)。而且，背板433可包括上面描述的安全元件394(图3D)。在图4C的所示示例中，可以有从处理器核心364到安全部件394的直接连接点对点PCIe链路、从处理器核心364到网络结构244的直接连接点对点PCIe链路等或其组合。

背板433还包括电源429(429a-429b)以提供功率和/或备用功率。此外，背板433包括温度控制器元件431例如风扇以提供温度控制。而且，底盘433包括连接器435，例如SFP连接器、QSFP连接器等或其组合。因此，用户可选择和/或规定定制的背板以得到特定功能、特定密度、多功能、速度、成本节省等或其组合。

图5A到5B示出根据实施例的示例二机架单元实现。图5A示出计算服务器537，其包括用于19英寸机架规范的2U实现的底盘539。计算服务器537类似于上面描述的计算服务器411(图4A)，除了底盘539的高度增加以解释19英寸机架规范的2U实现以及额外的元件和/或部件可被包括以解释2U实现以外。计算服务器537包括电源元件415(415a-415d)以提供功率和/或备用功率。此外，计算服务器包括温度控制器541(541a-541b)例如风扇以提供温度控制。任何温度控制器在被提供时可被利用。

底盘539容纳上面描述的背板240(图2A)和上面描述的背板260(图2B)。因此例如，计算服务器537可包括八个处理器核心364和96个DIMM366。此外，网络结构244和底板I/O 252可被组装在板上。可通过例如移除处理器模块362(362a-362b)来提供混合和匹配功能和/或功能灵活性。图5B示出OF/SDN以太网交换机543，其类似于上面描述的计算服务器537(图5A)，除了在2U实现的顶层中的处理器模块362c和362d被移除并用上面描述的安全模块382(图3C)代替以外。此外，网络结构244和底板I/O 252从板上被拆卸。

现在转到图6，示出了根据实施例的利用PCIe链路的方法651。方法651可被实现为存储在机器或计算机可读存储介质例如随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、闪存等中、在可配置逻辑例如可编程逻辑阵列(PLA)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)中、在使用电路技术例如专用集成电路(ASIC)、CMOS或晶体管-晶体管逻辑(TTL)技术的固定功能逻辑硬件中、或其任何组合中的一组逻辑指令和/或固件。例如，可以用一种或多种编程语言——包括面向对象的编程语言例如C++或类似编程语言和常规过程编程语言例如“C”编程语言或类似的编程语言来编写执行在方法651中示出的操作的计算机程序代码。而且，可使用本文提到的电路技术中的任何一个来实现方法651。

所示出的处理块653规定利用串行链路，例如PCI express(PCIe)链路。PCIe链路可直接耦合由表面(例如模块接口表面、底盘表面等)定义和/或容纳硬件模块的插槽与一个或多个其它插槽、与最接近插槽的元件等或其组合。例如，PCIe链路可直接耦合插槽与位于与插槽相同的底盘处的、与插槽相同的背板层处的、与插槽相同的背板配置处的、与插槽相同的机架单元实现处的等或其组合的元件。在一个示例中，PCIe链路可直接耦合插槽与网络结构、网络安全芯片、端口等或其组合。

因此，PCIe链路可用来提供在硬件模块和网络结构(例如以太网交换机)、网络安全芯片等或其组合之间的通信。PCIe链路也可用来利用例如网络结构、在硬件模块之间的直接连接点对点PCIe链路、在硬件模块之间的直接连接双星PCIe链路、在背板配置的不同层处的硬件模块之间的PCIe链路等或其组合来提供在硬件模块和一个或多个其它硬件模块之间的通信。PCIe链路也可用来提供在硬件模块和后面板输入/输出(I/O)例如上行链路端口之间的通信。此外，PCIe链路可用来提供在硬件模块和用户特定I/O、管理元件等或其组合之间的通信。而且，PCIe链路可定义可以单独地、与网络结构(例如混合结构)一起地等或其组合实现的PCIe结构。

所示出的处理块655规定利用n机架实现，其中n可以对于一机架单元(1U)实现是1，对于二机架单元(2U)实现是2，对于三机架单元(3U)实现是3，对于四机架单元(4U)实现是4，对于42机架单元(42U)实现是42，等等。在一个示例中，处理块655可规定利用基于机架规范的包括两个或三个插槽的1U实现，基于机架规范的包括四个或六个插槽的2U实现，基于机架规范的包括六个或九个插槽的3U实现，基于机架规范的包括八个或十二个插槽的4U实现，等等。n机架单元实现也可包括基于用户定义规范的定制单元实现。

所示出的处理块657规定利用直接耦合插槽与后面板I/O的额外的PCIe链路。在一个示例中，处理块657可规定利用包括两个插槽的1U实现——其中至少一个插槽容纳处理器模块，可经由PCIe链路与网络结构直接耦合，并可经由额外的PCIe链路与后面板I/O直接耦合。因此，当处理器模块越过后面板I/O进行通信进/出时，网络结构可被绕过。在另一示例中，处理块657可规定利用包括8个插槽的4U实现——其中至少两个插槽容纳处理器模块(例如插槽0和插槽4)，可经由PCIe链路与网络结构直接耦合，并可经由额外的PCIe链路与后面板I/O直接耦合。因此，当处理器模块越过后面板I/O进行通信进/出时，网络结构可被绕过。在另一示例中，处理器模块可利用网络结构越过后面板I/O进行通信进/出。

所示出的处理块659规定利用直接耦合插槽与网络结构的PCIe链路。在一个示例中，处理块659规定利用容纳相应的处理器模块的至少两个插槽，其可经由PCIe链路与网络结构直接耦合，其中当相应的处理器模块越过直接耦合每个插槽与网络结构的PCIe链路彼此进行通信时，网络结构可被利用。在另一示例中，处理块659规定利用容纳相应的处理器模块的至少两个插槽，其可经由PCIe链路与网络结构直接耦合，其中当相应的处理器模块越过直接耦合至少两个插槽中的每个的额外的PCIe链路经由桥进行通信时，网络结构可被绕过。例如，桥可用来提供越过背板配置的同一层、背板配置的不同层等或其组合的通信。

所示出的处理块661规定利用使至少两个插槽彼此直接耦合的PCIe链路。在一个示例中，处理块661可规定利用直接耦合容纳处理器模块的插槽与容纳I/O模块(例如存储器模块、网络安全模块等或其组合)的插槽的额外的PCIe链路。例如，额外的PCIe链路可包括在模块之间的直接连接点对点PCIe链路。因此，当处理器模块和I/O模块越过额外的PCIe链路进行通信时，网络结构可被绕过。在另一示例中，处理块661规定利用使四个插槽彼此直接耦合(例如2U子区段)的双星PCIe链路。因此，当至少两个硬件模块(例如处理器模块和PCIe模块)越过双星PCIe链路彼此进行通信时，网络结构可被绕过。

所示出的处理块663规定利用用户特定I/O和/或管理元件。在一个示例中，处理块663规定利用耦合插槽与用户特定I/O和/或管理元件的PCIe链路以提供用户特定功能和/或管理功能。PCIe链路可以是PCIe结构的部分、包括PCIe结构和网络结构的混合结构等或其组合。所示处理块665规定利用包括定义插槽的表面的底盘，其中底盘可包括对应于机架规范的标准尺寸。此外，处理块665规定利用模块，例如包括预设的配置、预设的功能、预设的尺寸的形状因子特定现成模块、可在多个插槽中、在多个背板配置中、在多个机架单元实现中、在多个底盘中等或其组合实现的模块。

处理块665还规定利用形状因子特定用户定义模块，例如包括用户定义配置、用户定义功能、预设的尺寸的模块，可在多个插槽中、在多个背板配置中、在多个机架单元实现中、在多个底盘中实现的模块等或其组合。此外，处理块665规定利用背板。在一个示例中，可利用动态功能背板，其允许硬件模块被更换、背板被交换、背板被收缩/扩大、部件和/或元件被安装到板上和/或从板被拆卸等或其组合。

处理块665还规定利用固定功能背板。因此，背板的功能可以是用户特定的、用户定义的等或其组合。特别地，动态功能背板和固定功能背板的功能可以是相同的或不同的、可使用一个或多个PCIe链路、可使用网络结构等或其组合。因此，用户可基于个人兴趣在部署选择中有灵活性。此外，过程块665可利用定制底盘、模块、背板等或其组合。

图7示出根据实施例的包括逻辑769来利用PCIe链路的装置767。逻辑架构769可通常合并到平台例如膝上型计算机、个人数字助理(PDA)、无线智能电话、媒体播放器、成像设备、移动互联网设备(MID)、任何智能设备例如智能电话、智能平板电脑、智能TV、计算机服务器(例如计算服务器、存储服务器、网络安全服务器、存储服务器等)、机架顶(TOR)交换机、可佩戴的计算机等或其组合中。逻辑架构769可在应用、操作系统、媒体框架、硬件部件等或其组合中实现。例如，逻辑架构769可在处理器例如中央处理单元(CPU)、图形处理单元(GPU)、视觉处理单元(VPU)，传感器，操作系统，应用等或组合中实现。装置767可包括存储设备790、应用792、存储器793、传感器764、显示器795、CPU 796等或其组合和/或与存储设备790、应用792、存储器793、传感器764、显示器795、CPU 796等或其组合交互。

所示出的的逻辑架构767包括串行链路逻辑例如PCIe逻辑771以利用PCIe链路。PCIe逻辑771包括网络结构链路逻辑773以利用直接耦合插槽与网络结构的PCIe链路。例如，两个PCIe链路可直接耦合两个插槽与网络结构，其中网络结构链路逻辑773可利用PCIe链路来在容纳在两个插槽处的硬件模块之间传递数据。因此，可利用网络结构。PCIe逻辑771还包括后面板I/O逻辑775以利用直接耦合插槽与后面板I/O的额外的PCIe链路。例如，PCIe链路可直接耦合插槽与后面板I/O，其中后面板I/O逻辑775可利用PCIe链路来在容纳在插槽处的硬件模块和与后面板I/O耦合的设备之间传递数据。因此，网络结构可被绕过。后面板I/O逻辑775例如还可通过利用在网络结构和后面板I/O之间的额外的PCIe链路来利用网络结构。

PCIe逻辑771包括桥逻辑777以利用直接耦合插槽与桥的PCIe链路(例如PCIe到以太网桥)。例如，两个PCIe链路可直接耦合两个插槽与桥，其中桥逻辑777可利用PCIe链路来越过桥在容纳在两个插槽处的硬件模块之间传递数据。因此，网络结构可被绕过。PCIe逻辑771还包括直接连接逻辑779以利用使至少两个插槽彼此直接耦合的PCIe链路。在一个示例中，一个PCIe链路可使两个插槽彼此直接耦合，其中直接连接逻辑779可利用PCIe链路来在容纳在两个插槽处的硬件模块之间传递数据。在另一示例中，双星PCIe链路可使四个插槽彼此直接耦合，其中直接连接逻辑779可利用双星PCIe链路来在容纳在四个插槽处的硬件模块之间传递数据。

逻辑架构769包括用户特定I/O逻辑781和管理元件逻辑783以提供用户定义功能和/或管理功能。例如，用户特定I/O逻辑781可利用耦合插槽与用户特定I/O(直接地和/或经由网络结构)的PCIe链路以在容纳在插槽处的硬件模块和用户特定I/O之间传递数据以实现用户定义功能。在另一示例中，管理元件逻辑783可利用耦合插槽与管理元件(直接地和/或经由网络结构)的PCIe链路以在容纳在插槽处的硬件模块和管理元件之间传递数据。因此，用户特定I/O逻辑881和/或管理元件逻辑883可与PCIe逻辑775成一整体。

逻辑架构769包括机架单元逻辑785以利用机架单元实现例如机架单元实现(例如1U、2U、3U、4U等)。逻辑架构769还包括形状因子特定逻辑787以利用例如形状因子特定现成模块；利用形状因子特定用户定义模块等或其组合。此外，逻辑架构767包括背板逻辑789以利用包括动态功能背板、固定功能背板等或其组合的背板。因此，机架单元逻辑785、形状因子特定逻辑787、背板逻辑789等可与PCIe逻辑775成一整体。

逻辑架构769还可包括任何其它逻辑以利用PCIe链路。例如，逻辑架构769还可包括定制逻辑以利用例如定制底盘、定制模块、定制背板、定制单元实现等或其组合。此外，逻辑架构769可包括用户界面逻辑以提供任何期望的界面，例如图形用户界面、命令行界面等或其组合。用户界面逻辑可提供对与利用PCIe链路相关联的一个或多个设置的访问。而且，逻辑架构769可包括通信模块以提供各种各样的通信功能，例如蜂窝电话(例如W-CDMA(UMTS)、CDMA2000(IS-856/IS-2000)等)、WiFi、蓝牙(例如IEEE 802.15.1-2005、无线个人区域网)、WiMax(例如IEEE802.16-2004)、全球定位系统(GPS)、扩展频谱(例如900MHz)和其它射频(RF)电话用途。

虽然示例示出用于说明目的的单独逻辑，应理解，逻辑架构769的一个或多个逻辑可在一个或多个组合逻辑(例如包括PCIe逻辑771、用户特定I/O逻辑781、管理元件逻辑783、机架逻辑785、形状因子特定逻辑787、背板逻辑789等中的一个或多个的单个逻辑)中实现。此外，应理解，装置767的一个或多个逻辑部件可以在平台上、在平台外和/或存在于与装置767相同或不同的真实和/或虚拟空间中。因此，逻辑可在功能上是单独的逻辑、进程和/或线程，可在同一计算设备上运行和/或分布在多个设备当中以并发地、同时、并行地和/或顺序地运行，可组合成一个或多个独立的逻辑块或可执行代码，和/或为了容易说明而被描述为单独的部件。

现在转到图8，示出了根据一个实施例的处理器核心200。处理器核心200可以是任何类型的处理器(例如微处理器、嵌入式处理器、数字信号处理器(DSP)、网络处理器或其它设备)的核心以执行代码来实现本文所述的技术。虽然在图8中只示出一个处理器核心200，处理元件可以可选地包括图8所示的多于一个处理器核心200。处理器核心200可以是单线程核心，或对于至少一个实施例，处理器核心200可以多线程的，因为它可包括每核心多于一个硬件线程上下文(或“逻辑处理器”)。

图8还示出耦合到处理器200的存储器270。存储器270可以是本领域中的技术人员已知的或可用的各种存储器中的任何一个(包括存储器层次结构的不同层)。存储器270可包括由处理器200的核心执行的一个或多个代码213指令，其中代码213可实现已经讨论的逻辑架构769(图7)。处理器核心200跟随由代码213指示的指令的程序序列。每个指令可进入前端部分210并由一个或多个解码器220处理。解码器220可产生微操作(例如以预定格式的固定宽度微操作)作为其输出，或可产生其它指令、微指令或反映原始代码指令的控制信号。所示的前端210还包括寄存器重命名逻辑225和调度逻辑230，其通常分配资源并使对应于转换指令的操作排队用于执行。

处理器200被示为包括具有一组执行单元255-1到255-N的执行逻辑250。一些实施例可包括专用于特定的功能或功能组的多个执行单元。其它实施例可以只包括一个执行单元或可执行特定功能的一个执行单元。所示执行逻辑250执行由代码指令指定的操作。

在由代码指令指定的操作的执行完成之后，后端逻辑260引退(retire)代码213的指令。在一个实施例中，处理器200允许乱序执行，但需要指令的有序引退。引退逻辑265可采取如本领域中的技术人员已知的各种形式(例如重新排序缓冲器等)。以这种方式，至少按照如下形式：由解码器产生的输出、由寄存器重命名逻辑225利用的硬件寄存器和表、以及由执行逻辑250修改的任何寄存器(未示出)，在代码213的执行期间转换处理器核心200。

虽然没有在图8中示出，处理元件可包括在具有处理器核心20的芯片上的其它元件。例如，处理元件可包括存储器控制逻辑连同处理器核心200。处理元件可包括I/O控制逻辑和/或可包括与存储控制逻辑集成的I/O控制逻辑。处理元件还可包括一个或多个缓存。

图9示出根据实施例的系统1000的方框图。在图9中示出的是包括第一处理元件1070和第二处理元件1080的多处理器系统1000。虽然示出两个处理元件1070和1080，应理解，系统1000的实施例也可只包括一个这样的处理元件。

系统1000被示为点对点互连系统，其中经由点对点互连1050来耦合第一处理元件1070和第二处理元件1080。应理解，图9所示的任何或所有互连可被实现为多点分支总线而不是点对点互连。

如图9所示，处理元件1070和1080中的每个可以是多核心处理器，包括第一和第二处理器核心(即，处理器核心1074a和1074b以及处理器核心1084a和1084b)。这样的核心1074a、1074b、1084a、1084b可配置成以与上面关于图8讨论的方式类似的方式执行指令代码。

每个处理元件1070、1080可包括至少一个共享缓存1896。共享缓存1896a、1896b可存储由处理器的一个或多个部件(例如核心1074a、1074b和1084a、1084b)分别利用的数据(例如指令)。例如，共享缓存可将存储在存储器1032、1034中的数据在本地缓存，为了由处理器的部件更快的访问。在一个或多个实施例中，共享缓存可包括一个或多个中级缓存，例如第2级(L2)、第3级(L3)、第4级(L4)或其它级的缓存、最后一级缓存(LLC)和/或其组合。

虽然只示出有两个处理元件1070、1080，应理解，范围并不被这样限制。在其它实施例中，一个或多个额外的处理元件可存在于给定处理器中。可选地，一个或多个处理元件1070、1080可以是除了处理器以外的元件，例如加速器或现场可编程门阵列。例如，额外的处理元件可包括与第一处理器1070相同的额外处理器、与第一处理器1070异构或不对称的额外处理器、加速器(例如图形加速器或数字信号处理(DSP)单元)、现场可编程门阵列或任何其它处理元件。从有价值的度量的范围(包括架构、微架构、热、功率消耗特性等)方面来说，在处理元件1070、1080之间可存在各种差异。这些差异在处理元件1070、1080当中可有效地表现为非对称性和异构性。对于至少一个实施例，各种处理元件1070、1080可存在于同一管芯封装中。

第一处理元件1070还可包括存储器控制器逻辑(MC)1072和点对点(P-P)接口1076和1078。类似地，第二处理元件1080可包括MC 1082和P-P接口1086和1088。如图9所示，MC 1072和1082将处理器耦合到相应的存储器，即，存储器1032和存储器1034，其可以是在本地附接到相应的处理器的主存储器的部分。虽然MC逻辑1072和1082被示为集成到处理元件1070、1080内，对于可选的实施例，MC逻辑可以是在处理元件1070、1080外部的分立逻辑，而不是集成在其中。

第一处理元件1070和第二处理元件1080可分别经由P-P互连1076、1086和1084耦合到I/O子系统1090。如图10所示，I/O子系统1090包括P-P接口1094和1098。此外，I/O子系统1090包括接口1092以耦合I/O子系统1090与高性能图形引擎1038。在一个实施例中，总线1049可用于将图形引擎1038耦合到I/O子系统1090。可选地，点对点互连1039可耦合这些部件。

I/O子系统1090又可经由接口1096耦合到第一总线1016。在一个实施例中，第一总线1016可以是外围部件互连(PCI)总线或诸如PCI Express总线或另一第三代I/O互连总线的总线，虽然范围并不被如此限制。

如图9所示，各种I/O设备1014例如显示器795(图7)可耦合到第一总线1016连同总线桥1018，总线桥1018可将第一总线1016耦合到第二总线1020。在一个实施例中，第二总线1020可以是低引脚计数(LPC)总线。在一个实施例中，各种设备可耦合到第二总线1020，包括例如键盘/鼠标1012、通信设备1026(其又可与计算机网络通信)和数据存储单元1019，例如磁盘驱动器或可包括代码1030的其它大容量存储设备。代码1030可包括用于执行上面描述的一种或多种方法的实施例的指令。因此，所示代码1030可实现已经讨论的逻辑架构769(图7)。此外，音频I/O 1024可耦合到第二总线1020。

注意，其它实施例是被设想。例如，不是图9的点对点架构，系统可实现多点分支总线或另一这样的通信拓扑。此外，可以可选地使用比图9所示的更多或更少的集成芯片来分割图9的元件。

因此，实施例可包括开放融合模块化架构以提供灵活性、互操作性、可扩展性等或其组合。例如，实施例可提供公共模块化构造块，其中用户可能能够构建给定的一组形状因子以实现统一的解决方案。在一个示例中，用户可构建即插即用的模块，而不需要软件变化。在另一示例中，用户可实现任何形状因子，例如基于工业标准的形状因子。此外，模块可由各种类型的用户(例如数据中心、最终用户等或其组合)利用。而且，模块化方法可代替可能相对大的、非模块化的、缺乏一般相对高速数据I/O等的母板方法。

实施例也可提供可扩展的带宽。例如，可提供可扩展的多100Gpbs内部和外部带宽。在一个示例中，PCIe可包括连接在网络结构处和/或在模块之间以提供可扩展的带宽的x8、x16等链路。实施例可规定混合和匹配功能，例如混合和匹配计算、联网安全、存储等或其组合。例如，用户可利用相同的底盘技术来实现功能，可随意重新配置系统等或其组合。而且，可能实现起来相对昂贵的、大的、复杂的刀片解决方案等可由混合和匹配方法代替。

实施例可提供具有固有工作流支持(例如固有SDN、OF和NFV支持)的混合结构。例如，混合结构可包括PCIe结构(例如PCIe链路)和网络结构。在一个示例中，不同的交换机芯片可用来允许不同的能力。而且，可以不利用NFV/SDN技术和/或依赖于单独的NFV/SDN覆盖，经由单独的TOR交换机(例如在物理上距计算、存储、I/O元件等不是比较近)的常规架构可由混合结构方法代替。

实施例可提供相对较低的成本。例如，可相对更有效地利用机架的总尺寸，在特制设备之间的铺设电缆可相对减少等或其组合。例如，常规架构可能需要使用具有相对有限的带宽的相对昂贵的电缆(例如光学连接性)经由TOR来连接，和/或基于待消耗的插槽的覆盖可能是不可能的。

实施例也可通过例如灵活地包装变化的功能、部件和/或元件来提供相对密集的配置。此外，通过例如配置结构、背板、模块、底盘、机架等或其组合，实施例可以是可配置的。因此，常规架构可以不提供用户定义I/O和/或可利用协议作为可限制用户辨别能力和/或选项的结构接口。此外，常规架构可试图通过不允许在架构中的PCIe实现来提供解决方案(例如联网、存储等)。

实施例可以是相对能量有效的。利用网络结构的常规架构可能需要额外的CPU来收集来自以太网链路的数据并转换到I/O(例如SSD)的PCIe，这可实质上减小容量、相对增加功率和/或时延等或其组合。实施例也可是销售方不可知的和/或机架不可知的。例如，用户可利用任何形状因子(例如可具有定制机架、定制模块、定制背板、定制底盘)、任何类型的处理器、任何类型的存储器、任何类型的网络结构等或其组合。因此，实施例可为安装在机架上的数据中心、存储、安全、通信器件等、为在非机架实现中利用的器件(例如非机架安装的服务器、移动计算设备等)等或其组合提供灵活性和/或可扩展性。

额外的注释和示例：

示例可包括主题，例如方法、用于执行方法的行动的单元、包括指令的至少一个机器可读介质，当指令被机器执行时使机器执行方法的行动，或使装置或系统利用根据本文描述的实施例和示例的PCIe链路。

示例1可包括包含定义插槽以容纳硬件模块的表面的装置。装置也可包括外围部件快速互连(PCIe)链路以直接耦合插槽与网络结构。

示例2可包括示例1的主题且还可选地可包括定义两个或多个插槽的表面，其中PCIe链路直接耦合两个或多个插槽中的每个与网络结构。

示例3可包括示例1到示例2中的任何一个的主题且还可选地可包括：一机架单元实现，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合至少一个插槽中的每个与后面板输入/输出(I/O)；二机架单元实现，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合至少一个插槽中的每个与后面板I/O；和/或四机架单元实现，其中至少两个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合至少两个插槽中的每个与后面板I/O。

示例4可包括示例1到示例3中的任何一个的主题且还可选地可包括：容纳相应的处理器模块的至少两个插槽，其中当相应的处理器模块越过直接耦合至少两个插槽中的每个与网络结构的PCIe链路进行通信时，网络结构被利用；和/或容纳相应的处理器模块的至少两个插槽，其中当相应的处理器模块越过直接耦合至少两个插槽中的每个与桥的额外的PCIe链路进行通信时，网络结构被绕过。

示例5可包括示例1到示例4中的任何一个的主题且还可选地可包括：直接耦合容纳处理器模块的插槽与容纳I/O模块的插槽的额外的PCIe链路，其中当处理器模块和I/O模块越过额外的PCIe链路进行通信时网络结构被绕过；和/或使四个插槽彼此直接耦合的双星PCIe链路，其中当至少两个硬件模块越过双星PCIe链路进行通信时，网络结构被绕过。

示例6可包括示例1到示例5中的任何一个的主题且还可选地可包括提供用户定义功能的用户特定I/O和/或提供管理功能的管理元件。

示例7可包括示例1到示例6中的任何一个的主题且还可选地可包括硬件模块，硬件模块包括处理器模块、存储模块、联网模块、安全模块、交换机模块、微服务器模块、PCIe模块、图形模块和/或通用I/O卡。

示例8可包括示例1到示例7中的任何一个的主题且还可选地可包括包含定义插槽的表面的底盘，其中底盘包括对应于机架规范的标准尺寸、形状因子特定现成模块和/或形状因子特定用户定义模块。

示例9可包括示例1到示例8中的任何一个的主题且还可选地可包括包含动态功能背板和/或固定功能背板的背板。

示例10可包括利用PCIe链路的方法，其包括利用直接耦合由表面定义的插槽与网络结构的外围部件快速互连(PCIe)链路，其中插槽容纳硬件模块。

示例11可包括示例10的主题且还可选地可包括：利用一机架单元实现，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合至少一个插槽中的每个与后面板输入/输出(I/O)；利用二机架单元实现，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合至少一个插槽中的每个与后面板I/O；和/或利用四机架单元实现，其中至少两个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合至少两个插槽中的每个与后面板I/O。

示例12可包括示例10到示例11中的任何一个的主题且还可选地可包括：利用容纳相应的处理器模块的至少两个插槽，其中当相应的处理器模块越过直接耦合至少两个插槽中的每个与网络结构的PCIe链路进行通信时，网络结构被利用；和/或利用容纳相应的处理器模块的至少两个插槽，其中当相应的处理器模块越过直接耦合至少两个插槽中的每个与桥的额外的PCIe链路进行通信时，网络结构被绕过。

示例13可包括示例10到示例12中的任何一个的主题且还可选地可包括：利用直接耦合容纳处理器模块的插槽与容纳I/O模块的插槽的额外的PCIe链路，其中当处理器模块和I/O模块越过额外的PCIe链路进行通信时，网络结构被绕过；和/或利用使四个插槽彼此直接耦合的双星PCIe链路，其中当至少两个硬件模块越过双星PCIe链路进行通信时，网络结构被绕过。

示例14可包括示例10到示例13中的任何一个的主题且还可选地可包括利用用户特定I/O以提供用户定义功能和/或利用管理元件以提供管理功能。

示例15可包括示例10到示例14中的任何一个的主题且还可选地可包括：利用包含定义插槽的表面的底盘，其中底盘包括对应于机架规范的标准尺寸；利用形状因子特定现成模块；利用形状因子特定用户定义模块；和/或利用包括动态功能背板和/或固定功能背板中的一个或多个的背板。

示例16可包括包含一个或多个指令的至少一个计算机可读介质，当指令在计算设备上被执行时使计算设备利用直接耦合由表面定义的插槽与网络结构的外围部件快速互连(PCIe)链路，其中插槽容纳硬件模块。

示例17可包括示例16的主题且还可选地可包括，当被执行时一个或多个指令使计算设备利用一机架单元实现，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合至少一个插槽中的每个与后面板输入/输出(I/O)；利用二机架单元实现，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合至少一个插槽中的每个与后面板I/O；和/或利用四机架单元实现，其中至少两个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合至少两个插槽中的每个与后面板I/O。

示例18可包括示例16到示例17中的任何一个的主题且还可选地可包括，当被执行时一个或多个指令使计算设备利用容纳相应的处理器模块的至少两个插槽，其中当相应的处理器模块越过直接耦合至少两个插槽中的每个与网络结构的PCIe链路进行通信时，网络结构被利用；和/或利用容纳相应的处理器模块的至少两个插槽，其中当相应的处理器模块越过直接耦合至少两个插槽中的每个与桥的额外的PCIe链路进行通信时，网络结构被绕过。

示例19可包括示例16到示例18中的任何一个的主题且还可选地可包括，当被执行时一个或多个指令使计算设备利用直接耦合容纳处理器模块的插槽与容纳I/O模块的插槽的额外的PCIe链路，其中当处理器模块和I/O模块越过额外的PCIe链路进行通信时，网络结构被绕过；和/或利用使四个插槽彼此直接耦合的双星PCIe链路，其中当至少两个硬件模块越过双星PCIe链路进行通信时，网络结构被绕过。

示例20可包括示例16到示例19中的任何一个的主题且还可选地可包括，当被执行时一个或多个指令使计算设备利用用户特定I/O以提供用户定义功能和/或利用管理元件以提供管理功能。

示例21可包括示例16到示例20中的任何一个的主题且还可选地可包括，当被执行时一个或多个指令使计算设备利用包含定义插槽的表面的底盘，其中底盘包括对应于机架规范的标准尺寸；利用形状因子特定现成模块；利用形状因子特定用户定义模块；和/或利用包括动态功能背板和/或固定功能背板中的一个或多个的背板

示例22可包括包含定义插槽以容纳硬件模块的表面的装置。装置还可包括利用直接耦合插槽与网络结构的外围部件快速互连(PCIe)链路的逻辑。

示例23可包括示例22的主题且还可选地可包括执行下列操作的逻辑：利用容纳相应的处理器模块的至少两个插槽，其中当相应的处理器模块越过直接耦合至少两个插槽中的每个与网络结构的PCIe链路进行通信时，网络结构被利用；和/或利用容纳相应的处理器模块的至少两个插槽，其中当相应的处理器模块越过直接耦合至少两个插槽中的每个与桥的额外的PCIe链路进行通信时，网络结构被绕过。

示例24可包括示例22到示例23中的任何一个的主题且还可选地可包括执行下列操作的逻辑：利用直接耦合容纳处理器模块的插槽与容纳I/O模块的插槽的额外的PCIe链路，其中当处理器模块和I/O模块越过额外的PCIe链路进行通信时，网络结构被绕过，和/或利用使四个插槽彼此直接耦合的双星PCIe链路，其中当至少两个硬件模块越过双星PCIe链路进行通信时，网络结构被绕过。

示例25可包括示例22到示例24中的任何一个的主题且还可选地可包括执行下列操作的逻辑：利用包括定义插槽的表面的底盘，其中底盘包括对应于机架规范的标准尺寸；利用形状因子特定现成模块；利用形状因子特定用户定义模块；和/或利用包括动态功能背板和/或固定功能背板中的一个或多个的背板。

示例26可包括包含一个或多个指令的至少一个计算机可读介质，当指令在一个或多个计算设备上被执行时使一个或多个计算设备执行示例10到示例15中的任何一个的方法。

示例27可包括包含用于执行示例10到示例15中的任何一个的方法的单元的装置。

可使用硬件元件、软件元件或这两者的组合来实现各种实施例。硬件元件的例子可包括处理器、微处理器、电路、电路元件(例如晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信息处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等。软件的例子可包括软件部件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。确定实施例是否使用硬件元件和/或软件元件实现可根据任何数量的因素例如期望计算速率、功率级、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其它设计或性能约束而变化。

至少一个实施例的一个或多个方面可由存储在代表在处理器内的各种逻辑的机器可读介质上的代表性指令实现，指令在由机器读取时使机器制造逻辑以执行本文描述的各种技术。被称为“IP核心”的这样的表示可存储在有形机器可读介质上并被提供到各种消费或制造设施以装入实际上制造逻辑或处理器的制造机器中。

实施例可适用于所有类型的半导体集成电路(“IC”)芯片。这些IC芯片的例子包括但不限于处理器、控制器、芯片组部件、可编程逻辑阵列(PLA)、存储器芯片、网络芯片等。此外，在一些附图中，信号导体线用线表示。一些可以是不同的，以指示更一致的信号路径，具有号码标签，以指示多个组成信号路径，和/或具有在一端或多端处的箭头，以指示主要信息流方向。然而，这不应以限制的方式被解释。更确切地，这样添加的细节可关于一个或多个示例性实施例来使用以促进电路的更容易理解。任何所表示的信号线(不管是否具有额外的信息)都可实际上包括可在多个方向上传播并可用任何适当类型的信号方案(例如使用微分对实现的数字或模拟线、光纤线和/或单端线)实现的一个或多个信号

可给出示例尺寸/模型/值/范围，虽然实施例不限于此。因为制造技术(例如光刻法)随着时间的过去而成熟，预期较小尺寸的设备可被制造。此外，为了说明和讨论的简单，到IC芯片和其它部件的公知的功率/地连接可以或可以不在附图内示出，且以便不使实施例的某些方面难理解。此外，可以以方框图形式示出布置以便避免使实施例难理解，且也鉴于关于这样的方框图布置的实现的细节高度依赖于平台(实施例应在该平台内被实现)的事实，即，这样的细节应完全在本领域中的技术人员的范围内。在特定的细节(例如电路)被阐述以便描述示例实施例的场合，对本领域中的技术人员应明显，实施例可在没有这些特定细节或有这些特定细节的变化的情况下被实施。该描述因此被视为例证性的而不是限制性的。

可例如使用可存储指令或一组指令的机器或有形计算机可读介质或物件来实现一些实施例，指令如果被机器执行则可使机器执行根据实施例的方法和/或操作。这样的机器可包括例如任何适当的处理平台、计算平台、计算设备、处理设备、计算系统、处理系统、计算机、处理器等，并可使用硬件和/或软件的任何适当组合来实现。机器可读介质或物件可包括例如任何适当类型的存储器单元、存储器设备、存储器物件、存储器介质、存储设备、存储物件、存储介质和/或存储单元，例如存储器、可移动或不可移动介质、可擦除或不可擦除介质、可写或可重写介质、数字或模拟介质、硬盘、软盘、光盘只读存储器(CD-ROM)、可记录光盘(CD-R)、可重写光盘(CD-RW)、光学盘、磁性介质、磁光介质、可移动存储器卡或盘、各种类型的数字通用盘(DVD)、磁带、盒式磁带等。指令可包括使用任何适当的高级、低级、面向对象、视觉、编译和/或解释编程语言实现的任何适当类型的代码，例如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码、加密代码等。

除非另外特别规定，可认识到，术语例如“处理”、“计算(computing)”、“计算(calculating)”、“确定”等指计算机或计算系统或类似电子计算设备的行动和/或处理，其将表示为在计算系统的寄存器和/或存储器内的物理量(例如电子)的数据操纵和/或转换成类似地被表示为在计算系统的存储器、寄存器或其它这样的信息存储、传输或显示设备内的物理量的其它数据。实施例在这个上下文中并不被限制。

术语“耦合”可在本文用于指在所讨论的部件之间的任何类型的关系(直接或间接的)，并可应用于电、机械、流体、光、电磁、电化学或其它连接。此外，术语“第一”、“第二”等可在本文只用于便于讨论，且不携带特定的时间或时间顺序的意义，除非另有指示。此外，应理解，不定冠词“a”或“an”携带“一个或多个”或“至少一个”的意义。此外，如在本申请中和权利要求中使用的，由术语“…中的一个或多个”和“…中的至少一个”连接的项目的列表可意指所列出的项目的任何组合。例如，短语“A、B或C中的一个或多个”可意指A；B；C；A和B；A和C；B和C；或A、B和C。

本领域中的技术人员从前述描述将认识到，实施例的广泛技术可在各种形式中实现。因此，虽然实施例关于其特定的例子被描述，实施例的真实范围不应被如此限制，因为在研究附图、说明书和下面的权利要求时其它修改将对有技能的从业人员变得明显。

Claims (25)

1.一种提供灵活性和/或可扩展性的机架规模架构，包括：

表面，其定义插槽以容纳硬件模块；以及

外围部件快速互连(PCIe)链路，其直接耦合所述插槽与网络结构。

2.如权利要求1所述的架构，还包括定义两个或更多个插槽的表面，其中PCIe链路直接耦合所述两个或更多个插槽中的每个与所述网络结构。

3.如权利要求2所述的架构，还包括以下中的一个或多个：

一机架单元实现，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合所述至少一个插槽中的每个与后面板输入/输出(I/O)；

二机架单元实现，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合所述至少一个插槽中的每个与后面板I/O；或

四机架单元实现，其中至少两个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合所述至少两个插槽中的每个与后面板I/O。

4.如权利要求2所述的架构，还包括以下中的一个或多个：

容纳相应的处理器模块的至少两个插槽，其中当所述相应的处理器模块越过直接耦合所述至少两个插槽中的每个与所述网络结构的所述PCIe链路进行通信时，所述网络结构被利用；或

容纳相应的处理器模块的至少两个插槽，其中当所述相应的处理器模块越过直接耦合所述至少两个插槽中的每个与桥的额外的PCIe链路进行通信时，所述网络结构被绕过。

5.如权利要求1到4中的任一项所述的架构，还包括以下中的一个或多个：

直接耦合容纳处理器模块的插槽与容纳I/O模块的插槽的额外的PCIe链路，其中当所述处理器模块和所述I/O模块越过所述额外的PCIe链路进行通信时，所述网络结构被绕过；或

使四个插槽彼此直接耦合的双星PCIe链路，其中当至少两个硬件模块越过所述双星PCIe链路进行通信时，所述网络结构被绕过。

6.如权利要求1所述的架构，还包括以下中的一个或多个：

提供用户定义功能的用户特定I/O；或

提供管理功能的管理元件。

7.如权利要求1所述的架构，其中所述硬件模块包括以下中的一个或多个：

处理器模块；

存储模块；

联网模块；

安全模块；

交换机模块；

微服务器模块；

PCIe模块；

图形模块；或

通用I/O卡。

8.如权利要求1所述的架构，还包括以下中的一个或多个：

包括定义所述插槽的所述表面的底盘，其中所述底盘包括对应于机架规范的标准尺寸；

形状因子特定现成模块；

形状因子特定用户定义模块。

9.如权利要求1所述的架构，还包括背板，所述背板包括以下中的一个或多个：

动态功能背板；或

固定功能背板。

10.一种提供灵活性和/或可扩展性的方法，包括：

利用直接耦合由表面定义的插槽与网络结构的外围部件快速互连(PCIe)链路，其中所述插槽容纳硬件模块。

11.如权利要求10所述的方法，还包括以下中的一个或多个：

利用一机架单元实现，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合所述至少一个插槽中的每个与后面板输入/输出(I/O)；

利用二机架单元实现，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合所述至少一个插槽中的每个与后面板I/O；或

利用四机架单元实现，其中至少两个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合所述至少两个插槽中的每个与后面板I/O。

12.如权利要求10所述的方法，还包括以下中的一个或多个：

利用容纳相应的处理器模块的至少两个插槽，其中当所述相应的处理器模块越过直接耦合所述至少两个插槽中的每个与所述网络结构的PCIe链路进行通信时，所述网络结构被利用；或

利用容纳相应的处理器模块的至少两个插槽，其中当所述相应的处理器模块越过直接耦合所述至少两个插槽中的每个与桥的额外的PCIe链路进行通信时，所述网络结构被绕过。

13.如权利要求10到12中的任一项所述的方法，还包括以下中的一个或多个：

利用直接耦合容纳处理器模块的插槽与容纳I/O模块的插槽的额外的PCIe链路，其中当所述处理器模块和所述I/O模块越过所述额外的PCIe链路进行通信时，所述网络结构被绕过；或

利用使四个插槽彼此直接耦合的双星PCIe链路，其中当至少两个硬件模块越过所述双星PCIe链路进行通信时，所述网络结构被绕过。

14.如权利要求10所述的方法，还包括以下中的一个或多个：

利用用户特定I/O以提供用户定义功能；或

利用管理元件以提供管理功能。

15.如权利要求10所述的方法，还包括以下中的一个或多个：

利用包括定义所述插槽的所述表面的底盘，其中所述底盘包括对应于机架实现的标准尺寸；

利用形状因子特定现成模块；

利用形状因子特定用户定义模块；或

利用包括动态功能背板或固定功能背板中的一个或多个的背板。

16.一种提供灵活性和/或可扩展性的装置，包括：

表面，其定义插槽以容纳硬件模块；以及

逻辑，其利用直接耦合所述插槽与网络结构的外围部件快速互连(PCIe)链路。

17.如权利要求16所述的装置，其中所述逻辑：

利用容纳相应的处理器模块的至少两个插槽，其中当所述相应的处理器模块越过直接耦合所述至少两个插槽中的每个与所述网络结构的PCIe链路进行通信时，所述网络结构被利用；或

利用容纳相应的处理器模块的至少两个插槽，其中当所述相应的处理器模块越过直接耦合所述至少两个插槽中的每个与桥的额外的PCIe链路进行通信时，所述网络结构被绕过。

18.如权利要求16到17中的任何一项所述的装置，其中所述逻辑：

利用直接耦合容纳处理器模块的插槽与容纳I/O模块的插槽的额外的PCIe链路，其中当所述处理器模块和所述I/O模块越过所述额外的PCIe链路进行通信时，所述网络结构被绕过，或

利用使四个插槽彼此直接耦合的双星PCIe链路，其中当至少两个硬件模块越过所述双星PCIe链路进行通信时，所述网络结构被绕过。

19.如权利要求16所述的装置，其中所述逻辑：

利用包括定义所述插槽的所述表面的底盘，其中所述底盘包括对应于机架规范的标准尺寸；

利用形状因子特定现成模块；

利用形状因子特定用户定义模块；或

利用包括动态功能背板或固定功能背板中的一个或多个的背板。

20.一种提供灵活性和/或可扩展性的装置，包括：

用于利用直接耦合由表面定义的插槽与网络结构的外围部件快速互连(PCIe)链路的模块，其中所述插槽容纳硬件模块。

21.如权利要求20所述的装置，还包括以下中的一个或多个：

用于利用一机架单元实现的模块，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合所述至少一个插槽中的每个与后面板输入/输出(I/O)；

用于利用二机架单元实现的模块，其中至少一个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合所述至少一个插槽中的每个与后面板I/O；或

用于利用四机架单元实现的模块，其中至少两个插槽容纳处理器模块，且其中额外的PCIe链路直接耦合所述至少两个插槽中的每个与后面板I/O。

22.如权利要求20所述的装置，还包括以下中的一个或多个：

用于利用容纳相应的处理器模块的至少两个插槽的模块，其中当所述相应的处理器模块越过直接耦合所述至少两个插槽中的每个与所述网络结构的PCIe链路进行通信时，所述网络结构被利用；或

用于利用容纳相应的处理器模块的至少两个插槽的模块，其中当所述相应的处理器模块越过直接耦合所述至少两个插槽中的每个与桥的额外的PCIe链路进行通信时，所述网络结构被绕过。

23.如权利要求20到22中的任何一项所述的装置，还包括以下中的一个或多个：

用于利用直接耦合容纳处理器模块的插槽与容纳I/O模块的插槽的额外的PCIe链路的模块，其中当所述处理器模块和所述I/O模块越过所述额外的PCIe链路进行通信时，所述网络结构被绕过；或

用于利用使四个插槽彼此直接耦合的双星PCIe链路的模块，其中当至少两个硬件模块越过所述双星PCIe链路进行通信时，所述网络结构被绕过。

24.如权利要求20所述的装置，还包括以下中的一个或多个：

用于利用用户特定I/O以提供用户定义功能的模块；或

用于利用管理元件以提供管理功能的模块。

25.如权利要求24所述的装置，还包括以下中的一个或多个：

用于利用包括定义所述插槽的所述表面的底盘的模块，其中所述底盘包括对应于机架实现的标准尺寸；

用于利用形状因子特定现成模块的模块；

用于利用形状因子特定用户定义模块的模块；或

用于利用包括动态功能背板或固定功能背板中的一个或多个的背板的模块。