CN102891154B - 用于光子检测的半导体结构 - Google Patents

Abstract

本发明涉及用于光子检测的半导体结构。本发明提出了用于光子检测的半导体结构(1，101，201)，包括：衬底(2，102，202)，其由具有第一类型的掺杂的半导体材料构成，接触区(3，103，203)，其设置在所述衬底的前侧，偏置层(4，104，204)，由具有第二掺杂的半导体材料构成，设置在距离所述接触区一距离的衬底的背侧，其中接触区至少部分地与偏置层相对，以便在横向方向出现重叠区域，保护环(5，105，205)，设置在所述衬底的前侧并围绕所述接触区，其中在接触区和保护环之间施加反向偏压。为了实现更加成本有效的制造，所述重叠区域具有至少达到接触区和偏置层之间距离的四分之一的横向范围。

Description

用于光子检测的半导体结构

技术领域

本发明涉及一种根据权利要求1的前序部分的用于光子检测的半导体结构。

背景技术

现有技术中，例如根据美国专利US5,786,609A，公开了一种半导体检测器，其具有单极结构和实现为在底侧处的层的“返回电极”，该电极被设计为从耗尽区提取导电载流子。

发明内容

本发明的一个目的是提供能够节约生产成本的用于光子检测的半导体结构。

从在介绍中提到的半导体结构的类型出发，借由权利要求1的特征技术达到这个目的。

根据从属权利要求中提到的方法，可以得到本发明的有益的开发和实施例。

因此，根据本发明的用于光子检测的半导体结构，包括：由具有第一掺杂的半导体材料形成的衬底、设置在该衬底的前侧的接触区、由具有第二掺杂的半导体材料形成的偏置层，该偏置层设置在距离该接触区一距离的该半导体衬底的背侧上，其中该接触区至少部分地与该偏置层相对，以便在横向方向出现重叠区，保护环，其设置在该衬底的前侧上并围绕该接触区，其中在该接触区和该保护环之间可以施加反向电压，其特征在于该重叠区域具有至少达到该接触区和该偏置层之间距离的四分之一的横向范围。

保护环是一种保护性结构，通过施加到其的电势，可以将接触区与其周围或其他的半导体结构相屏蔽。除其他之外，特别地可以拦截杂散电荷载流子；这也就使得能够减少寄生电阻。

在根据本发明的半导体结构的情况下，该保护环使得相对于保护环在横向上能够形成耗尽，也就是说可以形成耗尽区，以便该接触区与其它区域诸如，如果需要，CMOS结构或传感器结构相屏蔽。

如果接触区例如仅仅通过施加到衬底上的金属接触形成，该接触区和该偏置层之间的距离可以对应于该衬底的厚度。

该偏置层对应地形成在该衬底的背侧上。本发明的意义内的重叠区域是其中接触区在横向范围上延伸在偏置层上的区域。

该半导体结构优选地可以用作光检测器。特别的，它可以用作红外范围的光检测器。在背侧上的偏置层可以用于在具有第一类型掺杂的前侧上的区域(衬底接触)和偏置层之间产生耗尽区。如果由于在耗尽区中吸收光子而产生电子-空穴对，那么由于耗尽区中的电场他们会分离。特别地，在衬底前侧上的衬底接触中可以检测到这些电子。

特别的，通过根据本发明的半导体结构，由于在背侧上的偏置层并不需要进行特别地接触连接，可以达到节省成本的目的。通常，对于商业上可获得的半导体结构的情况，在背侧上的这种层的接触连接可以由金属形成，特别地，线接合或形成硅通孔(TSV)。然而，该制造会导致高成本。然而，在根据本发明的半导体结构的情况下，可以避免形成这种类型的接触连接。由于形成重叠区域所达到的最小横向范围大于衬底厚度或接触区和背侧上的偏置层之间的距离的四分之一，偏置层可以被影响。

原则上，在制作这种类型的半导体结构期间，半导体材料常规的用于相应的衬底(例如储或硅)，而在制作工艺期间在不同的区域中可以形成不同的掺杂，例如重或轻掺杂以及相同符号或相反符号的掺杂。

根据本发明的半导体结构的更进一步基本优势是在半导体制造期间背侧处理可以被减少，例如在工艺线中。根据本发明的用于光子检测的半导体结构的一个更进一步优势是为了能够得到相对应的、足够的用于检测目的的耗尽区，可以采用减小的电压。

在本发明的一个优选的发展中，接触区被设计成可以达到这样的效果，即施加到所述接触区的电势可影响偏置层的电势。接触区本身被保护环围绕，保护环被同样的设置在衬底的前侧上，并由此被屏蔽。反向电压自身被同时施加到接触区和保护环之间，也就是说对应电压的一个极施加到接触区，另一个施加到保护环。除其他之外，电压的极性取决于衬底或半导体材料的其余部分的掺杂。如果横向范围选择为小于衬底厚度的四分之一，那么保护环电压将会充分地影响在接触区和背侧上的偏置层之间的衬底的体材料的区域中的电势。然而，由于横向范围选择为大于厚度的四分之一，也就是说达到衬底厚度的量级，电势会随着横向范围的增加变得越来越独立于保护环的电压。最终，不仅体材料中的电势受施加到接触区中的电势影响，并且偏置层的电势同样受影响。产生电势沟道，即在接触区和相对的偏置层之间的导电沟道。

接触区可以通过衬底表面上的金属连接形成。此外，然而，接触区也可以包括形成在衬底中的阱。该阱可以对应地具有与第一掺杂相比(也就是与衬底相比)相反符号的掺杂。这也使得实现为阱的接触区能够向衬底中更深地延伸并因此，举例来说，可以更大程度的影响偏置层的电势。

特别地，在本发明的一个实施例中，具有第一类型的掺杂的半导体材料(即特别是衬底)可以被轻掺杂，也就是说实现为具有高的阻抗。该材料特别对于光子检测来说是具有优势的，也就是说用于光子吸收期间的电荷载流子分离。

进一步，在本发明的一个优选的改进中，与第一类型的掺杂相比，相反地掺杂了第二类型的掺杂。通过施加对应的反向电压，由于多数载流子被电势提取，实现了偏置层的影响。因此，形成了二极管。在这个情况下，偏置层具有与衬底相比的相反符号的掺杂类型。

在本发明的一个实施例中，保护环可以具有与衬底相同符号的掺杂，即该半导体材料具有第一类型的掺杂。由于与反向电压的接触连接，进而提取了保护环的多数载流子。

进一步，在本发明的一个实施例中，保护环可以比衬底更重地掺杂。该更重的掺杂产生了特别的屏蔽功能，保护环倾向于相对于其他区域关于接触区域进行屏蔽。

在本发明的一个优选的改进中，半导体结构被制造成可以从背侧照射的形式。该背侧照射首先使得光子可以尽可能有利地穿透到耗尽区的区域中。如果，此外，背侧没有接触连接或其他的部件，光可以更少阻碍地射入衬底，因为没有干扰接触等在光线的路径上。因此，特别地，也能够增加半导体结构的光子检测效率。

在本发明的进一步实施例中，包括至少一个由具有与接触区相同符号的掺杂的材料组成的阱的至少一个其他区域以相对于该接触区横向偏移的方式配置。特别地，至少一个其他区域可以实现为用于检测的传感器部件，更具体地用于光子检测。由于这些区域相对于接触区以横向偏移的方式配置，也就是说位于半导体结构的前侧上，在背侧照射(如果适合)的情况下它们并不在光照的路径上，因此可以达到更高的光子产率。

此外，然而相对于接触区下面的区域横向偏移的区域也可以用作耗尽区并由此用于光子检测。因此，体材料的该部分也可以用作吸收区并成为耗尽区。

在本发明的一个有利的实施例中，当存在反向电压时该吸收区会变成耗尽区。

在本发明的一个优选的改进中，半导体结构的衬底通过浮区熔硅制造。这种材料的显著特征是非常低的缺陷和特别的均匀性。导电率从几百欧姆×厘米(Ωcm)到几kΩcm。

特别地，在本发明的一个改进中，具有第一类型掺杂的半导体材料或衬底是轻n掺杂的。相应的轻掺杂导致了材料的高电阻和多数载流子的低密度。

在本发明的一个有利实施例中，浅沟槽隔离(STI)部分地设置在接触区和保护环之间和/或在接触区和至少一个其他区域之间。相应的隔离导致了关于对应电势的更进一步分隔，如果有必要的话。

根据本发明的半导体结构的一个特别的优势是能够得到特别好的量子效率，特别是在近红外范围。这通常需要提供几微米(μm)量级的对应范围的耗尽区，因为硅材料中的吸收长度在750nm的波长光的4μm到1000nm波长光的200μm之间。在商业上可得到光二极管的情况中，这可以通过所谓的pin结构(正-本征-负的简称)来实现。然而，这种方法对于具有集成检测电子部件的光检测器来说是不适合的。耗尽区在衬底中的范围主要受到衬底的掺杂的影响。此外，应该考虑到可以施加到前侧的反向电压是受限制的并且通常为几伏特的量级。

这种类型的光检测器的优点是吸收长度可以显著大于耗尽区的范围。因此，可以出现这种情况，在体材料的耗尽区之外在光子吸收期间产生了大量的电荷载流子。在那里，少数电荷载流子仅具有较短的寿命并且不暴露到电场，以便在电荷载流子分离后，后者不能足够快速的相互分离从而再次复合。当相应的电场并不足够高到可以维持电荷载流子的充分分离或者能够快速提取电荷载流子以抵消这种复合时，就会产生复合效应，由于这种复合效应，因此分离的电荷载流子的相应的部分就会再次复合并且因此失去了检测的能力。由于没有电场，产生的电荷载流子的另一部分就会经历横向的扩散并且因此最终在其他地方被检测到，即不是实际吸收导致电荷载流子(图象蓝色)分离的相应的光子的地方。此外，基本上，电荷载流子的相应的扩散过程进展的相对缓慢，从而失去检测中的相应的时间相关性，因为相应的电荷载流子扩散很慢，以及因此在电荷载流子分离和实际的检测之间经过了相应的时间。所述的这些缺点可以通过根据本发明的半导体结构来避免或减少。通过提供具有相应的轻掺杂的衬底可以实现耗尽区具有相当的范围。

由于上面已经提到，用于检测目的的相应的电子部件可以配置在前侧上。这可以包括典型的CMOS结构。特别的通过围绕接触区的保护环，可以特别有利地相应屏蔽这些结构。该保护环也用于施加反向电压。对应的屏蔽也带来对噪声或由于接触区的接触连接关于其他区域比如CMOS结构的可能的接触连接而产生的其他效应的屏蔽。实践上耗尽区可以在整个体材料中制造。

为了有助于耗尽区或位于接触区下面的对应导电沟道的形成，偏置层可以配置在背侧上，其具有与具有第一类型的掺杂的半导体材料相反符号的掺杂，第一类型掺杂的半导体材料即衬底的半导体材料。例如，如果半导体材料具有第一类型掺杂的轻n掺杂，那么偏置层是p掺杂的。所述偏置层不必需要被接触连接。然而，可以想象的是，基本上，附加地也可以在那里提供例如金属接触，如何适合，也可以穿过体材料。然而，根据本发明的半导体结构可以避免该接触连接。

特别地，有利的是可以使用用于晶片制造的传统的工艺线，其可以进行前侧处理、晶片减薄、以及可能的背侧处理。这种情况下，所谓的“前侧处理”可以根据商业上可得到的方式通过掺杂的形成，例如通过离子注入、氧化工艺、金属化、STI、钝化等等来实施。因此可以制作电阻器、晶体管等。不同的区域可以通过制作有源结构和所谓的STI来形成。接触区可以通过保护环与这些区域在各自的电势上相屏蔽。该接触区可以具有矩形形状或可以以环形形状实施。

保护环可以通过例如深度地延伸注入的结构例如通阱结构来形成。

标准的CMOS制作工艺也可以用于更进一步的制作方法。“晶片减薄工艺”同样可以通过各种方法实现。

下面描述的示意性实施例中，衬底通过例如浮区法得到的轻掺杂的n型材料形成。保护环通过n掺杂的阱形成。保护环中的区域外部的区域的电势应该为0(接地)。施加反向电压，以便为保护环提供正偏置电压。从而在衬底中形成耗尽区。接触区进而连接到负电势。通过保护环的正偏压电压而得到的势垒，实际上在衬底的两个不同掺杂类型的区域之间没有产生泄漏电流。另一方面，衬底本身是仅仅轻掺杂的，以便仅承受关于背侧pn结的很小的势垒。因此，偏置层的多数载流子，也就是空穴，可以流入施加在接触区的负极。因此接触区的负偏压同样影响偏置层。实际上形成了“虚拟(virtual)”的背侧接触。

基本上，半导体材料中的这种操作模式可以保持不变，即使由于光子的吸收，产生了载流子的分离，也就是说产生少数载流子。具体地，在相应的导电沟道的外部，空穴宁愿沿背侧的方向流动，因为这里与衬底的其他地方相比处于负电势。因此，半导体结构的背侧的电势增加，即从负朝向零，这又会降低关于偏置层和接触区之间的结的势垒。最终，建立了动态的平衡，以致于背侧保持在一个基本恒定的电势。

由于背侧即在偏置层处的负电势，特别是空穴被吸引或从衬底除去。此外，增加关于体材料的电场，以便于电子的流动时间可以大大缩短。因此，根据本发明的对应半导体结构可以用于时间相关性特别重要的应用中，也就是说那些检测必须尽可能接近光子吸收的应用。

附图说明

示意性实施例

本发明的示意性实施例在图中展示并在下面详细解释其更多的优点和细节。具体地，在附图中：

图1示出了根据本发明的光检测器的设计的剖面示意图；

图2示出了根据本发明的光检测器的设计的剖面示意图(具有示意性的等效电路图)；

图3示出了根据本发明的具有包括p型阱的接触区的光检测器的设计的剖面示意图；

图4示出了根据本发明的光检测器的进一步设计的剖面示意图；

图5示出了根据本发明的光检测器的设计(对照图3)的剖面示意图；

图6示出了根据本发明的具有示意性等效电路图的光检测器的设计(对照图3，4)的剖面示意图；

图7示出了在衬底上的接触区的设置的示意图；

图8示出了在衬底上的多个接触区的设置的示意图；以及

图9示出了在衬底上的环形接触区的示意图。

具体实施方式

图1示出了半导体结构1的剖面示意图。半导体结构1包括衬底2，其上设置有接触区3。偏置层4位于该衬底的背侧上。保护环5进而围绕该接触3设置。CCD传感器6和进一步的CMOS区7关于该接触区3横向偏移。反向电压通过连接到该负极8的接触3施加到该半导体结构1上，而该保护环5连接到该正极9。最终施加的反向电压的极性，除其他方面外，取决于该半导体结构的掺杂。该衬底2是轻掺杂的。衬底2由浮区硅构成。

该保护环由n型掺杂材料构成，该n型掺杂材料比衬底的掺杂更重。在背侧上的偏置层为p型掺杂。一旦以上述的方式施加反向电压，就会在衬底中形成耗尽区。

通过该接触区的横向范围大于衬底厚度的四分之一这一事实，接触区处存在的电势可以影响偏置层的电势。一种导电沟道类型出现，其路线由轮廓10表示。由于负极被设置在该接触区，产生于例如p型掺杂的偏置层4或由光子吸收带来的电荷载流子分离的空穴向负极的方向迁移。该半导体结构更进一步实现为衬底和偏置层之间的pn结具有相对低的势垒，以便这里，空穴也可以沿负极的方向迁移。因为正极被设置在该n型掺杂的保护环，多数电荷载流子，电子，从正极被提取。该保护环进而使得接触区3分别与CCD区6和CMOS区7相隔离。如果光子通过背侧辐射进入光检测器1，光子可以在衬底2中的耗尽区中被吸收，并且分离电子-空穴对，其中空穴通过导电沟道10’被提取，而电子用于信号检测。

图2示出了与图1相似的带有示意性的等效电路图的对应示例，仅仅用于便于理解的目的：该构造可以以类似的方式比作是二极管电路11和晶体管电路12。

图3示出了类似的构造，其中，然而，接触区103包括设置到衬底102的金属接触103a和高掺杂的p型阱103b和位于下面的同样的重掺杂(p+)层103c。衬底102由以浮区法得到的轻n掺杂的n型材料构成。保护环105进而包括重n掺杂层105a和更进一步的位于下面的掩埋n掺杂层105b。在背侧的偏置层是重p掺杂的(标记为104)。偏置层又具有设置在其上的钝化层113，用于密封该表面。举例来说，可以使用硅酸盐玻璃用于钝化。由于负极108设置在接触区103，位于那里的空穴，即p型阱材料的多数载流子电荷，被提取。类似的情况，也就是由于设置在保护环105的正极109，也出现电子的提取。由于相较于接触区103和偏置层104之间的距离，接触区103具有宽的横向范围，导电沟道110’形成，其分别由线110表示。更进一步，CCD电子单元106和进一步的CMOS区107同样关于该接触区103横向偏离。

相应光检测器201的更进一步结构在图4-6中示出。该光检测器同样包括接触区203，其具有金属化接触203a和位于下面的重掺杂p型阱203b以及更下面的p掺杂层203c。

实际衬底202是轻n掺杂的。接触区203被保护环205围绕。保护环205包括金属接触-连接以及重n掺杂的阱205a和位于该阱下面的n掺杂层205b。进一步，偏置层204，其是重p掺杂的，设置在背侧上，并且还设置有钝化层213。同样存在对应的CMOS结构207，其具有位于下面的屏蔽，p掺杂层207’。与之前的结构相比，特别是保护环在内侧(也就是朝向接触区)和外侧(也就是朝向其他区域，例如在CMOS区中)被浅沟槽隔离(STI)214围绕。该STI结构用于更好的界定各个区域。该结构是以通常的方式接触连接的，也就是说负极208施加到接触区203，而正极209施加到保护环205。

示意性的等效电路图215和216插入到图6中，仅仅用于更好的说明。背靠背连接的二极管215相应地说明耗尽区的形成。

更进一步，图7、8和9示出了接触区303、403、503如何设置和关于其形式的体现的实例。图7示出了半导体结构的衬底302的平面图，具有单独的接触区303，其以点状的方式实现并设置在前侧处。图8示出了在衬底402上的多个点状接触区403。图9示出了在衬底502上的环状接触区503。

综上，特别优选的用于光子检测的半导体结构被构造为如下：

该结构具有高阻抗的衬底，由浮区硅制成并具有电导率ρ＞2000Ωcm。该半本征(semi-intrinsic)半导体材料是例如相应的(n--)掺杂的。该衬底被减薄到约50μm的厚度。

此外，该半导体在衬底的前侧具有接触区。特别地，考虑50μm×200μm的形式。如果，如当前的情况，选择轻n掺杂的衬底，该接触区包括所谓的p-源极/漏极注入，其由p(++)掺杂材料(表面电阻率约为100Ω或100Ω/方块，位于从0nm到约100nm的范围内)构成、另外的p型阱注入，其具有(p+)掺杂层(表面电阻率：约1000Ω/方块，位于从约0.1μm到1.0μm的深度范围内)。该p型阱被设计为使得可以施加-1V到-5V的电势。此外，提供p型子注入，形成(p+)掺杂区(表面电阻率约1000Ω/方块，位于从约0.7μm到1.5μm的深度范围内)。

保护环同样形成在衬底的前侧上并且围绕接触区。保护环的宽度优选为约10μm，并且到接触区的距离同样约为10μm。此外，在保护环的内部和外部提供具有10μm的宽度的浅沟槽隔离(STI)。保护环相应地包括由具有小于100Ω/方块的表面电阻率和距离表面的100nm深度的(n++)掺杂材料形成的n型源极/漏极注入。此外，保护环结构包括由(n+)掺杂材料(表面电阻率：约800Ω/方块，深度约0.7μm到1.5μm，位于100nm到1000nm深度的范围内)形成的n型阱注入。该n型阱注入被实现为可以施加+5V到+10V的隔离电压。进一步，提供由(n+)掺杂材料(表面电阻率：约1300Ω/方块，深度：约0.5μm到1.0μm，位于500nm到700nm的深度范围内)形成的n-掩埋层注入。下面没有提供其他的层，更特别地，没有n型保护环到衬底的直接接触连接。

进一步，提供背侧层，其距离接触区一距离，但是与接触区形成横向重叠。它包括从背侧表面延伸到200nm深度的p型阱注入((p+)掺杂，具有小于1000Ω/方块的表面电阻率)。在该表面处，由氮化物、ZbSiO或ZbSiNi形成的抗反射涂层(ARC层)覆盖背侧层。背侧层常规地均匀实现，即没有结构化(structuring)，并在整个晶片区域之上延伸，如果需要，远离例如没有减薄的窄边缘区域，并装配在背侧上。

参考标号列表

1 光检测器

2 衬底

3 接触

4 偏置层

5 保护环

6 CCD环

7 CMOS区

8 负极

9 极

10 电势线

10’ 导电沟道

11 二极管等效电路图

12 晶体管等效电路图

101 光检测器

102 衬底

103 接触区

103a 金属接触

103b p型阱

103c (p+)型层

104 偏置层

105 保护环

105a (n+)型阱

105b (n+)型层

106 CCD区

107 CMOS区

108 负极

109 正极

110 电势线

100’ 导电沟道

113 钝化层

201 光检测器

202 衬底

203 接触区

203a 金属接触

203b p型阱

203c p型层

204 偏置层

205 保护环

205a (n+)型阱

205b (n+)型层

207 CMOS区

207’ p型层

208 负极

209 正极

213 钝化

214 浅沟槽隔离

215 二极管等效电路图

216 晶体管等效电路图

302 衬底

303 接触区

402 衬底

403 接触区

502 衬底

503 接触区

Claims (17)

1.一种用于光子检测的半导体结构(1，101，201)，包括：

衬底(2，102，202，302，402，502)，由具有第一类型的掺杂的半导体材料构成，

接触区(3，103，203，303，403，503)，设置在所述衬底的前侧，

偏置层(4，104，204)，由具有第二掺杂的半导体材料构成，设置在距离所述接触区一距离的所述衬底的背侧上，其中所述接触区至少部分地与所述偏置层相对，以便在横向方向上存在重叠区域，

保护环(5，105，205)，设置在所述衬底的前侧并围绕所述接触区，

其中在所述接触区和所述保护环之间施加反向电压，其中所述重叠区域具有至少达到所述接触区和所述偏置层之间距离的四分之一的横向范围。

2.根据权利要求1所述的半导体结构，其中所述接触区被设计为通过施加到所述接触区的电势影响偏置层的电势。

3.根据权利要求1或2所述的半导体结构，其中所述接触区和偏置层之间的距离对应于所述衬底的厚度。

4.根据权利要求1或2所述的半导体结构，其中所述接触区包括形成在所述衬底中的阱(103b，203b)，所述阱具有与所述第一类型的掺杂相反符号的掺杂。

5.根据权利要求1或2所述的半导体结构，其中所述衬底具有高阻抗。

6.根据权利要求1或2所述的半导体结构，其中所述接触区具有与所述衬底相反符号的掺杂。

7.根据权利要求1或2所述的半导体结构，其中所述偏置层具有与所述衬底相反符号的掺杂。

8.根据权利要求1或2所述的半导体结构，其中所述保护环具有与所述衬底相同符号的掺杂类型。

9.根据权利要求1或2所述的半导体结构，其中所述保护环与所述衬底相比被更重地掺杂。

10.根据权利要求1或2所述的半导体结构，其中所述半导体结构被设计为从所述背侧照射。

11.根据权利要求1或2所述的半导体结构，其中包括由具有与所述接触区相同符号的掺杂的材料构成的至少一个阱的至少一个其他区域(6，7；106，107；207)以关于所述接触区横向偏移的方式设置。

12.根据权利要求11所述的半导体结构，其中所述至少一个其他区域(6，106)被实现为用于检测光子的传感器部件。

13.根据权利要求1或2所述的半导体结构，其中所述半导体结构被设计为能够使光子至少部分地穿透到用于吸收光子的所述衬底的吸收区中，所述吸收区关于所述重叠区域横向偏移。

14.根据权利要求13所述的半导体结构，其中所述半导体结构被设计为当施加所述反向电压时所述吸收区形成耗尽区。

15.根据权利要求1或2所述的半导体结构，其中所述衬底通过浮区硅制造。

16.根据权利要求11所述的半导体结构，其中浅沟槽隔离(STI)(214)被部分地设置在所述接触区和所述保护环之间和/或在所述接触区和所述至少一个其他区域之间。

17.根据权利要求5所述的半导体结构，其中，所述衬底被轻掺杂。